專利名稱：拷貝審計(jì)卡的制作方法
技術(shù)領(lǐng)域：
本實(shí)用新型涉及一種電子數(shù)據(jù)信息的拷貝裝置，具體涉及一種對(duì) 硬盤數(shù)據(jù)拷貝過程進(jìn)行監(jiān)測(cè)的拷貝審計(jì)卡。
技術(shù)背景近年來，隨著信息網(wǎng)絡(luò)的快速發(fā)展和廣泛應(yīng)用，針對(duì)和利用信息 網(wǎng)絡(luò)實(shí)施的各類違法犯罪活動(dòng)越來越多，計(jì)算機(jī)犯罪是一種新型的高 科技犯罪，它具有智能性、隱蔽性、異地性等特點(diǎn)。硬盤作為計(jì)算機(jī)最主要的信息存儲(chǔ)介質(zhì)，是計(jì)算機(jī)取證技術(shù)的重 要獲取內(nèi)容，也是目前各種計(jì)算機(jī)取證工具的主要方向。目前國(guó)內(nèi)外 市場(chǎng)上，用于硬盤拷貝、數(shù)據(jù)獲取的專業(yè)產(chǎn)品較多，但基本上都是美 國(guó)廠商研制和生產(chǎn)，國(guó)內(nèi)的同類產(chǎn)品只是對(duì)國(guó)外產(chǎn)品進(jìn)行了必要的漢 化，依然沒有掌握電子數(shù)據(jù)取證核心技術(shù)。當(dāng)前，電子數(shù)據(jù)采集的手段主要有兩種。
一是通過軟盤、硬盤、 外接硬盤、USB存儲(chǔ)設(shè)備等外接媒質(zhì)采集；二是直接封存嫌疑人的計(jì)算機(jī)。其中外接媒質(zhì)采集裝置主要包括邏輯控制器和CPU，邏輯控制 器設(shè)置有CPU接口與CPU進(jìn)行雙向控制指令傳輸，邏輯控制器設(shè)置有 源盤數(shù)據(jù)接口和目標(biāo)盤數(shù)據(jù)接口，將源盤數(shù)據(jù)接口與源盤連接，目標(biāo) 盤數(shù)據(jù)接口與目標(biāo)盤連接，CPU控制邏輯控制器讀取源盤中的數(shù)據(jù)信 息，并拷貝給目標(biāo)盤，進(jìn)行數(shù)據(jù)信息的傳遞。但是，對(duì)電子證據(jù)的采集、提取、固定、保存和舉證也面臨若干 技術(shù)問題和法律問題。計(jì)算機(jī)取證的研究與實(shí)踐尚在起步階段，技術(shù) 上還缺乏自主知識(shí)產(chǎn)權(quán)的計(jì)算機(jī)取證工具，電子數(shù)據(jù)取證技術(shù)的發(fā)展 需要取得的突破點(diǎn)主要在于對(duì)取證過程的監(jiān)督和審計(jì)，以保證司法的 公證性。目前，國(guó)內(nèi)公安機(jī)關(guān)在這方面也缺乏有效的技術(shù)手段，這不 僅影響到司法過程中電子數(shù)據(jù)作為證據(jù)的可信與公證性，同時(shí)也對(duì)計(jì) 算機(jī)犯罪立法產(chǎn)生了制約。現(xiàn)有技術(shù)的缺點(diǎn)是在對(duì)電子證據(jù)的采集、提取、固定、保存和 舉證過程中缺少監(jiān)督，從源盤向目標(biāo)盤拷貝數(shù)據(jù)時(shí)，沒有一種有效的 技術(shù)手段對(duì)拷貝過程進(jìn)行監(jiān)督和審計(jì)。 發(fā)明內(nèi)容本實(shí)用新型的目的在于提供一種拷貝審計(jì)卡，它從源盤向目標(biāo)盤 拷貝數(shù)據(jù)時(shí)，能對(duì)拷貝過程進(jìn)行監(jiān)督和審計(jì)。為達(dá)到上述目的，本實(shí)用新型是一種拷貝審計(jì)卡，其關(guān)鍵在于 由CPU控制器和審計(jì)卡座組成，其中CPU控制器的審計(jì)卡接口與所述 審計(jì)卡座的CPU接口連接，所述審計(jì)卡接口和CPU接口都并列設(shè)置有；數(shù)字總線端D0 D15:對(duì)CPU控制器和審計(jì)卡座之間的數(shù)據(jù)雙向 傳送；CF中斷請(qǐng)求信號(hào)端CF—INTRQ:審計(jì)卡座向CPU控制器發(fā)出中斷 請(qǐng)求；ARM讀信號(hào)端ARM—READ和ARM寫信號(hào)端ARM—WRITE: CPU控制器 向?qū)徲?jì)卡座發(fā)出讀控制指令和寫控制指令；CF復(fù)位端R_CF: CPU控制器向?qū)徲?jì)卡座發(fā)出復(fù)位指令；所述CPU控制器還設(shè)置有拷貝接口，該拷貝接口并列設(shè)置有地址 總線端A0 16、狀態(tài)信號(hào)端ST0 13， ARM讀信號(hào)端ARM—READ和ARM 寫信號(hào)端ARM—WRITE。現(xiàn)有的拷貝采集裝置，如采集卡是連接在源盤與目標(biāo)盤之間，采 集卡從源盤采集數(shù)據(jù)，發(fā)送給目標(biāo)盤。將本發(fā)明中CPU控制器的審計(jì) 卡接口與審計(jì)卡座連接，CPU控制器的拷貝接口與采集卡連接。采集卡每復(fù)制一組源盤數(shù)據(jù)后，就采用數(shù)據(jù)位對(duì)位Bit-to-bit 技術(shù)，把數(shù)據(jù)寫入目標(biāo)盤，同時(shí)，生成一個(gè)復(fù)制數(shù)據(jù)值a并發(fā)送給 CPU控制器，CPU控制器采用MD5 Hash算法對(duì)復(fù)制數(shù)據(jù)值a進(jìn)行累計(jì) 運(yùn)算，當(dāng)源盤數(shù)據(jù)被采集完后，CPU控制器得出復(fù)制校驗(yàn)值A(chǔ)，并發(fā) 送給審計(jì)卡座予以保存。移走源盤，將復(fù)制完成后的目標(biāo)盤接入到源盤位置，CPU控制器 控制采集卡只對(duì)目標(biāo)盤數(shù)據(jù)進(jìn)行讀取，同樣利用Bit-to-bit技術(shù)， 每讀取一組目標(biāo)盤數(shù)據(jù)，就生成一個(gè)審計(jì)數(shù)據(jù)值b，并發(fā)給審CPU控 制器，CPU控制器采用MD5 Hash算法對(duì)審計(jì)數(shù)據(jù)值b進(jìn)行累計(jì)運(yùn)算， 當(dāng)源盤數(shù)據(jù)被采集完后，CPU控制器得出審計(jì)校驗(yàn)值B,并發(fā)送給審 計(jì)卡座予以保存。比較審計(jì)卡座的校驗(yàn)值A(chǔ)和B，當(dāng)二者完全一致，就可以認(rèn)定源 盤數(shù)據(jù)被完整無損地復(fù)制進(jìn)了目標(biāo)盤。如果在拷貝過程中出現(xiàn)干擾信 號(hào)或其他信息，將會(huì)引起A和B之間出現(xiàn)差異，需要重新拷貝。本實(shí)用新型可以對(duì)電子取證的行為進(jìn)行實(shí)時(shí)審計(jì)，基于該設(shè)備具有MD5 Hash算法的同步數(shù)據(jù)校驗(yàn)功能，可以精確的證明數(shù)據(jù)在取證 過程中有無改變。同時(shí)記錄取證系統(tǒng)的每步操作指令，就如同使用"電 子攝像"方式全程實(shí)時(shí)記錄取證過程。該系統(tǒng)具有數(shù)據(jù)位對(duì)位 (Bit-to-bit)精確復(fù)制的功能，可以根據(jù)審計(jì)記錄自動(dòng)重現(xiàn)電子取 證的過程。能夠形成現(xiàn)場(chǎng)報(bào)告并可通過打印輸出審計(jì)結(jié)果，以此保證 整個(gè)取證過程的唯一性、完整性和在取證過程中未受第三方干擾。提 供完整的電子數(shù)據(jù)提取過程審計(jì)功能。提高電子證據(jù)的法庭采信度和 電子證據(jù)的證明力。所述CPU控制器設(shè)置有第一控制端TXD和第二控制端RXD，所述 第一控制端TXD和第二控制端RXD分別與接口芯片(3)的輸入端T2IN 和輸出端R20UT連接，所述接口芯片設(shè)置有計(jì)算機(jī)插口。通過計(jì)算機(jī)插口，可以將復(fù)制和審計(jì)結(jié)果發(fā)送給計(jì)算機(jī)，實(shí)現(xiàn)人 機(jī)對(duì)話，易于操作和提取過程記錄，可以根據(jù)審計(jì)記錄自動(dòng)重現(xiàn)電子 取證的過程。Bit-to-bit技術(shù)和MD5 Hash算法為現(xiàn)有成熟技術(shù)，也可以采用 其他算法進(jìn)行審計(jì)和校驗(yàn)，只需對(duì)CPU控制器進(jìn)行重新燒制入新的運(yùn) 算方法。有益效果是提供了一種拷貝審計(jì)卡，在對(duì)電子證據(jù)的采集、提 取、固定、保存和舉證過程中，從源盤向目標(biāo)盤拷貝數(shù)據(jù)時(shí)，可以精 確的證明數(shù)據(jù)在取證過程中有無改變。同時(shí)記錄取證系統(tǒng)的每步操作 指令，就如同使用"電子攝像"方式全程實(shí)時(shí)記錄取證過程。


以下將結(jié)合附圖對(duì)本實(shí)用新型的實(shí)施例作進(jìn)一步的說明。 圖1為本實(shí)用新型工作原理框圖 圖2為本實(shí)用新型的電路原理圖； 圖3為CPU控制器的電路原理圖； 圖4為審計(jì)卡座的電路原理圖； 圖5為接口芯片的電路原理圖。
具體實(shí)施方式
如圖1、 2、 3、 4所示，本實(shí)用新型是一種拷貝審計(jì)卡，由CPU 控制器1和審計(jì)卡座2組成，其中CPU控制器1的審計(jì)卡接口 Ul與 所述審計(jì)卡座2的CPU接口 U2連接，所述審計(jì)卡接口 Ul和CPU接口 U2都并列設(shè)置有；數(shù)字總線端D0 D15:對(duì)CPU控制器1和審計(jì)卡座2之間的數(shù)據(jù) 雙向傳送；CF中斷請(qǐng)求信號(hào)端CF—INTRQ:審計(jì)卡座2向CPU控制器1發(fā)出 中斷請(qǐng)求；ARM讀信號(hào)端ARM—READ和ARM寫信號(hào)端ARM—WRITE: CPU控制器1向?qū)徲?jì)卡座2發(fā)出讀控制指令和寫控制指令；CF復(fù)位端R—CF: CPU控制器向?qū)徲?jì)卡座2發(fā)出復(fù)位指令；所述CPU控制器1還設(shè)置有拷貝接口 U3，該拷貝接口 U3并列設(shè)置有地址總線端A0 16、狀態(tài)信號(hào)端ST0 13， ARM讀信號(hào)端ARM—READ和ARM寫信號(hào)端ARM—WRITE。本實(shí)用新型可以對(duì)電子取證的行為進(jìn)行實(shí)時(shí)審計(jì)，基于該設(shè)備具有MD5 Hash算法的同步數(shù)據(jù)校驗(yàn)功能，可以精確的證明數(shù)據(jù)在取證 過程中有無改變。同時(shí)記錄取證系統(tǒng)的每步操作指令，就如同使用"電 子攝像"方式全程實(shí)時(shí)記錄取證過程。該系統(tǒng)具有數(shù)據(jù)位對(duì)位 Bit-to-bit精確復(fù)制的功能，可以根據(jù)審計(jì)記錄自動(dòng)重現(xiàn)電子取證 的過程。能夠形成現(xiàn)場(chǎng)報(bào)告并可通過打印輸出審計(jì)結(jié)果，以此保證整 個(gè)取證過程的唯一性、完整性和在取證過程中未受第三方干擾。提供 完整的電子數(shù)據(jù)提取過程審計(jì)功能。提高電子證據(jù)的法庭采信度和電 子證據(jù)的證明力。如圖2、 5所示，所述CPU控制器1設(shè)置有第一控制端TXD和第 二控制端RXD，所述第一控制端TXD和第二控制端RXD分別與接口芯 片3的輸入端T2IN和輸出端R20UT連接，所述接口芯片3設(shè)置有計(jì) 算機(jī)插口。通過計(jì)算機(jī)插口，可以將復(fù)制和審計(jì)結(jié)果發(fā)送給計(jì)算機(jī)，實(shí)現(xiàn)人 機(jī)對(duì)話，易于操作和提取過程記錄。所述采集卡5為FPGA芯片，CPU控制器1為ARM芯片，所述接 口芯片3為232串口芯片，所述審計(jì)卡座2為CF審計(jì)卡。Bit-to-bit技術(shù)和MD5 Hash算法為現(xiàn)有成熟技術(shù)，也可以采用 其他算法進(jìn)行審計(jì)和校驗(yàn)，只需對(duì)CPU控制器1進(jìn)行重新燒制入新的 運(yùn)算方法。其工作原理是現(xiàn)有的拷貝采集裝置，如采集卡5是連接在源盤與目標(biāo)盤之間， 采集卡5從源盤采集數(shù)據(jù)，發(fā)送給目標(biāo)盤。將本發(fā)明中審計(jì)卡座2的 審計(jì)卡接口 U3與采集卡5連接，CPU控制器1的拷貝接口 U4與采集 卡5連接。采集卡5每復(fù)制一組源盤數(shù)據(jù)后，就采用數(shù)據(jù)位對(duì)位Bit-to-bit 技術(shù)，把數(shù)據(jù)寫入目標(biāo)盤，同時(shí)，生成一個(gè)復(fù)制數(shù)據(jù)值a并發(fā)送給 CPU控制器1， CPU控制器1采用MD5 Hash算法對(duì)復(fù)制數(shù)據(jù)值a進(jìn)行 累計(jì)運(yùn)算，當(dāng)源盤數(shù)據(jù)被采集完后，CPU控制器l得出復(fù)制校驗(yàn)值A(chǔ)， 并發(fā)送給審計(jì)卡座2予以保存。移走源盤，將復(fù)制完成后的目標(biāo)盤接入到源盤位置，CPU控制器 1控制采集卡5只對(duì)目標(biāo)盤數(shù)據(jù)進(jìn)行讀取，同樣利用Bit-to-bit技 術(shù)，每讀取一組目標(biāo)盤數(shù)據(jù)，就生成一個(gè)審計(jì)數(shù)據(jù)值b，并發(fā)給審CPU 控制器1， CPU控制器1采用MD5 Hash算法對(duì)審計(jì)數(shù)據(jù)值b進(jìn)行累計(jì) 運(yùn)算，當(dāng)源盤數(shù)據(jù)被采集完后，CPU控制器1得出審計(jì)校驗(yàn)值B，并 發(fā)送給審計(jì)卡座2予以保存。比較審計(jì)卡座2的校驗(yàn)值A(chǔ)和B，，當(dāng)二者完全一致，就可以認(rèn) 定源盤數(shù)據(jù)被完整無損地復(fù)制進(jìn)了目標(biāo)盤。如果在拷貝過程中出現(xiàn)干 擾信號(hào)或其他信息，將會(huì)引起A和B之間出現(xiàn)差異，需要重新拷貝。
權(quán)利要求1.一種拷貝審計(jì)卡，其特征在于由CPU控制器(1)和審計(jì)卡座(2)組成，其中CPU控制器(1)的審計(jì)卡接口(U1)與所述審計(jì)卡座(2)的CPU接口(U2)連接，所述審計(jì)卡接口(U1)和CPU接口(U2)都并列設(shè)置有；數(shù)字總線端D0～D15對(duì)CPU控制器(1)和審計(jì)卡座(2)之間的數(shù)據(jù)雙向傳送；CF中斷請(qǐng)求信號(hào)端CF_INTRQ審計(jì)卡座(2)向CPU控制器(1)發(fā)出中斷請(qǐng)求；ARM讀信號(hào)端ARM_READ和ARM寫信號(hào)端ARM_WRITECPU控制器(1)向?qū)徲?jì)卡座(2)發(fā)出讀控制指令和寫控制指令；CF復(fù)位端R_CFCPU控制器向?qū)徲?jì)卡座(2)發(fā)出復(fù)位指令；所述CPU控制器(1)還設(shè)置有拷貝接口(U3)，該拷貝接口(U3)并列設(shè)置有地址總線端A0～16、狀態(tài)信號(hào)端ST0～13，ARM讀信號(hào)端ARM_READ和ARM寫信號(hào)端ARM_WRITE。
2. 根據(jù)權(quán)利要求1所述的拷貝審計(jì)卡，其特征在于所述CPU 控制器(1)還設(shè)置有第一控制端TXD和第二控制端RXD，所述第一 控制端TXD和第二控制端RXD分別與接口芯片(3)的輸入端T2IN和 輸出端R20UT連接，所述接口芯片(3)設(shè)置有計(jì)算機(jī)插口。
專利摘要一種拷貝審計(jì)卡，其特征在于由CPU控制器和審計(jì)卡座組成，其中CPU控制器設(shè)置有審計(jì)卡接口與所述審計(jì)卡座的CPU接口連接，所述CPU控制器還設(shè)置有拷貝接口。有意效果是在對(duì)電子證據(jù)的采集、提取、固定、保存和舉證過程中，從源盤向目標(biāo)盤拷貝數(shù)據(jù)時(shí)，可以精確的證明數(shù)據(jù)在取證過程中有無改變。同時(shí)記錄取證系統(tǒng)的每步操作指令，就如同使用“電子攝像”方式全程實(shí)時(shí)記錄取證過程。對(duì)拷貝過程進(jìn)行監(jiān)督和審計(jì)，還可以根據(jù)審計(jì)記錄自動(dòng)重現(xiàn)電子取證的過程。
文檔編號(hào)G06F13/40GK201111033SQ20072018818
公開日2008年9月3日 申請(qǐng)日期2007年11月8日 優(yōu)先權(quán)日2007年11月8日
發(fā)明者劉紅兵, 勤 曾, 江 杜, 杜子兵 申請(qǐng)人:重慶愛思網(wǎng)安信息技術(shù)有限公司