專利名稱：8位閃存微控制器的制作方法
技術(shù)領(lǐng)域：
本實用新型涉及一種程序控制裝置，尤其涉及一種帶程序和地址加密的
8位閃存微控制器。
背景技術(shù)：
近20年來，8位單片機因其價格日益低廉、功能日益豐富、功耗曰益 低微、開發(fā)日益容易，加上片內(nèi)配置外設(shè)模塊的不斷增多以及信息外圍接口 的不斷擴充，而成為業(yè)界研發(fā)的焦點。
目前，8位單片機通過8位CPU、定時/計數(shù)器、 一定容量的RAM以及中 斷處理和串行接口，發(fā)展控制功能，提供系統(tǒng)運行的可靠性，逐步將測控系 統(tǒng)的外部接口電路納入片內(nèi)以實現(xiàn)"微控制器"的功能。
其中51單片機是常用微控制器，是目前市場上使用的最廣泛的單片及之 一，其因為指令簡單明晰，功能強大，性價比較高，運行速度快，抗干擾能 力強，可靠性高，使用范圍極廣，在不同的生產(chǎn)、控制領(lǐng)域有著極其廣泛的 應(yīng)用。
但是，傳統(tǒng)的51單片機的程序不可加密和/或存儲程序的地址不可加密， 因此存在保密性差的技術(shù)缺陷。

實用新型內(nèi)容
本實用新型的目的是提供一種帶數(shù)據(jù)和地址加密的8位閃存微控制器， 用以克服現(xiàn)有技術(shù)微控制器程序不可加密和/或存儲程序的地址不可加密，保 密性差的技術(shù)缺陷。
為了實現(xiàn)上述目的，本實用新型提供了一種8位閃存微控制器，包括均 與總線連接的一個8位微處理器、 一個FLASH存儲器、 一個數(shù)據(jù)存儲器、四個8位可編程的輸入/輸出并行端口、三個16位定時/計數(shù)器， 一個中斷嵌套 單元、 一個串行端口和一個特殊功能寄存器，所述微處理器上連接有一個時
鐘電路，所述微處理器和FLASH存儲器之間還連接有加密解密單元，其特征 在于所述加密解密單元包括 一個加密種子接口電路， 一個編程接口電路、 分別與所述編程接口電路、加密種子接口電路和FLASH存儲器連接的一個地 址加密電路和一個數(shù)據(jù)加密電路，以及分別與所述微處理器和FLASH存儲器 連接的一個地址解密電路和一個數(shù)據(jù)加密電路。
在上述技術(shù)方案的基礎(chǔ)上，所述編程接口電路和FLASH程序存儲器之間 還可連接有用于設(shè)置所述8位閃存微控制器加密等級的加密等級設(shè)置寄存 器。所述FLASH存儲器還可包括兩位可編程的安全加密位。
在上述技術(shù)方案的基礎(chǔ)上，所述加密種子接口電路可具體包括用于接收 用戶輸入的加密種子信號的接收單元，以及與所述接收單元連接的用于根據(jù) 所述加密種子信號生成隨機碼的隨機碼發(fā)生器。
本實用新型通過在8位閃存微控制器的微處理器CPU和FLASH存儲器 之間增加設(shè)置加密解密單元，通過加密解密單元對程序和FLASH存儲器中 存儲該程序數(shù)據(jù)的地址進行雙重加密的方式，有效防止了用戶源代碼的泄 漏，解決了程序不可加密和/或存儲程序的地址不可加密而造成的保密性 差的問題，明顯提高了系統(tǒng)的安全性。


圖1為本實用新型M立閃存微控制器結(jié)構(gòu)示意圖； 圖2為本實用新型加密解密單元第一實施結(jié)構(gòu)示意圖； 圖3為本實用新型加密解密單元第二實施結(jié)構(gòu)示意圖。 附圖標記iJL明
1 —總線； 2—微處理器； 3 —FLASH存儲器；
4一數(shù)據(jù)存儲器； 5 —加密解密單元； 7 —定時/計數(shù)器；
6 —可編程的輸入/輸出并行端口 ； 8—中斷嵌套單元；9一串行端口； IO —特殊功能寄存器；ll一時鐘電路；
51—加密種子接口電路；52 —編程接口電路； 53 —地址加密電路;
54 —數(shù)據(jù)加密電路； 55 —地址解密電路； 56 —數(shù)據(jù)加密電路;
57 —加密等級設(shè)置寄存器。
具體實施方式
下面通過附圖和實施例，對本實用新型的技術(shù)方案做進一步的詳細描述。
圖1為本實用新型8位閃存微控制器結(jié)構(gòu)示意圖。如圖1所示，本實用 新型8位閃存微控制器包括均與總線1連接的微處理器(CPU) 2、 FLASH 存儲器3、 512字節(jié)的數(shù)據(jù)存儲器(RAM) 4、四個8位可編程的輸入/輸出 并行端口 6、三個16位定時/計數(shù)器7, —個具有6個中斷源的中斷嵌套 單元8、 一個串行端口 (UART) 9、特殊功能寄存器(SFR) 10。其中，微 處理器2上還連接有時鐘電路ll，微處理器2和FLASH存儲器3之間連接 有加密解密單元5。
圖2為本實用新型加密解密單元第一實施結(jié)構(gòu)示意圖。參圖1和圖2所 示，該加密解密單元5包括加密種子4妻口電^各51，編程4妄口電^各52、地 址加密電路53、數(shù)據(jù)加密電路54、地址解密電路55和數(shù)據(jù)加密電路56。其 中，地址加密電路53與編程接口電路52、加密種子接口電路51、 FLASH存 儲器3和數(shù)據(jù)加密電路54連接；數(shù)據(jù)加密電路54與編程接口電路52、加密 種子接口電路51、地址加密電路53和FLASH存儲器3連接；地址解密電路 55與微處理器2、 FLASH存儲器3和數(shù)據(jù)解密電路56連接；數(shù)據(jù)解密電路56 與微處理器2、 FLASH存儲器3和地址解密電路55連接。
加密種子接口電路51包括用于接收用戶輸入的加密種子信號的接收單 元，以及與接收單元連接的用于根據(jù)加密種子信號生成隨機碼的隨機碼發(fā) 生器。加密種子接口電路51的接收單元接收用戶輸入的加密種子信號，該加 密種子信號通過加密種子接口電路51中的隨機碼發(fā)生器生成一個隨機碼，微 處理器2同時將該隨機碼存儲在FLASH存儲器3的指定地址對應(yīng)的存儲空間中。
編程接口電路52用于接收用戶輸入的地址和程序數(shù)據(jù)，并將該地址和程 序數(shù)據(jù)分別發(fā)送給地址加密單元53和數(shù)據(jù)加密單元54。
地址加密電路53用于接收從編程接口電3各52發(fā)送來到地址和從加密種 子接口電路51發(fā)送來的隨機碼，將該地址和隨機碼根據(jù)預(yù)設(shè)算法進行數(shù)學變 換(如可將隨機碼和地址代碼進行異或變換，但不限于此數(shù)學變換)生成 一個新地址，指向FLASH存儲器中與該新地址對應(yīng)的地址代碼，并向數(shù)據(jù)加 密電路54發(fā)送該新地址。
數(shù)據(jù)加密電路54用于接收從編程接口電路52發(fā)送來到程序數(shù)據(jù)和從加 密種子接口電路51發(fā)送來的隨機碼，將該程序數(shù)據(jù)和隨機碼根據(jù)與地址加密 相同的預(yù)設(shè)算法進行數(shù)學變換，生成一個新程序數(shù)據(jù)代碼，并將該新程序數(shù) 據(jù)代碼存放在FLASH存儲器3中經(jīng)地址加密電路53加密后的新地址指向的存 儲空間中。
地址解密電路55用于根據(jù)隨機碼和相同預(yù)設(shè)算法的數(shù)學逆變換對地址 進行解密，其原理是當微處理器2運行時，微處理器2讀取存儲在FALSH 存儲器3指定地址的隨機碼，地址解密電路55接收微處理器2輸出的訪問地 址和隨機碼，并對該地址和隨機碼采用地址加密時釆用相同算法進行數(shù)學逆 變換，解密出該地址對應(yīng)的FLASH存儲器3的程序存儲器地址，將解密后的 地址輸出到數(shù)據(jù)解密電路56。
數(shù)據(jù)解密電路56用于根據(jù)隨機碼和相同預(yù)設(shè)算法的數(shù)學逆變換對程序 數(shù)據(jù)進行解密，其原理是當微處理器2運行時，數(shù)據(jù)解密電路56接收到微 處理器2發(fā)送的隨機碼和地址解密電路55輸出的解密地址后，根據(jù)該解密地 址向FLASH存儲器3讀取存儲在該解密地址對應(yīng)的存儲空間下的程序數(shù)據(jù)， 并根據(jù)該加密程序數(shù)據(jù)和隨機碼采用地址加密時采用相同算法進行數(shù)學逆變 換，獲得解密后的程序數(shù)據(jù)并向微處理器2發(fā)送。
上述技術(shù)方案中，本實用新型的FLASH存儲器具有加密功能，當FLASH 處在加密狀態(tài)的時候，MOVC指令被禁止執(zhí)行，存儲在FLASH中的數(shù)據(jù)不能被讀出，除了 ERASE — CHIP和PR0GRAM_SEC指令外，所有的系統(tǒng)編程ISP 命令都被禁止，所有的外部主機命令也都被禁止執(zhí)行。本實用新型的地址 解密和程序數(shù)據(jù)解密都是在片內(nèi)執(zhí)行。片外輸出的地址是偽地址，程序數(shù)據(jù) 均是暗文。因此可以防止用戶源代碼的泄漏或者誤操作引起的FLASH內(nèi)存 儲的源程序被改動或者擦除，有利于提高安全性。
圖3為本實用新型加密解密單元第二實施結(jié)構(gòu)示意圖。如圖3所示，在 上述技術(shù)方案的基礎(chǔ)上，F(xiàn)LASH存儲器6和編程接口電路51之間還連接有用 于設(shè)置加密等級的加密等級設(shè)置寄存器57。通過編程接口電路51對加密等 級設(shè)置寄存器57的設(shè)置，本實用新型8位閃存微控制器的安全級別分為3 種第一種，不加密，即當整片芯片被擦除后，安全加密位處于沒有被編程 的狀態(tài)，所有的加密功能都沒有開放，MOVC和所有的外部主機，系統(tǒng)編程ISP 指令都可以運行；第二種，加密，即FLASH存儲器被鎖住，MOVC指令被禁止， 除了 CHIP—ERASE指令外所有的系統(tǒng)編程ISP命令都被禁止，除了 ERASE_CHIP 和PROGRAM-SEC指令外，所有的外部主機命令都被禁止；第三種，特別加密， 即除了所有和第二種加密的特性之外，EA信號也被禁止，所有的程序都從內(nèi) 部存儲器運行。
本實用新型的FLASH存儲器還可使用兩位安全加密位SB1和SB2,無 論在什么安全級別下，此兩位安全加密位都可以被編程，但是一旦被編程 后，此過程就不可逆轉(zhuǎn)，除非將FLASH上所有的數(shù)據(jù)全部擦除掉才能進行 再次編禾呈。
本實用新型通過在8位閃存微控制器的微處理器CPU和FLASH存儲器 之間增加設(shè)置加密解密單元，通過加密解密單元對程序數(shù)據(jù)及FLASH存儲 器中存儲該程序數(shù)據(jù)的地址進行雙重加密的方式，有效防止了用戶源代碼 的泄漏或者誤操作引起的FLASH內(nèi)存儲的源程序被改動或者擦除的危險， 解決了程序不可加密和/或存儲程序的地址不可加密而造成的保密性差的 問題，明顯提高了系統(tǒng)的安全性。
最后應(yīng)說明的是以上實施例僅用以說明本實用新型的技術(shù)方案，而非對其限制；盡管參照前述實施例對本實用新型進行了詳細的說明，本領(lǐng)域的
普通技術(shù)人員應(yīng)當理解其依然可以對前述實施例所記載的技術(shù)方案進行修 改，或者對其中部分技術(shù)特征進行等同替換；而這些修改或者替換，并不使 相應(yīng)技術(shù)方案的本質(zhì)脫離本實用新型實施例技術(shù)方案的精神和范圍。
權(quán)利要求1.一種8位閃存微控制器，包括均與總線連接的一個8位微處理器、一個FLASH存儲器、一個數(shù)據(jù)存儲器、四個8位可編程的輸入/輸出并行端口、三個16位定時/計數(shù)器，一個中斷嵌套單元、一個串行端口和一個特殊功能寄存器，所述微處理器上連接有一個時鐘電路，所述微處理器和FLASH存儲器之間還連接有加密解密單元，其特征在于所述加密解密單元包括一個加密種子接口電路，一個編程接口電路、分別與所述編程接口電路、加密種子接口電路和FLASH存儲器連接的一個地址加密電路和一個數(shù)據(jù)加密電路，以及分別與所述微處理器和FLASH存儲器連接的一個地址解密電路和一個數(shù)據(jù)加密電路。
2. 根據(jù)權(quán)利要求1所述的8位閃存微控制器，其特征在于所述編程接 口電路和FLASH程序存儲器之間連接有用于設(shè)置所述8位閃存微控制器加 密等級的加密等級設(shè)置寄存器。
3. 根據(jù)權(quán)利要求1或2所述的8位閃存微控制器，其特征在于所述FLASH 存儲器包括兩位可編程的安全加密位。
4. 根據(jù)權(quán)利要求1所述的8位閃存微控制器，其特征在于所述加密種 子接口電路包括用于接收用戶輸入的加密種子信號的接收單元，以及與 所述接收單元連接的用于根據(jù)所述加密種子信號生成隨機碼的隨機碼發(fā) 生器。
專利摘要本實用新型涉及一種8位閃存微控制器，包括均與總線連接的一個8位微處理器、一個FLASH存儲器、一個數(shù)據(jù)存儲器、四個8位可編程的輸入/輸出并行端口、三個16位定時/計數(shù)器，一個中斷嵌套單元、一個串行端口和一個特殊功能寄存器，所述微處理器上連接有一個時鐘電路，所述微處理器和FLASH存儲器之間還連接有加密解密單元，所述加密解密單元包括一個加密種子接口電路，一個編程接口電路、分別與所述編程接口電路、加密種子接口電路和FLASH存儲器連接的一個地址加密電路和一個數(shù)據(jù)加密電路，以及分別與所述微處理器和FLASH存儲器連接的一個地址解密電路和一個數(shù)據(jù)加密電路。本實用新型明顯增強了系統(tǒng)的保密性和安全性。
文檔編號G06F12/14GK201142071SQ20072019884
公開日2008年10月29日 申請日期2007年12月4日 優(yōu)先權(quán)日2007年12月4日
發(fā)明者張曉詩, 李浩沅, 陳立權(quán), 陳美林 申請人:上海海爾集成電路有限公司