專利名稱：帶過壓保護的差分放大器和方法
技術(shù)領(lǐng)域：
本發(fā)明與放大器有關(guān)，尤其與提高差分放大器的過壓保護有關(guān)。
背景技術(shù)：
絕大多數(shù)高壓運算放大器采用某種類型的輸入過壓保護，其中只有 一小部分是"穩(wěn)健"的，比如那些使用側(cè)向PNP輸入級或簡單高壓結(jié)型場 效應(yīng)晶體管(JFET)輸入級的放大器。例如，圖l示出了典型的雙極差分 輸入級，通過在輸入的相反方向連接一對二極管D1和D2限制差分電壓， 使得該輸入級最多可承受大約0.7伏的差分輸入電壓。但這種保護的代價 是如果輸入差分電壓的幅值超過0.7伏時，會有非常大的輸入電流流過保 護二級管D1和D2。更復(fù)雜的輸入級，比如圖2和圖3所示的共漏共基布局通常沒有圖 l所示的輸入保護二極管，但是它們有內(nèi)部二極管箝位電路，保護輸入 級的雙極部分。這種類型的輸入級依靠JFET的高擊穿電壓，并且甚至對 接近滿供給電壓的差分輸入電壓也能提供良好的直流(DC)表現(xiàn)(比如 低輸入偏置電流)。然而，在使用共漏共基輸入級、運用過壓保護箝位 電路的運算放大器類型中存在瞬態(tài)響應(yīng)問題。當(dāng)運用寄生電容值很大的 大輸入晶體管時，瞬態(tài)響應(yīng)問題尤其明顯。圖2和圖3分別示出了輸入級電路1A和1B，它們使用了共漏共基的 布局，需要來自晶體管Q3的發(fā)射極和晶體管Q4的發(fā)射極之間高差分電壓 的保護。圖2示出了一個完整的運算放大器，包括常規(guī)的輸入級1A和常規(guī) 的輸出級2。常規(guī)的輸出級2可以與本發(fā)明的各種改良的輸入級(在后面 描述) 一起使用。在運算放大器的某些操作模式下，比如在轉(zhuǎn)換(slewing) 操作過程中，可能會出現(xiàn)大輸入差分電壓。如果差分電壓是正的，則高 轉(zhuǎn)換速率輸入信號Vin+被施加到圖3中晶體管Jl的柵極(也就是運算放大 器的同相輸入)，晶體管Q3的發(fā)射極電壓也會以與輸入信號Vin+同樣的
6速度增長。然而，通過反饋元件，晶體管J2的柵極電壓Vin-與運算放大器 的輸出相連，因此晶體管Q4的發(fā)射極電壓只會以與運算放大器輸出的轉(zhuǎn) 換速率一樣的速度增長。如果運算放大器輸出級的轉(zhuǎn)換速率遠(yuǎn)低于￥^+ 的輸入信號轉(zhuǎn)換速率，在晶體管Q3和Q4的發(fā)射極之間將出現(xiàn)較大的電壓 差。在本示例中，晶體管Q4的基極發(fā)射極結(jié)會被嚴(yán)重地反向偏置。這是 有問題的，因為典型地，在不對晶體管造成永久性損害的前提下，集成 電路雙極型晶體管的基極發(fā)射極結(jié)不能反向偏置超過約2到3伏。
如圖3所示，典型的箝位電路可以解決上述對晶體管Q3和Q4造成永 久性損害的問題，其在晶體管Q3和Q4的發(fā)射極之間連接了一對二極管組 Dll…Dln和D21…D2n。該箝位電路限制晶體管Q3和Q4的發(fā)射極之間的 電壓差，從而將用于正向轉(zhuǎn)換的晶體管Q4(或用于反向轉(zhuǎn)換的Q3)的基極 發(fā)射極結(jié)兩端的反向偏置電壓值限制為低于其允許的最大值。(注意， 如果雙極型晶體管被用作輸入晶體管對時，不能使用這種類型的箝位電 路，因為該電路會嚴(yán)重地反向偏置與JFET J2對應(yīng)的雙極型晶體管的基極 發(fā)射極結(jié)。相反地，如果JFET被用作輸入晶體管，它們的柵源結(jié)通?？?以承受箝位電路引起的反向偏置量。)不幸的是，圖3的箝位電路有一個問題，即它會引起對大柵源寄生 電容Cpl和Cp2的充電，這將會降低運算放大器的輸出級的輸出轉(zhuǎn)換速率。 當(dāng)正向轉(zhuǎn)換時，大差分輸入信號￥111=￥111+ - Vin-被施加到輸入級1B，使 二極管箝位電路Dll...Dln接通，限制晶體管Q4基極發(fā)射極結(jié)兩端的反向 偏置電壓值。同時，輸入晶體管J2的柵源結(jié)被反向偏置，寄生電容Cp2被 充電至輸入信號Vin的電壓值，其中^11=丫111+ - Vin-減去箝位電路之間的 電壓降。當(dāng)轉(zhuǎn)換限制反相輸入電壓Vin-慢慢轉(zhuǎn)高時，輸入晶體管J2的源電 壓跟隨它，從而增加晶體管Q4的發(fā)射極電壓，并接通發(fā)射極電壓。在那 時，充好電的寄生電容Cp2開始將電量釋放到晶體管Q4的發(fā)射極。如果 寄生電容Cp2很大，則最終通過晶體管Q4放電的寄生電容放電電流(ICpar) 也很大。在這里需要注意的是，在理想情況下，寄生電容較小，晶體管 Jl、Q3、Q5和Q6都在正向轉(zhuǎn)換期間傳導(dǎo)最大電流以產(chǎn)生再充電電流Icmtl， 而晶體管J2和Q4應(yīng)該完全關(guān)斷。但由于上述寄生電容器Cp2放電，晶體管 Q4實際上分流了電流Ioutl的很大一部分，從而減少了放大器的轉(zhuǎn)換速率。
在圖3所示大柵源寄生電容Cp2的示例中，上述相關(guān)的寄生充電電流 IcpM可以達(dá)到差分輸入晶體管Jl和J2可用的尾電流Il女Al的數(shù)量值。(這 里，A1是晶體管Q3和Q4的電流增益(beta)。在實際中，為了使放大器 的性能更好，通過額外的縮放二極管比如下面在后續(xù)描述的圖5和圖6中 的二極管接法的晶體管Q3B和Q4B，將電流增益A1限制在較低的值。在 該示例中，電流增益A1等于晶體管Q4 (Q3)的發(fā)射極面積與晶體管Q4B (Q33B)發(fā)射極面積的比率，這比晶體管電流增益beta更好控制。)在 Icpar很大的示例中，通過晶體管Q6和Q4的電流差(n*Al-ICpar) Ioutl變得 基本小于IPA1。結(jié)果是運算放大器輸出級2的補償電容Ccomp (見圖2) 會以低于理想情況的速率進行充電。這會降低圖2中運算放大器的轉(zhuǎn)換速 率，轉(zhuǎn)換速率S氣mAl-Icp虹)/Ccomp，尤其是當(dāng)輸入級接收到大的輸入搖 擺，引起上面提及的箝位電路接通并開始輸入寄生電容的充電一放電過 程。另一個與上述寄生電容放電電流相關(guān)的問題是最終的與輸入信號 源阻抗作用的高寄生電容再充電電流引起的高差分輸入電容和輸入誤 差。這個問題有兩方面。 一方面是在輸入電壓瞬變過程中流過輸入的電 荷量，其中橫跨寄生電容Cp2兩端的電壓變化越大，寄生電容放電電流值 越大。另一方面是該現(xiàn)象的非線性。在輸入信號正沿，輸入JFETJ1的源 電壓跟隨其柵極電壓，而VGS調(diào)制和Cpl再充電電流較低，但是Cp2再充 電電流較大。在輸入信號負(fù)沿，輸入晶體管J1的最終大幅值源電壓不跟 隨它的柵極電壓并由其它輸入電壓減去經(jīng)過二極管箝位電路兩端的電壓 降決定。這會引起大部分再充電電流流過輸入JFET的柵極，也就是放大 器的輸入。因此輸入信號正沿和負(fù)沿的輸入電流以及它與輸入信號源阻 抗作用的結(jié)果會大大不同，這是放大器的非線性"外"效應(yīng)，它會增加 放大器的內(nèi)部非線性。另一個可能的問題是，如果在輸入信號的正沿， Cp2再充電電流很大，則它可能超過輸入晶體管J1的I^規(guī)格值，且它的柵 源P-N結(jié)會被前向偏置，這可能引起非常大的穩(wěn)定時間、較大的瞬時偏置 電流等等。圖3中用二極管箝位電路進行輸入級過壓保護的另一個問題是，輸 入JFET的VGS擊穿電壓限制了最大輸入電壓。這可能要加以關(guān)注，因為提高JFET性能的晶片制造技術(shù)經(jīng)常引起JFET的VGS擊穿電壓的降低。因 此， 一旦這些擊穿電壓降低，當(dāng)使用具有低箝位電壓的二極管箝位保護 電路時，不可能提供高(也就是，滿供給電壓)絕對最大差分電壓規(guī)格。
對于輸入級有一個未滿足的需求防止橫跨輸入晶體管的寄生電容 兩端的大電壓調(diào)制(大的調(diào)制產(chǎn)生大的寄生電流，這會降低放大器的性 能)，同時也要有效防止通過輸入級晶體管的發(fā)射極基極結(jié)兩端的過量 反向偏置電壓造成的損害。對于輸入級有一個未滿足的需求防止降低放大器的瞬態(tài)響應(yīng)，尤 其是防止由通過與輸入晶體管相關(guān)的寄生電容的不必要電流引起的放大 器轉(zhuǎn)換速率的降低。對于輸入級還有一個未滿足的需求減少由通過輸入級輸入晶體管 的寄生電容的充電電流引起的輸入誤差。對于輸入級有一個未滿足的需求允許使用高性能晶體管，但擊穿
電壓要低，在仍然提供輸入差分電壓的高絕對最大值(滿供給電壓)的 同時防止輸入晶體管的柵源電壓的大調(diào)制。對于雙極輸入級有一個未滿足的需求維持低輸入偏置電流，且大 大高于0.7伏最大輸入差分電壓(理論上等于滿供給電壓)，其中同時避 免高輸入差分電壓對輸入晶體管的基極發(fā)射極結(jié)的損害。

發(fā)明內(nèi)容
本發(fā)明的一個目標(biāo)是提供一種輸入級和方法，其防止輸入級的輸入 晶體管的柵源結(jié)或基極發(fā)射極結(jié)兩端電壓的大調(diào)制，同時有效防止由輸 入級的晶體管發(fā)射極基極結(jié)兩端的過量反向偏置電壓造成的損害。
本發(fā)明的另一個目標(biāo)是提供一種輸入級和方法，其防止瞬態(tài)響應(yīng)的 降低，尤其是防止通過輸入級的輸入晶體管寄生電容的大的再充電電流 降低放大器的轉(zhuǎn)換速率。本發(fā)明的另一個目標(biāo)是提供一種輸入級和方法，其減少由通過輸入
級的輸入晶體管寄生電容的充電電流引起的輸入誤差。本發(fā)明的另一個目標(biāo)是提供一種輸入級，其通過在避免輸入晶體管
柵源電壓的大調(diào)制的同時仍然提供輸入差分電壓的高(滿供遴電壓)絕對最大值，從而允許使用高性能但擊穿電壓較低的晶體管。本發(fā)明的另一個目標(biāo)是提供雙極輸入級，它維持低輸入偏置電流， 并大體高于0.7伏最大輸入差分電壓(理論上等于滿供給電壓)，其中同 時很好地防止高輸入差分電壓對輸入晶體管的基極發(fā)射極結(jié)的損害。
根據(jù)一個實施例的簡要描述，本發(fā)明提供了放大器電路，該電路包 括輸入級(10A-C)，該輸入級包括第一晶體管(Q1或Q3)和第二 (Q2 或Q4)晶體管，每個晶體管都有第一、第二和第三電極，第一晶體管(Ql 或Q3)的第一和第二電極中的第一電極被耦連成接收第一信號(Vin+或 Vin++)，第二晶體管(Q2或Q4)的第一和第二電極中的第一電極被耦 連成接收第二信號(Vin-或Vin-)。第一分隔晶體管(J3)有第一載流 電極和第二載流電極，其中第一載流電極與第一晶體管(Q1或Q3)的第 一和第二電極中的第二電極耦連，第二載流電極與第二晶體管(Q2或Q4) 的第一和第二電極中的第二電極耦連?？刂齐娐?11)有與第一晶體管
(Q1或Q3)的第一和第二電極中的第一電極耦連的第一輸入(IN1)、 與第二晶體管(Q2或Q4)的第一和第二電極中的第一電極耦連的第二輸 入(IN2)、以及輸出(OUT)，該輸出(OUT)與第一分隔晶體管(J3) 的柵極耦連，用于控制第一分隔晶體管(J3)以響應(yīng)第一信號(Vin+或 Vin++)和第二信號(Vin-或Vin—)，從而限制第一晶體管(Q3)和第二晶 體管(Q4)中之一的PN結(jié)兩端的反向偏置電壓。偏置電流電路(IIA， I1B)被耦連成對稱地偏置第一晶體管(Q1或Q3)和第二晶體管(Q2或 Q4)。在描述的實施例中，第一分隔晶體管(J3)是一個結(jié)型場效應(yīng)晶 體管(JFET)。在一個實施例中，第一晶體管(Ql)和第二晶體管(Q2) 是第一和第二NPN輸入晶體管，且其中第一晶體管(Ql)和第二晶體管
(Q2)的第一、第二和第三電極分別是基極、發(fā)射極和集電極，其中第 一晶體管(Ql)的第一和第二電極中的第一電極是它的基極而第二晶體 管(Q2)的第一和第二電極中的第一電極是它的基極，且其中第一晶體 管(Ql)的第一和第二電極中的第二電極是它的發(fā)射極而第二晶體管
(Q2)的第一和第二電極中的第二電極是它的發(fā)射極。
在另一個實施例中，第一晶體管(Q3)和第二晶體管(Q4)是第 一和第二PNP輸入晶體管，且其中第一晶體管(Q3)和第二晶體管(Q4)的第一、第二和第三電極分別是基極、發(fā)射極和集電極，其中第一晶體
管(Q3)的第一和第二電極中的第一電極是它的發(fā)射極而第二晶體管 (Q4)的第一和第二電極中的第一電極是它的發(fā)射極，且其中第一晶體 管(Q3)的第一和第二電極中的第二電極是它的基極而第二晶體管(Q4) 的第一和第二電極中的第二電極是它的基極。在另一個實施例中，第一 晶體管(Q3)和第二晶體管(Q4)是第一和第二PNP輸入晶體管，且其 中第一晶體管(Q3)和第二晶體管(Q4)的第一、第二和第三電極分別 是基極、發(fā)射極和集電極，其中第一晶體管(Q3)的第一和第二電極中 的第一電極是它的發(fā)射極而第二晶體管(Q4)的第一和第二電極中的第 一電極是它的發(fā)射極，且其中第一晶體管(Q3)的第一和第二電極中的 第二電極是它的基極而第二晶體管(Q4)的第一和第二電極中的第二電 極是它的基極，輸入級(10C)包括第一場效應(yīng)晶體管(Jl)和第二場效 應(yīng)晶體管(J2)，每個場效應(yīng)晶體管都有柵極、源極和漏極，第一場效 應(yīng)晶體管(Jl)和第二場效應(yīng)晶體管(J2)的柵極被耦連成分別接收第一 輸入信號(Vin+)和第二輸入信號(Vin-)，所述第一信號(Vin++)和第 二信號(Vin—)是響應(yīng)于第一輸入信號(Vin+)和第二輸入信號(Vin-)而分 別在第一場效應(yīng)晶體管Ol)和第二場效應(yīng)晶體管(J2)的源極生成的， 第一場效應(yīng)晶體管(Jl )和第二場效應(yīng)晶體管(J2)的源極分別與第一PNP 晶體管(Q3)和第二PNP晶體管(Q4)的發(fā)射極耦連。
在一個實施例中，偏置電流電路包括與第一分隔晶體管(J3)的源 極耦連的第一電流源(I1A)和與第一分隔晶體管(J3)的漏極耦連的第 二電流源(I1B)。在一個實施例中，負(fù)載電路包括二極管接法的第三晶體管(Q5)， 和第四晶體管(Q6);其中第三晶體管(Q5)的基極和集電極與第一晶 體管(Q1或Q3)的第三電極耦連，第四晶體管(Q6)的基極與第三晶體管 (Q5)的基極耦連，第四晶體管(Q6)的集電極與第二晶體管(Q2或 Q4)的第三電極連接。在一個實施例中，偏置電流電路包括第一電流源(I1A);第一 二極管接法的晶體管(Q3B)，晶體管(Q3B)的發(fā)射極和基極分別與第 一晶體管(Q1或Q3)的發(fā)射極和基極耦連，晶體管Q3B的集電極與第一電流源(I1A)耦連；第二電流源(I1B);和第一二極管接法的晶體管
(Q4B)，晶體管(Q4B)的發(fā)射極和基極分別與第二晶體管(Q2或Q4) 的發(fā)射極和基極耦連，晶體管(Q4B)的集電極與第二電流源(I1B)耦 連。控制電路(11)包括選擇器電路(Q15， Q16， Dl， D2)，用于檢 測第一晶體管(Q1或Q3)的第一和第二電極中的第一電極和第二輸入晶 體管(Q2或Q4)的第一和第二電極中的第一電極中哪一個電極具有更低 值的電壓，并使控制電路(11)的輸出跟隨該更低值的電壓。在一個實 施例中，控制電路(11A)包括第二分隔晶體管(J4)，其中第一分隔晶 體管(J3)的柵極通過第一發(fā)射極跟隨器與第一晶體管(Q1或Q3)的第 一和第二電極中的第一電極耦連，第一發(fā)射極跟隨器包括第一發(fā)射極跟 隨器晶體管(Q15)，其基極與第一晶體管(Q1或Q3)的第一和第二電 極中的第一電極耦連而其發(fā)射極與第一分隔晶體管(B)的柵極耦連， 且其中第二分隔晶體管(J4)的柵極通過第二發(fā)射極跟隨器與第二晶體 管(Q2或Q4)的第一和第二電極中的第一電極耦連，第二發(fā)射極跟隨器 包括第二發(fā)射極跟隨器晶體管(Q16)，其基極與第二晶體管(Q2或Q4) 的第一和第二電極中的第一電極耦連而其發(fā)射極與第二分隔晶體管(J4) 的柵極耦連。第一二極管接法的晶體管(Q3B)通過第一分隔晶體管(J3) 與第一電流源(I1A)耦連，而第二二極管接法的晶體管(Q4B)通過第 二分隔晶體管(J4)與第二電流源(I1B)耦連。在一個實施例中，控制電路(11B)包括第二分隔晶體管(J4)， 其中第一分隔晶體管(J3)的柵極通過第一發(fā)射極跟隨器與第一晶體管 (Q1或Q3)的第一和第二電極中的第一電極耦連，第一發(fā)射極跟隨器包 括第一發(fā)射極跟隨器晶體管(Q15)，其基極與第一晶體管(Q1或Q3) 的第一和第二電極中的第一電極耦連而其發(fā)射極與第一分隔晶體管(J3) 的柵極耦連，且其中第二分隔晶體管(J4)的柵極通過第二發(fā)射極跟隨 器與第二晶體管(Q2或Q4)的第一和第二電極中的第一電極耦連，第二 發(fā)射極跟隨器包括第二發(fā)射極跟隨器晶體管(Q16)，其基極與第二輸入 晶體管(J2)的源極耦連而其發(fā)射極與第二分隔晶體管(J4)的柵極耦連。 偏置電流電路包括電流源(II)，其中第一二極管接法的晶體管(Q3B) 的基極通過第一分隔晶體管(J3)與電流源(II)耦連，而第二二極管接法的晶體管(Q4B)的基極通過第二分隔晶體管(J4)與電流源(II)耦 連。在一個實施例中，選擇器電路包括負(fù)極與第一輸入晶體管(Jl)的 源極耦連的第一二極管(Dl)，和負(fù)極與第二輸入晶體管(J2)的源極 耦連的第二二極管(D2)，第一和第二二極管的正極與電流源(17)和 第一分隔晶體管(J3)的柵極耦連。第一二極管(Dl)的負(fù)極通過第一 發(fā)射極跟隨器與第一晶體管(Q1或Q3)的第一電極和第二電極中的第一 電極耦連，第一發(fā)射極跟隨器包括第一發(fā)射極跟隨器晶體管(Q15)，其 基極與第一輸入晶體管(Ji)的源極耦連而其發(fā)射極與第一二極管(Dl)
的負(fù)極耦連，且其中第二二極管(D2)的負(fù)極通過第二發(fā)射極跟隨器與 第二晶體管(Q2或Q4)的第一電極和第二電極中的第一電極耦連，第二 發(fā)射極跟隨器包括第二發(fā)射極跟隨器晶體管(Q16)，其基極與第二晶體 管(Q2或Q4)的第一電極和第二電極中的第一電極耦連而其發(fā)射極與第 二二極管(Dl)的負(fù)極耦連。在一個實施例中，控制電路(11)包括電平偏移電路，電平偏移電 路包括電平偏移晶體管(Q7)，它的基極與第一二極管(Dl)和第二二 極管(D2)的正極耦連而其發(fā)射極與第一分隔晶體管(J3)的柵極耦連。


圖1是現(xiàn)有技術(shù)運算放大器的輸入級的示意圖。
圖2是現(xiàn)有技術(shù)運算放大器的示意圖。圖3是圖2所示一般類型的運算放大器中所使用的典型輸入級和 箝位電路的通用示意圖。圖4A是依照本發(fā)明的運算放大器輸入級的簡化示意圖。圖4B是依照本發(fā)明的另一個運算放大器輸入級的簡化示意圖。圖4C是依照本發(fā)明的另一個運算放大器輸入級的簡化示意圖。圖5是圖4C輸入電路的一種實施方式的示意圖。圖6是圖4A-4C中所包含的最低電壓電平選擇器和電平偏移電路
的另一種實施方式的示意圖。圖7是圖4A-4C中所包含的最低電壓電平選擇器和電平偏移電路
13的另一種實施方式的示意圖。
具體實施例方式圖4A示出了輸入級10A的一部分，包括NPN輸入晶體管Ql和 Q2，它們的集電極分別與導(dǎo)體3和3A相連。輸入晶體管Q1和Q2的基 極分別與輸入信號Vin+和Vin-相連。輸入晶體管Ql的集電極電流是 Iout-，輸入晶體管Q2的集電極電流是1out+。輸入晶體管Ql的發(fā)射極通 過導(dǎo)體5A與電流源I1A的一個終端相連，電流源I1A的另一個終端與 -VEE相連。輸入晶體管Q2的發(fā)射極通過導(dǎo)體5與電流源I1B的一個終 端相連，電流源I1B的另一個終端與-VEE相連。導(dǎo)體3A和3可以與合 適的負(fù)載電路相連，比如電流反射鏡電路或折疊級聯(lián)級。輸入晶體管Q1 的寄生基極-發(fā)射極電容Cpl實際上耦連在Vin+和導(dǎo)體5A之間，類似地， 輸入晶體管Q2的寄生基極-發(fā)射極電容Cp2實際上耦連在Vin-和導(dǎo)體5 之間起作用。"最低電壓電平選擇器和電平偏移電路"11有一個與輸入晶體管 Ql的基極和Vin+相連的輸入IN1 ，另一個輸入IN2與輸入晶體管Q2的 基極和Vin-相連，輸出OUT與N溝道JFET "分隔"晶體管J3的柵極相 連。分隔晶體管J3的源極與導(dǎo)體5A相連，而分隔晶體管J3的漏極與導(dǎo) 體5相連。參照圖4A，當(dāng)放大器10B處于平衡狀態(tài)，晶體管J3處于三極管模 式，因為晶體管的柵極電壓大致等于它的源極和漏極電壓。例如，當(dāng)Vin+ 電壓增加到高電平，而Vin-保持不變時，最低電壓電平選擇器和電平偏 移電路11的輸出保持不變，因為該電路選擇并跟隨兩個輸入信號Vin+ 和Vin-中的最低電壓電平，在本示例中就是Vin-的電壓電平。導(dǎo)體5A 的電壓跟隨Vin+，因此也增大，而導(dǎo)體5的電壓跟隨導(dǎo)體5A的電壓， 直到分隔晶體管J3發(fā)生夾斷。因此導(dǎo)體5的電壓只增加大約1到2伏(如 果電流I1B遠(yuǎn)遠(yuǎn)低于分隔晶體管J3的電流IDss,這就是N溝道分離JFET J3的夾斷電壓Vp)。因此，在不平衡狀態(tài)下，電流源I1A的電流繼續(xù)在 輸入晶體管Q1中傳輸，分隔晶體管J3從三極管管模式切換到飽和模式， 而電流I1B從輸入晶體管Q2切換到分隔晶體管J3并與電流I1A合并，
14因此輸入晶體管Ql傳導(dǎo)雙倍的電流而輸入晶體管Q2關(guān)斷。輸入晶體管 Ql和Q2的發(fā)射極電壓不再相等(跟在簡單的差分放大器中一樣)；相 反，從某種意義上說，它們相互隔離且相差分隔晶體管J3的源漏極電壓， 其近似等于輸入差分電壓Vin+ - Vin-。圖4B示出了輸入級10B的一部分，它包括PNP輸入晶體管Q3和 Q4，它們的發(fā)射極分別與Vin+和Vin-相連。輸入晶體管Q3或Q4的集 電極分別與導(dǎo)體3A和3連接。導(dǎo)體3A和3可以跟合適的負(fù)載電路連接， 比如電流反射鏡電路或折疊級聯(lián)級。輸入晶體管Q4的集電極電流是 Iout-，而輸入晶體管Q3的集電極電流是1out+。輸入晶體管Q3和Q4的 基極分別與導(dǎo)體5A和5相連。輸入晶體管Q3的寄生基極-發(fā)射極電容 Cpl實際上耦連在Vin+和導(dǎo)體5A之間，類似地，輸入晶體管Q4的寄生 基極-發(fā)射極電容Cp2實際上耦連在Vin-和導(dǎo)體5之間。輸入晶體管Q3 的基極通過導(dǎo)體5A連接至電流源I1A的一端，電流源I1A的另一端與 -VEE相連。輸入晶體管Q4的基極通過導(dǎo)體5連接至電流源I1B的一端， 電流源I1B的另一端與-VEE相連。Vin+還與最低電壓電平選擇器和電平 偏移電路11的輸入IN1相連。Vin-還與最低電壓電平選擇器和電平偏移 電路11的輸入IN1相連，最低電壓電平選擇器和電平偏移電路11的輸 出與-溝道JFET分隔晶體管J3的柵極連接。分隔晶體管J3的源極通過導(dǎo) 體5A與輸入晶體管Q3的基極相連，而分隔晶體管J3的漏極通過導(dǎo)體5 與輸入晶體管Q4的基極連接。仍然參照圖4B，當(dāng)放大器10B處于平衡狀態(tài)時，晶體管J3處于三 極管模式，因為它的柵極電壓大致等于它的源極和漏極電壓。當(dāng)Vin+的 電壓增大而Vin-的電壓保持不變時，最低電壓電平選擇器和電平偏移電 路11的輸出仍然保持不變，因為最低電壓電平選擇器和電平偏移電路11 選擇并跟隨Vin+和Vin-兩個電壓電平中的最小值，在本示例中即為Vin-的電壓電平。導(dǎo)體5A的電壓跟隨Vin+并因此增大，而導(dǎo)體5的電壓跟 隨導(dǎo)體5A的電壓，直到分隔晶體管J3發(fā)生夾斷。因此，導(dǎo)體5的電壓 只增加大約1至2伏(如果偏置電流I1B遠(yuǎn)遠(yuǎn)低于分隔晶體管J3的電流 IDsJt，這就是分隔晶體管J3的夾斷電壓Vp)。因此，在不平衡狀態(tài)， 電流I1A繼續(xù)流過輸入晶體管Q3的基極，分隔晶體管J3從三極管模式切換到飽和模式，偏置電流I1B從輸入晶體管Q4的基極切換到分隔晶體 管J3，并與偏置電流I1A合并，因此輸入晶體管Q3的基極電流加倍而 輸入晶體管Q4關(guān)斷。輸入晶體管Q3和Q4的基極電壓不再相等(如同 在典型的電流輸入差分放大器中)，它們被吸收了絕大部分輸入差分電 壓的分隔晶體管J3隔離或分隔。在實際中，輸入晶體管Q3和Q4的電流 增益(Beta)被與它們的發(fā)射極-基極結(jié)并聯(lián)的額外前向偏置二極管減小 了，因此形成了一個電流反射鏡電路，其中電流增益由晶體管與二極管 的面積比決定，詳細(xì)描述見下文對圖5的描述。圖4C示出了輸入級10C的一部分，包括N溝道JFET (結(jié)型場效 應(yīng)晶體管)輸入晶體管J1和J2，它們的漏極與VDD相連。輸入晶體管 Jl和J2的柵極分別與輸入信號Vin+和Vin-相連。輸入晶體管Jl的源極 通過導(dǎo)體4A與PNP晶體管Q3的發(fā)射極相連，而輸入晶體管J2的源極 通過導(dǎo)體4與PNP晶體管Q4的發(fā)射極相連。可以認(rèn)為VhrH^n Vin-分 別是跟隨輸入信號Vin+和Vin-的輸入電壓。晶體管Q3和Q4的集電極分 別與導(dǎo)體3A和3相連。導(dǎo)體3A和3可以分別連接至電流反射鏡(比如 圖3所示的電流反射鏡Q5和Q6)的輸入和輸出。輸入晶體管J1的寄生 柵極-源極電容Cpl實際上耦連在Vin+和導(dǎo)體4A之間，類似地，輸入晶 體管J2的寄生柵極-源極電容Cp2實際上耦連在Vin-和導(dǎo)體4之間。
最低電壓電平選擇器和電平偏移電路11的輸入IN1通過導(dǎo)體4A 與輸入晶體管Jl的源極相連，其輸入IN2通過導(dǎo)體4與輸入晶體管J2 的源極相連，而輸出與-溝道結(jié)型場效應(yīng)分隔晶體管J3的柵極連接。分隔 晶體管J3的源極與晶體管Q3的基極相連，而分隔晶體管J3的漏極與晶 體管Q4的基極相連。偏置電流源I1A通過導(dǎo)體5A與分隔晶體管J3的 源極相連，而另一個偏置電流源I1B通過導(dǎo)體5與分隔晶體管Q4的漏極 相連。(需要注意的是，圖4C中輸入級的示意圖沒有示出其它額外的器 件(這些器件可以由本領(lǐng)域技術(shù)人員以后續(xù)圖5中所示的一般方法輕易 地配備)以將晶體管Q3和Q4的電流增益限制到較低的值A(chǔ)1，因此將 輸入級的DC尾電流設(shè)置為I1女A1。 DC尾電流的值I1女A1設(shè)置了輸出 電流Ioutl的最大值，它對米勒(Miller)補償電容器進行充電，如現(xiàn)有 技術(shù)圖2中所示的Ccomp)
因此，雖然圖4C中的輸入級10C與圖3中的輸入級1B有點類似， 但是圖4C中左邊的J1、 Q3和右邊的J2、 Q4沒有跟現(xiàn)有技術(shù)圖3—樣 通過晶體管Q3和Q4的基極直接連接。相反，在圖4C中，分隔晶體管 J3通過導(dǎo)體5A和5耦連在晶體管Q3和Q4的基極之間。另外，現(xiàn)有技 術(shù)圖3中的包含二極管Dll..Dln和D21.X)2n的二極管箝位電路未在圖 4C中出現(xiàn)，取而代之的是耦連在輸入晶體管Jl和J2的源極之間的最低 電壓電平選擇器和電平偏移電路11 。最低電壓電平選擇器電路11的輸出 控制著晶體管J3的柵極。由于輸入級的左邊Jl、 Q3和右邊J2、 Q4被分隔晶體管J3隔離或 分隔，為了維持左右兩邊的電路對稱性和零偏移電壓，左右兩邊必須被 分開偏置。也就是，偏置電流源I1A通過導(dǎo)體5A與晶體管Q3的基極相 連，類似地，偏置電流源I1B通過導(dǎo)體5與晶體管Q4的基極相連。(需 要注意的是，JFET的每個載流電極不是源極就是漏極，這由相對于其它 載流電極的電壓決定。)如果差分輸入信號Vin=Vin+ - Vin-相對較大，比如在包含IOA— 10C中任意一個輸入級的運算放大器的轉(zhuǎn)換期間，圖4A-4C所示的配置 提供了一種分隔左邊J1、 Q3和右邊J2、 Q4的方式，以致分隔晶體管J3 吸收絕大部分差分輸入電壓Vin+-Vin-(或圖4C中的Vin++-Vin—)， 從而限制圖4C中晶體管Q3或Q4的基極-發(fā)射極結(jié)兩端(或圖4B中輸 入晶體管Q3和Q4的發(fā)射極-基極結(jié)兩端，或圖4A中輸入晶體管Ql和 Q2的的發(fā)射極-基極結(jié)兩端)的反向偏置電壓。因此，圖4B中晶體管Q3和Q4的基極電壓之間的電壓差，以及圖 4C中輸入晶體管Jl和J2的源極電壓Vin^H^B Vin—之間的電壓差，可以 跟典型的供電電壓VDD的值一樣高。接下來是圖4C輸入級10C操作的詳細(xì)說明。在平衡狀態(tài)，左邊Jl、 Q3和右邊J2、 Q4都傳導(dǎo)相同數(shù)量的電流，并在相應(yīng)的對稱節(jié)點產(chǎn)生相 同的電壓。在平衡狀態(tài)，最低電壓電平選擇器和電平偏移電路ll的輸出 應(yīng)該盡可能接近晶體管Q3和Q4的基極電壓。在這個狀態(tài)下，晶體管J3 處于其"三極管"區(qū)域，功能象一個低值電阻器。分隔晶體管J3的柵極 -源極電壓Vc5s被設(shè)置為接近零伏，這就意味著J3的漏極-源極電阻RDS為最低值，這對最小化分隔晶體管J3的噪聲成分、它的體積大小以及寄 生電容是非常重要的。當(dāng)Vin+輸入電壓增加而Vin-輸入電壓保持不變，導(dǎo)體4A和4的電 壓跟隨相應(yīng)的電壓輸入其中電平偏移等于VGS時，最低電壓電平選擇器 和電平偏移電路11的輸出仍然保持不變，因為最低電壓電平選擇器和電 平偏移電路11選擇并跟隨Vin+和Vin-兩個電壓電平中的最小者，在本 示例中即為Vin的電壓電平。導(dǎo)體5A的電壓跟隨Vin+并因此也增加， 而導(dǎo)體5的電壓跟隨導(dǎo)體5A的電壓，直到分隔晶體管J3發(fā)生了夾斷。 因此，導(dǎo)體5的電壓增加大約只有1至2伏(如果偏置電流I1B遠(yuǎn)遠(yuǎn)低 于分隔晶體管J3的電流Ij^時，這也就是分隔晶體管J3的夾斷電壓Vp)。 因此，在不平衡狀態(tài)，電流I1A繼續(xù)流過輸入晶體管Q3的基極。分隔晶 體管J3從三極管模式切換到飽和模式，偏置電流I1B從輸入晶體管Q4 的基極切換到分隔晶體管J3并與偏置電流I1A合并，因此輸入晶體管 Q3的基極電流和發(fā)射極電流以及晶體管Jl的電流增大了兩倍，而輸入晶 體管Q4和晶體管J2關(guān)斷。輸入晶體管Q3和Q4的基極電壓不再相等， 它們反而被吸收了幾乎全部輸入差分電壓的分隔晶體管J3分隔開。在實 際中，晶體管Q3和Q4的電流增益(Beta)被與它們的發(fā)射極-基極結(jié)并 聯(lián)的額外前向偏置二極管減小了，因此形成了一個電流反射鏡電路，其 中電流增益由晶體管與二極管的面積比決定，詳細(xì)描述見下文對圖5的
描述o由于在圖4C中分隔晶體管J3的柵極電壓最初等于晶體管Q4的基 極電壓，當(dāng)分隔晶體管J3的源極電壓增加了夾斷電壓Vp時，晶體管Q4 的發(fā)射極-基極結(jié)會被電壓Vp-VBE反向偏置(Vp和VBE分別是分隔晶 體管J3的夾斷電壓和晶體管Q4的基極-發(fā)射極電壓)。夾斷電壓Vp的 典型值在1至3伏之間，而VBE大致等于0.7伏。因此晶體管Q4的基 極-發(fā)射極結(jié)被低于3伏的電壓反向偏置，這個電壓是在絕大多數(shù)雙極型 集成電路晶體管的安全操作區(qū)域內(nèi)。因此，只要晶體管J3的漏極-源極擊 穿電壓至少與最大供給電壓VDD —樣高，分別位于圖4A-4C中的差分 極10A-10C總是處于它們的安全操作狀態(tài)。分隔晶體管J3提供的分隔的結(jié)果是，在大差分輸入電壓的狀態(tài)下，圖4C中輸入晶體管J2的柵極-源極結(jié)仍然只被夾斷電壓反向偏置。因此， 寄生結(jié)電容Cpl或Cp2沒有能夠被充電至高電壓電平，這就是使用現(xiàn)有 技術(shù)圖3中所示二極管箝位保護的情況。由于寄生結(jié)電容Cpl或Cp2沒 有被很好地預(yù)充電，分別位于圖4A至圖4C中輸入級10A至10C沒有產(chǎn) 生轉(zhuǎn)換改變(slew-altering)的寄生電流，在輸入柵極結(jié)點沒有大的再充 電電流，這會導(dǎo)致由再充電電流與輸入晶體管的源極或發(fā)射極阻抗作用 引起的瞬態(tài)誤差。在運算放大器的正向轉(zhuǎn)換模式中，最低電壓電平選擇器和電平偏移 電路U的輸出會跟隨圖4C中輸入晶體管J2的源極電壓(導(dǎo)體4)，這 是輸入晶體管Jl和J2的源極電壓中的較低電壓。輸入晶體管Q4的基極 -發(fā)射極結(jié)一直被值等于Vp-VBE的恒值電壓反向偏置。
在輸入級10C中也有可能使用較低壓JFET器件。例如，假設(shè)JFET Jl、 J2和J3的擊穿電壓為20伏，供給電壓為+15伏和-15伏。如果輸入 電壓Vin+等于+15伏而輸入電壓Vin-等于-15伏，則會有差不多30伏電 壓作用于分隔晶體管J3，這超過了它的擊穿電壓。結(jié)果是J3的柵極電壓 和源極電壓不再由最低電壓電平選擇器電路11設(shè)定，只是簡單地等于它 的漏極電壓(大約為15伏)減去20伏的JFET擊穿電壓。這就越過最低 電壓電平選擇器電路11，使得分隔晶體管J3的源極和柵極的電壓為-5伏。 因此，輸入晶體管J2的源極-柵極結(jié)兩端的電壓只有IO伏，而這是安全 操作模式。同時，通過把流經(jīng)分隔晶體管J3的結(jié)的電流量限制到安全的 低水平，可以提供操作分隔晶體管J3的安全擊穿模式。這個電流是由最 低電壓電平選擇器電路ll決定的。另外，如果分隔晶體管J3的VGS電 壓沒有被確定好，應(yīng)當(dāng)分別防止使用二極管箝位的大反向偏置電壓對晶 體管Q3和Q4的發(fā)射極-基極結(jié)造成損害。在這種情形中，輸入級10C 減小了輸入晶體管Jl和J2的柵極-源極結(jié)兩端的最大電壓，使得采用高 性能但低擊穿電壓的JFET晶體管成為可能，同時仍然提供差分輸入電壓 ￥111+-￥111的高(等于滿供給電壓)絕對最大值。輸入級10C提供的另一種可能性是為輸入晶體管對Jl和J2使用低 壓高性能的JFET，同時為分隔晶體管J3使用高壓較低性能的JFET,這 是因為在該電路中晶體管Jl和J2的最大柵極-源極電壓低于Vp，且分隔晶體管J3 "吸收"幾乎全部輸入差分電壓。由于圖4A-4C中的輸入級10A-10C的左右對稱性，對分別包含這 些輸入級的運算放大器的"轉(zhuǎn)降(slewingdown)"模式的操作描述大致 類似。需要注意的是，圖4A至圖4C中的輸入級10A至10C可以與各種 常規(guī)的輸入級使用，包括現(xiàn)有技術(shù)圖2中所示的輸入級2。
上述輸入級10A至10C為上面描述的保護本發(fā)明中某些晶體管發(fā) 射極-源極結(jié)的問題提供了解決方案。因此，分別在圖4A至圖4C中所示的輸入電路10A至10C在如上 所述在差分輸入電壓Vin的值較大期間，保護晶體管的發(fā)射極-基極(柵 極-源極)結(jié)，并且在沒有更改包括任意輸入級IOA至10C的運算放大器 的轉(zhuǎn)換速率情況下實現(xiàn)這個功能。圖5所示電路提供了一種方法的示例，其中用該方法可實現(xiàn)圖4C 中的最低電壓電平選擇器和電平偏移電路11以控制分隔晶體管J3。跟圖 4C一樣，輸入晶體管對包括JFET J1和J2，它們的源極被晶體管Q3和 Q4的發(fā)射極"跟隨"。偏置電流源I1A通過導(dǎo)體5A連接至晶體管Q3 的基極和分隔晶體管J3的源極，而偏置電流源I1B通過導(dǎo)體5連接至晶 體管Q4的基極和分隔晶體管J3的漏極。跟圖4C 一樣，最低電壓電平選 擇器和電平偏移電路11包括分隔晶體管J3。最低電壓電平選擇器和電平 偏移電路11還包括NPN晶體管Q15，它的集電極與VDD相連，基極與 導(dǎo)體4A相連，發(fā)射極通過導(dǎo)體15A與電流源14的一端和二極管Dl的 負(fù)極相連。類似地，NPN晶體管Q16的集電極與VDD相連，基極與導(dǎo) 體4相連，發(fā)射極通過導(dǎo)體15與電流源15的一端和二極管D2的負(fù)極相 連。晶體管Q15和Q16分別被電流源14和電流源15偏置。二極管Dl 和D2的正極通過導(dǎo)體14連接至電流源17的一端和NPN電平偏移晶體 管Q7的基極，Q7的集電極與VDD相連，發(fā)射極與分隔晶體管J3的柵 極和電流源I2的一端相連。二極管D1和D2被電流源I7偏置，電平偏 移晶體管Q7被電流源12偏置。二極管接法的PNP晶體管Q3B的發(fā)射極與導(dǎo)體4A相連，基極與 集電極和導(dǎo)體5A相連。類似地，二極管接法的PNP晶體管Q4B的發(fā)射
20極與導(dǎo)體4相連，基極與集電極和導(dǎo)體5相連。電流源I1A和I1B分別 偏置二極管接法的晶體管Q3B和Q4B。晶體管Q3和Q3B組成了一個電 流反射鏡，而晶體管Q4和Q4B組成了另一個電流反射鏡，由此晶體管 Q3B設(shè)置晶體管Q3的偏置，而晶體管Q4B偏置晶體管Q4。電流源I1A 和I1B —起組成了差分耦合輸入晶體管Jl和J2的尾電流源。
在穩(wěn)定狀態(tài)下，圖5中輸入級10C的兩邊都是平衡的，輸入晶體管 Jl和J2的源極電壓為高于它們各自柵極電壓的VGS電壓。晶體管Q3和 Q4的基極電壓比輸入晶體管Jl或J2的源極電壓低大約0.7伏。來自電 流源17的電流被平均分配流過二極管Dl和D2。因此，二極管Dl和D2 的正極(導(dǎo)體14)電壓大約為輸入晶體管Jl和J2的源極電壓。如上文 提及到的，為了最小化分隔晶體管J3的溝道電阻RDs，分隔晶體管J3的 柵極電壓需要大致等于晶體管Q3和Q4的基極電壓。要達(dá)到這個目的， 需要電壓電平偏移，且由晶體管Q7和電流源12提供該電壓電平偏移。
當(dāng)Vin+增大時，輸入晶體管J1的源極電壓(導(dǎo)體4A上的Vin++) 和晶體管Q15的發(fā)射極電壓(導(dǎo)體15A)跟隨輸入信號Vin+并伴隨相應(yīng) 的電壓偏移。同時，晶體管Q16的發(fā)射極跟隨反相輸入信號Vin-和輸入 晶體管G2源極上的信號Vin--，因此維持在相對低的電壓。二極管Dl 的負(fù)極接收相對高的電壓，而二極管D2的負(fù)極接收相對低的電壓。在本 示例中，二極管D2接通，它的正極(導(dǎo)體14)大約比它的負(fù)極高0.7伏， 并傳導(dǎo)幾乎全部電流I7，而二極管D1被反向偏置，只傳導(dǎo)數(shù)量較少的反 向偏置泄漏電流。需要注意的是電流I5 (和14)需要比I7大，以保證晶 體管Q16和晶體管Q15從不關(guān)斷。在此時，分隔晶體管J3的柵極通過晶 體管Q16、 二極管D2和Q7跟隨反相輸入信號Vin-。分隔晶體管J3的 右節(jié)點導(dǎo)體5比其柵極高大約為Vp伏，但仍然維持在低電壓，在這種情 形下作為分隔晶體管J3的源極。分隔晶體管J3的左節(jié)點5A跟隨同相輸 入Vin+，并處于高電壓電平，在這種情形下作為分隔晶體管J3的漏極。 輸入晶體管對Jl和J2的同相和反相端被分隔，防止大的基極-發(fā)射極結(jié) 反向偏置電壓對晶體管Q4和晶體管Q4B造成損害。
相似的說明可以用來描述Vin-減小時的情況。二極管D1的正極維 持低電壓(當(dāng)二極管D1接通并傳導(dǎo)電流I7時)，而二極管D2被反向偏
21置。分隔晶體管J3的柵極跟隨同相輸入信號Vin+，柵極電壓低于Vin+。 分隔晶體管J3的左邊節(jié)點(導(dǎo)體5A)比它的柵極電壓高大致Vp伏，而 分隔晶體管J3的右邊節(jié)點(導(dǎo)體5)跟隨反相輸入信號Vin-。此外，輸 入晶體管對Jl和J2的同相和反相端被分隔，防止大的發(fā)射極-基極結(jié)反 向偏置電壓對晶體管Q3和二極管接法的晶體管Q3B造成損害。
圖5所示的最低電壓電平選擇器和電平偏移電路11的另一種可能 實施方式在圖6的輸入級IOD中示為最低電壓電平選擇器和電平偏移電 路11A。在圖6中，可以認(rèn)為把圖5中的分隔晶體管J3拆分為兩個分隔 晶體管J3和J4，而圖5中的偏置電流源I1A和I1B可視為合并為單一的 偏置電流源II，該電流源II與分隔晶體管J3和J4之間的中間結(jié)6相連。 這就使得分隔晶體管J3和J4可以被分別控制，因此不再需要圖5中的二 極管Dl和D2。在這個配置中，最小選擇器功能由JFET J3和J4本身執(zhí) 行。同樣，在圖6的輸入級10D中，不再需要晶體管Q7的電壓電平偏 移，因此分隔晶體管J3的柵極直接與晶體管Q15的發(fā)射極相連，分隔晶 體管J4的柵極直接與Q16的發(fā)射極相連。注意，在平衡穩(wěn)定狀態(tài)下，電 流II的一半通過分隔晶體管J3而另一半電流流經(jīng)另一個分隔晶體管J4。 這樣一來，分隔晶體管J3和J4可能會造成閃變噪聲，但電流源II是共 模源，因此實際上不會產(chǎn)生任何噪聲。圖7示出了另一個輸入級，其中圖5的分隔晶體管J3被拆分為兩 個分隔晶體管J3和J4，同時使用偏置電流源I1A和I1B以及二極管接法 的晶體管Q3B和Q4B。不同于圖6的輸入電路10D，在穩(wěn)定狀態(tài)下沒有 大電流通過分隔晶體管J3和J4，它們不會產(chǎn)生閃變噪聲。然而電流源I1A 和I1B是噪聲發(fā)生器，因為它們不是共模源。幸運的是，有多種設(shè)計技 術(shù)可以用來最小化這些電流源的噪聲影響，比如發(fā)射極/源極退化
(degeneration)，或使用長溝道的金屬氧化物半導(dǎo)體場效應(yīng)晶體管
(MOSFET)來降低閃變噪聲。
雖然參考其中幾個特定的示例對本發(fā)明進行了描述，但本領(lǐng)域技術(shù) 人員都知道在要求保護的發(fā)明的范疇內(nèi)有很多其它的示例和改變。所有 跟權(quán)利要求書中引用的元器件和步驟沒有實質(zhì)性差別而按實質(zhì)相同的方 式執(zhí)行大體相同的功能以達(dá)到相同效果的元器件和步驟都在本發(fā)明的范疇內(nèi)。例如，雖然描述的示例是運算放大器，但本發(fā)明也應(yīng)用于其它類 型的差分放大器。例如，描述的各種最低電壓電平選擇器電路可以很容 易地加以改進，適于與描述的任意輸入級一起使用。
權(quán)利要求
1.放大器電路，其包括輸入級，該輸入級包括a)第一和第二晶體管，每個晶體管有第一、第二和第三電極，該第一晶體管的第一和第二電極中的第一電極被耦連成接收第一信號，而該第二晶體管的第一和第二電極中的第一電極被耦連成接收第二信號；b)第一分隔晶體管，其具有第一載流電極和第二載流電極，該第一載流電極耦連到所述第一晶體管的第一和第二電極中的第一電極，該第二載流電極耦連到所述第二晶體管的第一和第二電極中的第一電極；c)控制電路，其具有第一輸入、第二輸入和輸出，該第一輸入耦連到所述第一晶體管的第一和第二電極中的第一電極，該第二輸入耦連到所述第二晶體管的第一和第二電極中的第一電極，該輸出耦連到第一分隔晶體管的柵極用以響應(yīng)于第一和第二信號來控制所述第一分隔晶體管，從而限制第一和第二晶體管中之一的PN結(jié)兩端的反向偏置電壓；和d)偏置電流電路，其被耦連成分別偏置第一和第二晶體管。
2. 根據(jù)權(quán)利要求1所述的放大器電路，其中所述第一和第二晶體管是 第一和第二NPN輸入晶體管，且其中所述第一和第二晶體管中的第一、第 二和第三電極分別是基極、發(fā)射極和集電極，其中所述第一晶體管的第一 和第二電極中的第一電極是它的基極而所述第二晶體管的第一和第二電極 中的第一電極是它的基極，且其中所述第一晶體管的第一和第二電極中的 第二電極是它的發(fā)射極而所述第二晶體管的第一和第二電極中的第二電極 是它的發(fā)射極。
3. 根據(jù)權(quán)利要求1所述放大器電路，其中所述第一和第二晶體管是第 一和第二PNP輸入晶體管，且其中所述第一和第二晶體管的第一、第二和 第三電極分別是基極、發(fā)射極和集電極，其中所述第一晶體管的第一和第 二電極中的第一電極是它的發(fā)射極而所述第二晶體管的第一和第二電極中 的第一電極是它的發(fā)射極，且其中所述第一晶體管的第一和第二電極中的第二電極是它的基極而所述第二晶體管的第一和第二電極中的第二電極是 它的基極。
4. 根據(jù)權(quán)利要求1所述的放大器電路，其中所述第一和第二晶體管是 第一和第二PNP輸入晶體管，且其中所述第一和第二晶體管的第一、第二 和第三電極分別是基極、發(fā)射極和集電極，其中所述第一晶體管的第一和 第二電極中的第一電極是它的發(fā)射極而所述第二晶體管的第一和第二電極 中的第一電極是它的發(fā)射極，且其中所述第一晶體管的第一和第二電極中 的第二電極是它的基極而所述第二晶體管的第一和第二電極中的第二電極 是它的基極，所述輸入級包括第一和第二場效應(yīng)晶體管，每個場效應(yīng)晶體 管都有柵極、源極和漏極，所述第一和第二場效應(yīng)晶體管的柵極被耦連成 分別接收第一和第二輸入信號，該第一和第二信號是分別響應(yīng)于第一和第 二輸入信號而在第一和第二場效應(yīng)晶體管的源極上生成的，所述第一和第 二場效應(yīng)晶體管的源極分別耦連到第一和第二 PNP晶體管的發(fā)射極。
5. 根據(jù)權(quán)利要求4所述的放大器電路，其中所述偏置電流電路包括與 所述第一分隔晶體管的源極耦連的第一電流源和與所述第一分隔晶體管的 漏極耦連的第二電流源。
6. 根據(jù)權(quán)利要求1至5中任一項所述的放大器電路，包括負(fù)載電路， 其包括二極管接法的第三晶體管和第四晶體管，所述第三晶體管的基極和 集電極耦連到第一晶體管的第三電極，所述第四晶體管的基極連接到第三 晶體管的基極而所述第四晶體管的集電極耦連到第二晶體管的第三電極。
7. 根據(jù)權(quán)利要求1所述的放大器電路，其中所述偏置電流電路包括第 一電流源和第一二極管接法的晶體管以及第二電流源和第一二極管接法的 晶體管，該第一二極管接法的晶體管的發(fā)射極和基極分別耦連到第一晶體 管的發(fā)射極和基極而其集電極耦連到第一電流源，該第一二極管接法的晶 體管的發(fā)射極和基極分別耦連到第二晶體管的發(fā)射極和基極而其集電極耦 連到第二電流源。
8. 根據(jù)權(quán)利要求7所述的放大器電路，其中所述控制電路包括選擇器 電路，用于檢測第一晶體管的第一和第二電極中的第一電極和第二輸入晶 體管的第一和第二電極中的第一電極當(dāng)中哪個具有較低值電壓并使得該控 制電路的輸出跟隨該較低值電壓。
9. 根據(jù)權(quán)利要求1-5、 7或8中任一項所述的放大器電路，其中所述控 制電路包括第二分隔晶體管，其中第一分隔晶體管的柵極經(jīng)由第一發(fā)射極 跟隨器被耦連到第一晶體管的第一和第二電極中的第一電極，所述第一發(fā) 射極跟隨器包括第一發(fā)射極跟隨器晶體管，該第一發(fā)射極跟隨器晶體管的 基極耦連到第一晶體管的第一和第二電極中的第一電極而第一發(fā)射極跟隨 器晶體管的發(fā)射極耦連到第一分隔晶體管的柵極，且其中第二分隔晶體管 的柵極經(jīng)由第二發(fā)射極跟隨器被耦連到第二晶體管的第一和第二電極中的 第一電極，所述第二射極跟隨器包括第二發(fā)射極跟隨器晶體管，該第二發(fā) 射極跟隨器晶體管的基極耦連到第二晶體管的第一和第二電極中的第一電 極而該第二發(fā)射極跟隨器晶體管的發(fā)射極耦連到第二分隔晶體管的柵極。
10. 根據(jù)權(quán)利要求9所述的放大器，其中第一二極管接法的晶體管的基 極經(jīng)由第一分隔晶體管耦連到第一電流源，而第二二極管接法的晶體管的 基極經(jīng)由第二分隔晶體管耦連到第二電流源。
11. 一種防止在內(nèi)部過壓狀態(tài)期間對集成電路放大器電路中的雙極型 晶體管造成損害的方法，該方法包括a) 提供第一和第二晶體管，每個晶體管都有第一、第二和第三電極， 該第一晶體管的第一和第二電極中的第一電極被耦連成接收第一信號，而 該第二晶體管的第一和第二電極中的第一電極被耦連成接收第二信號；和b) 控制第一分隔晶體管以便響應(yīng)于所述第一和第二信號而可控地電 隔離第一晶體管的第一和第二電極中的第一電極與第二晶體管的第一和第 二電極中的第一電極從而限制橫跨在第一和第二晶體管中之一的PN結(jié)兩 端的反向偏置電壓，其中所述第一分隔晶體管具有第一載流電極和第二載流電極，該第一載流電極耦連到所述第一 晶體管的第一和第二電極中的第 一電極，該第二載流電極耦連到第二晶體管的第一和第二電極中的第一電 極。
12.用于防止在限制轉(zhuǎn)換操作期間對集成電路放大器電路中的雙極型 晶體管造成損害的電路，該電路包括a) 第一和第二晶體管，每個晶體管都有第一、第二和第三電極，該第 一晶體管的第一和第二電極中的第一電極被耦連成接收第一信號，而該第 二晶體管的第一和第二電極中的第一電極被耦連成接收第二信號；和b) 用于控制第一分隔晶體管的裝置以便響應(yīng)于所述第一和第二信號 而可控地電隔離第一晶體管的第一和第二電極中的第一電極與第二晶體管 的第一和第二電極中的第一電極從而限制橫跨在第一和第二晶體管中之一 的PN結(jié)兩端的反向偏置電壓，其中該第一分隔晶體管具有第一載流電極 和第二載流電極，該第一載流電極耦連到所述第一晶體管的第一和第二電 極中的第一電極，該第二載流電極耦連到第二晶體管的第一和第二電極中 的第一電極。
全文摘要
用于防止在限制轉(zhuǎn)換操作過程中對集成電路放大器電路中的雙極型晶體管造成傷害的電路包括第一晶體管(Q1或Q3)和第二晶體管(Q2或Q4)，每個晶體管都有第一、第二和第三電極，該第一晶體管的第一和第二電極中的第一電極被耦連成接收第一信號(Vin+或Vin++)，而該第二晶體管的第一和第二電極中的第一電極被耦連成接收第二信號(Vin-或Vin--)。第一分隔晶體管(J3)有與第一晶體管的第一和第二電極中的第一電極耦連的第一載流電極以及與第二晶體管的第一和第二電極中的第一電極耦連的第二載流電極；控制該第一分隔晶體管以便在響應(yīng)第一和第二信號時電氣隔離第一晶體管的第一和第二電極中的第一電極與第二晶體管的第一和第二電極中的第一電極，從而限制第一和第二晶體管中之一的PN結(jié)兩端的反向偏置電壓。
文檔編號G06G7/12GK101553822SQ200780005276
公開日2009年10月7日 申請日期2007年2月13日 優(yōu)先權(quán)日2006年2月13日
發(fā)明者H·蘇提汗第, S·V·阿列寧 申請人:德克薩斯儀器股份有限公司