專利名稱：不需要無(wú)源上拉組件的高速雙線通信裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及用于在電子裝置之間轉(zhuǎn)移信息的總線架構(gòu)。更具體來說，本發(fā)明涉及 具有有源上拉裝置的雙線總線架構(gòu)。
背景技術(shù)：
消費(fèi)者、工業(yè)及電信電子裝置中的看似并不相關(guān)的設(shè)計(jì)之間存在許多相似性。相 似性的實(shí)例包括智能控制、通用電路(例如，LCD驅(qū)動(dòng)器及I/0端口)及面向應(yīng)用電 路。 一種現(xiàn)有技術(shù)二線總線是雙向二線、低到中速、串行通信總線，其經(jīng)設(shè)計(jì)以在電 路中利用所述相似性。所述二線總線研發(fā)于20世紀(jì)80年代早期且經(jīng)創(chuàng)造以降低電子 產(chǎn)品的制造成本。
在所述二線總線之前，芯片到芯片通信使用并行接口中的多個(gè)引腳。這些引腳中 的許多用于芯片到芯片的尋址、選擇、控制及數(shù)據(jù)轉(zhuǎn)移。舉例來說，在并行接口中， 通常在單個(gè)操作中將八個(gè)數(shù)據(jù)位從發(fā)送器集成電路(IC)轉(zhuǎn)移到接收器IC。所述二線總 線使用串行接口中的兩條線執(zhí)行芯片到芯片通信，從而允許IC與較少的引腳通信。 所述總線中的兩條線一次一個(gè)位地連續(xù)攜載尋址、選擇、控制及數(shù)據(jù)。數(shù)據(jù)(SDA)線 攜載數(shù)據(jù)，而時(shí)鐘(SCL)線在所述轉(zhuǎn)移期間使所述發(fā)送器與接收器同步。利用二線總 線的IC可對(duì)其較大的并行接口對(duì)等物執(zhí)行類似功能，但使用遠(yuǎn)遠(yuǎn)更少的引腳。
二線總線裝置分為主裝置或從屬裝置。起始消息的裝置稱為主裝置(多個(gè)主裝置 是可能的)，而響應(yīng)于消息的裝置稱為從屬裝置(多個(gè)從屬裝置也是可能的)。裝置 可潛在地為主裝置、從屬裝置或主裝置與從屬裝置之間的開關(guān)，此取決于特定裝置及 應(yīng)用。因此，所述裝置可在一個(gè)時(shí)間點(diǎn)上為主裝置，而所述裝置稍后扮演從屬裝置的 角色。所述二線總線可使用兩條線(SDA及SCL，上文已說明)來連接多個(gè)IC。
互補(bǔ)二線從屬裝置維持唯一的地址。因此，二線協(xié)議的部分需要消息的開始處的 從屬裝置地址。(人們熟知二線協(xié)議規(guī)范。舉例來說，參見頒發(fā)給約翰遜(Johnson) 等人的標(biāo)題為"圖像處理器電路系統(tǒng)及方法"的2002/0176009號(hào)美國(guó)頒發(fā)專利應(yīng)用。) 因此，所述二線總線上的所有裝置聽到所述消息，但僅所述從屬裝置認(rèn)識(shí)到其與所述 主裝置的自身地址通信。所述二線總線上的裝置通常由個(gè)別地址存取，例如00-FF， 其中偶數(shù)地址用于寫入，而奇數(shù)地址用于讀取。
由于二線總線可將多個(gè)裝置同時(shí)連接到同一對(duì)總線，因此當(dāng)所述裝置中的一者出 現(xiàn)故障且將總線信號(hào)(時(shí)鐘或數(shù)據(jù))拉低時(shí)產(chǎn)生問題；所述總線變得不起作用且確定 連接到所述二線總線的多個(gè)裝置中的哪一者負(fù)責(zé)變得困難。類似問題在所述總線導(dǎo)體中的一者變得短路到低阻抗源(例如，接地電位)時(shí)發(fā)生。
圖1是二線總線的實(shí)際應(yīng)用的現(xiàn)有技術(shù)實(shí)例。圖1包括數(shù)字信號(hào)處理器(DSP) 115 (在此，DSP 115用作主裝置)。DSP 115的外部引腳為雙向數(shù)據(jù)引腳(SDA)及串行 時(shí)鐘(SCL)引腳，其兩者經(jīng)由串行數(shù)據(jù)線103及串行時(shí)鐘線105耦合到所述二線總線 上的各種從屬裝置107、 109。串行數(shù)據(jù)線103及串行時(shí)鐘線105兩者分別經(jīng)由第一 111及第二 113外部上拉電阻器連接到電源線101上的正供電電壓VDD。當(dāng)所述二線 總線空閑時(shí)，串行數(shù)據(jù)線103處于邏輯高(HIGH)。連接到所述二線總線的從屬裝 置107、 109的輸出級(jí)通常具有開漏或開集以執(zhí)行有線或(OR)功能。所述互補(bǔ)現(xiàn)有 技術(shù)二線總線上的數(shù)據(jù)在快速模式中以高達(dá)400兆位/秒的速率轉(zhuǎn)移。根據(jù)所述二線 規(guī)范，到所述總線的接口的數(shù)量部分取決于將總線電容限定為400皮法。
參照?qǐng)D2， 二線總線的另一現(xiàn)有技術(shù)應(yīng)用包括微控制器201，其中所述I/0引腳 中的兩者用于時(shí)鐘("CLK")及數(shù)據(jù)("DATA")信號(hào)，其耦合到第一串行EEPROM 存儲(chǔ)器裝置203A及第八串行EEPROM存儲(chǔ)器裝置203H。多達(dá)八個(gè)串行EEPROM 裝置可在二線協(xié)議(在本文中部分說明)下共享二線總線205，從而使用相同的兩個(gè) 微控制器CLK及DATA I/O引腳。每一串行EEPROM裝置必須具有其自身的硬接線 到將可被存取的唯一地址的地址輸入(Ao、A,及A2)。繼續(xù)參照?qǐng)D2，第一串行EEPROM 裝置203A識(shí)別地址零("0" ) (Ao、 A,及A2均連接為低)，而第八串行EEPROM 裝置203H識(shí)別地址七("7" ) (Ao、 A,及A2均連接為高)。串行EEPROM裝置 203A...203H為從屬裝置，從而響應(yīng)于來自主裝置的命令接收或傳輸在二線總線205 上接收的數(shù)據(jù)；在此，微控制器201為所述主裝置。
微控制器201通過在二線總線205上產(chǎn)生開始條件來起始數(shù)據(jù)轉(zhuǎn)移。此開始條件 后跟包含既定EEPROM裝置203A...203H的裝置地址的字節(jié)。所述裝置地址由四位 固定部分及三位可編程部分組成。所述固定部分必須匹配硬接線到所述從屬裝置中的 值，而所述可編程部分允許微控制器201 (充當(dāng)主裝置)在二線總線205上的八個(gè)從 屬裝置的最大值之間進(jìn)行選擇。第八位規(guī)定將發(fā)生讀取還是寫入操作。
二線總線205經(jīng)由時(shí)鐘線弱電阻器207及數(shù)據(jù)線弱電阻器209連接到VDD。如果 無(wú)裝置正將二線總線205拉到接地，那么總線205將由弱電阻器207、 209上拉，從 而指示邏輯"1"(高)。如果微控制器201或EEPROM存儲(chǔ)器裝置203A...203H從 屬裝置中的一者將總線205拉到接地，那么所述總線將指示邏輯"0"(低)。
然而，盡管廣泛使用二線總線，但所述總線遭受許多缺點(diǎn)。舉例來說，所述二線 總線噪聲大，因此需要噪聲抑制電路來在所述總線上存在數(shù)據(jù)時(shí)過濾噪聲。所述噪聲 抑制電路降低EEPROM裝置I/O速度。此外，當(dāng)EEPROM裝置將邏輯"1 "輸出到 所述二線總線上時(shí)，所述裝置依賴于所述弱電阻器來上拉所述總線。因此，由于增加 的RC時(shí)間常數(shù)，數(shù)據(jù)轉(zhuǎn)移速率受到弱電阻器209的強(qiáng)度的限制。如果采用更強(qiáng)的電 阻器，那么需要更強(qiáng)的下拉裝置，因此消耗更多的電流來將邏輯"0"輸出到所述總 線上。因此，需要的是可與互補(bǔ)通信規(guī)范及協(xié)議一同使用的雙線總線，其產(chǎn)生較少噪聲 且能夠?qū)崿F(xiàn)較高的數(shù)據(jù)轉(zhuǎn)移速率。

發(fā)明內(nèi)容
本發(fā)明通過使用至少一個(gè)有源上拉裝置實(shí)現(xiàn)高速數(shù)據(jù)轉(zhuǎn)移速率。所述至少一個(gè)有
源上拉裝置用于降低因RC時(shí)間常數(shù)所需要的時(shí)間且使噪聲降到最低，兩者均主要因 為現(xiàn)有技術(shù)中獨(dú)立操作的上拉電阻器。然而，使用本發(fā)明的系統(tǒng)設(shè)計(jì)者仍可使用某些 現(xiàn)有二線協(xié)議、規(guī)范及現(xiàn)有軟件。
在一個(gè)實(shí)例性實(shí)施例中，本發(fā)明為雙線通信總線電路，其與許多現(xiàn)有二線總線規(guī) 范兼容。包括通信總線的第一線(其中所述第一線將數(shù)據(jù)信號(hào)從主裝置攜載到從屬裝 置)及所述通信總線的第二線(其中所述第二線將時(shí)鐘信號(hào)從所述主裝置攜載到所述 從屬裝置)的現(xiàn)有規(guī)范也可兼容。消除現(xiàn)有技術(shù)的上拉電阻器且用一個(gè)或一個(gè)以上有 源裝置將其代替。在此實(shí)施例中，從屬裝置(例如，EEPROM存儲(chǔ)器裝置)的級(jí)聯(lián) 可由單個(gè)裝置代替。舉例來說，單個(gè)高密度存儲(chǔ)器裝置可取代若干較小個(gè)別存儲(chǔ)器裝 置。因此，在從屬裝置(例如，所述存儲(chǔ)器裝置)上將不需要尋址引腳但通信協(xié)議仍 可用，即三位地址位置由"不關(guān)心"位代替。
本發(fā)明的另一實(shí)例性實(shí)施例為雙線通信總線電路，其包括所述通信總線電路的一 部分，其經(jīng)配置以耦合到雙線通信總線的第一線。所述第一線能夠?qū)?shù)據(jù)信號(hào)從主裝 置攜載到從屬裝置。有源上拉裝置定位于所述通信總線電路的所述部分中且能夠產(chǎn)生 并維持所述雙線通信總線的第一線上的高邏輯電平，而不需要上拉電阻器。


圖1是用于數(shù)字信號(hào)處理應(yīng)用中的現(xiàn)有技術(shù)二線總線。
圖2是用于其中微控制器存取多個(gè)存儲(chǔ)器裝置的應(yīng)用中的現(xiàn)有技術(shù)二線總線。
圖3A是本發(fā)明的雙線總線的實(shí)例性應(yīng)用，其中微控制器存取高密度串行 EEPROM裝置且不需要上拉電阻器。
圖3B是本發(fā)明的雙線總線的另一實(shí)例性應(yīng)用，其中微控制器存取高密度串行 EEPROM裝置且不需要上拉電阻器。
圖4是將本發(fā)明的雙線總線的相對(duì)速度與現(xiàn)有技術(shù)二線總線相比較的時(shí)序圖。
具體實(shí)施例方式
參照?qǐng)D3A，雙線總線系統(tǒng)的實(shí)例性實(shí)施例包括微控制器301及高密度串行存儲(chǔ) 器裝置303。(注意如下文所說明，微控制器301及高密度串行存儲(chǔ)器裝置303各 自可交替為(舉例來說)微控制器。在此情況下，可能存在雙向通信，其中第一微控 制器為從屬裝置，而第二微控制器為主裝置，且稍后所述主-從關(guān)系就所述兩個(gè)微控
5制器而顛倒。)串行存儲(chǔ)器裝置303可以是(舉例來說)EEPROM存儲(chǔ)器裝置。 微控制器301包括一對(duì)雙三態(tài)輸出緩沖器305A、 305B，從而分別驅(qū)動(dòng)CLK及DATA 線。每一雙三態(tài)輸出緩沖器305A、 305B包含個(gè)別三態(tài)緩沖器307A、 307B及307C、 307D。高密度串行存儲(chǔ)器裝置303還包括一對(duì)雙三態(tài)輸出緩沖器309A、 309B，其中 每一者包含個(gè)別三態(tài)緩沖器311A、 311B及311C、 311D。注意，從高密度串行存儲(chǔ) 器裝置303回到微控制器301的三態(tài)緩沖器307B、 311B (驅(qū)動(dòng)時(shí)鐘線)對(duì)于此實(shí)例 性實(shí)施例來說為可選。
個(gè)別三態(tài)緩沖器中的前兩個(gè)307A、 307C具有有源低控制，而其它兩個(gè)三態(tài)緩沖 器307B、307D具有有源高控制，從而確保微控制器301及高密度串行存儲(chǔ)器裝置303 將不會(huì)同時(shí)驅(qū)動(dòng)數(shù)據(jù)線或時(shí)鐘線(從而消除所述數(shù)據(jù)線上的"電流爭(zhēng)奪"或可能的冒 脈沖)。因此，高密度串行存儲(chǔ)器裝置303內(nèi)的個(gè)別三態(tài)緩沖器中的每一者具有類似 的控制方案。在此情況下，三態(tài)緩沖器311A、 311C中的兩者具有有源低控制，而其 它兩個(gè)三態(tài)緩沖器311B、 311D具有有源高控制?？赏ㄟ^所屬技術(shù)領(lǐng)域中的技術(shù)人員 所已知的方式控制控制線(圖3A及3B中的Co、 C,)。
由于微控制器301或高密度串行存儲(chǔ)器裝置303可具有有限的電流驅(qū)動(dòng)容量(例 如，約5mA或更少),因此三態(tài)緩沖器307A ...307D、 311A ...311D中的每一者提供 高得多的電流源，因?yàn)槊恳徽咧苯舆B接到VDD。因此，舉例來說，可用比單獨(dú)用微控 制器301的電流驅(qū)動(dòng)能力所可能的電流高的電流驅(qū)動(dòng)圖3A中的時(shí)鐘線。在圖3A的 替代實(shí)例性實(shí)施例中，微控制器301可充當(dāng)主裝置或從屬裝置。在另一實(shí)施例中，高 密度串行存儲(chǔ)器裝置303可由可充當(dāng)主裝置或從屬裝置的另一微控制器代替。
參照?qǐng)D3B，使用雙線總線電路的系統(tǒng)的額外替代實(shí)例性實(shí)施例包括微控制器351 及高密度串行存儲(chǔ)器裝置353。在此實(shí)施例中，時(shí)鐘線上的電流全部由微控制器351 供應(yīng)。微控制器351的雙三態(tài)輸出緩沖器354包含有源低三態(tài)緩沖器355A及有源高 三態(tài)緩沖器355B。高密度串行存儲(chǔ)器裝置353還具有雙三態(tài)輸出緩沖器357，其包含 有源低三態(tài)緩沖器359A及有源高三態(tài)緩沖器359B。以類似于以上圖3A的方式，所 述有源低控制及所述有源高控制三態(tài)緩沖器配置防止同時(shí)驅(qū)動(dòng)所述數(shù)據(jù)線。
參照?qǐng)D4，時(shí)序圖400將現(xiàn)有技術(shù)的二線總線的相對(duì)時(shí)間常數(shù)與本發(fā)明的雙線總 線相比較。第一曲線401表示所述雙線總線的相對(duì)時(shí)序，而第二曲線403表示現(xiàn)有技 術(shù)二線總線的相對(duì)時(shí)序。從時(shí)間t。到時(shí)間t,，第一曲線401在電壓上快速上升，是因 為一個(gè)或一個(gè)以上有源上拉裝置(舉例來說，圖3A的所述對(duì)雙三態(tài)緩沖器)被適當(dāng) 切換。舉例來說，在時(shí)間to處，所述有源上拉裝置接通且所述雙線總線的一個(gè)線上的 電壓在t,處上升到Vmax。第二曲線403的坡度是由于其中采用上拉電阻器的現(xiàn)有技術(shù) 二線電路的RC時(shí)間常數(shù)。因此，由于本發(fā)明的有源上拉電路，將線驅(qū)動(dòng)為邏輯"l" 所需要的總時(shí)間已顯著減少時(shí)間At 。
在以上說明書中，已參照本發(fā)明的特定實(shí)施例說明了本發(fā)明。舉例來說，雖然在 三態(tài)緩沖器方面界定了本文中所說明的有源上拉裝置，但所屬技術(shù)領(lǐng)域中的技術(shù)人員將認(rèn)識(shí)到也可容易地實(shí)施其它有源裝置，例如雙極裝置。因此，將顯而易見，可在不 背離所附權(quán)利要求書所論述的本發(fā)明的更寬廣精神及范圍的情況下對(duì)本發(fā)明做出各 種修改及改變。因此，將本說明書及圖式視為僅具有例示意義而非限制意義。
權(quán)利要求
1、一種雙線通信總線電路，其包含所述通信總線電路的第一部分，其經(jīng)配置以耦合到通信總線的第一線，所述第一線能夠?qū)?shù)據(jù)信號(hào)從主裝置攜載到從屬裝置；所述通信總線電路的第二部分，其經(jīng)配置以耦合到所述通信總線的第二線，所述第二線能夠?qū)r(shí)鐘信號(hào)從所述主裝置攜載到所述從屬裝置；及有源上拉裝置，其定位于所述通信總線電路的每一部分中，所述有源上拉裝置中的每一者能夠產(chǎn)生并維持所述通信總線中的一者上的高邏輯電平而不需要上拉電阻器。
2、 如權(quán)利要求l所述的總線電路，其中所述有源上拉裝置為三態(tài)緩沖器。
3、 如權(quán)利要求l所述的總線電路，其進(jìn)一步包含定位于所述通信總線電路的每 一部分中的額外有源上拉裝置，所述有源上拉裝置中的每一者經(jīng)配置以響應(yīng)于有源高 控制信號(hào)且所述額外有源上拉裝置中的每一者經(jīng)配置以響應(yīng)于有源低控制信號(hào)。
4、 如權(quán)利要求1所述的總線電路，其中所述通信總線電路中的每一部分包含 EEPROM存儲(chǔ)器裝置的一部分。
5、 如權(quán)利要求4所述的總線電路，其中所述EEPROM存儲(chǔ)器裝置具有高密度存儲(chǔ)容量。
6、 如權(quán)利要求l所述的總線電路，其中所述通信總線電路中的每一部分包含微 控制器裝置的一部分。
全文摘要
一種與現(xiàn)有二線協(xié)議兼容的雙線通信總線電路，其包括所述通信總線電路的耦合到通信總線的第一及第二部分。所述總線具有用于將數(shù)據(jù)信號(hào)從主裝置(301)攜載到從屬裝置(303)的第一線(DATA)及用于在所述裝置(301、303)之間攜載時(shí)鐘信號(hào)(CLK)的第二線。為改善數(shù)據(jù)通過量并降低噪聲，有源上拉裝置定位于所述通信總線電路的至少一部分中，所述通信總線電路的所述第一部分中的有源上拉裝置(305B)耦合到所述第一線且所述第二部分中的可選有源上拉裝置(309A)耦合到所述通信總線的所述第二線。每一有源上拉裝置(305B、305A)可提供所述通信總線中的一者上的高邏輯電平。
文檔編號(hào)G06F13/00GK101432705SQ200780014795
公開日2009年5月13日 申請(qǐng)日期2007年4月23日 優(yōu)先權(quán)日2006年4月24日
發(fā)明者吳先良, 孫人舟 申請(qǐng)人:愛特梅爾公司