專利名稱：計(jì)算機(jī)及數(shù)據(jù)存儲(chǔ)方法
技術(shù)領(lǐng)域：
本發(fā)明涉及計(jì)算機(jī)領(lǐng)域，特別涉及一種計(jì)算機(jī)及數(shù)據(jù)存儲(chǔ)方法。
背景技術(shù)：
硬盤作為大容量存儲(chǔ)設(shè)備，在計(jì)算機(jī)中普遍使用，可儲(chǔ)存大量數(shù)據(jù)。且
其存儲(chǔ)的數(shù)據(jù)常被隨機(jī)存儲(chǔ)器(如RAM、 DRAM)調(diào)用、處理，但無(wú)論是PATA (硬盤接口標(biāo)準(zhǔn))硬盤還是SATA (硬盤接口標(biāo)準(zhǔn))硬盤存取的扇區(qū)詢問(wèn)速度 都要比處理器的DRAM (動(dòng)態(tài)隨機(jī)存儲(chǔ)器)的速度慢得多，這就使計(jì)算機(jī)的啟 動(dòng)速度和數(shù)據(jù)處理速度都受到限制。
現(xiàn)有一種SSD ( Solid state disk,固態(tài)硬盤)技術(shù)，用閃存代替機(jī)械硬 盤作為存儲(chǔ)設(shè)備，改善了數(shù)據(jù)的處理速度，但由于其成本高、容量小，不能 完全滿足用戶的要求。
因此，如何實(shí)現(xiàn)低成本、大容量以及能快速處理數(shù)據(jù)的硬盤，是急需解 決的問(wèn)題。

發(fā)明內(nèi)容
本發(fā)明目的之一為提供一種計(jì)算機(jī)及數(shù)據(jù)存儲(chǔ)方法，提升計(jì)算機(jī)系統(tǒng)啟 動(dòng)運(yùn)行速度及提高主存儲(chǔ)設(shè)備的存取速度。
本發(fā)明提出一種計(jì)算機(jī)，包括主存儲(chǔ)設(shè)備，包括硬盤及閃存，用于存 儲(chǔ)數(shù)據(jù)；南橋，分別與所述硬盤及閃存連接，分別識(shí)別、控制所述硬盤及閃 存。
優(yōu)選地，所述南橋包括硬盤接口及第一連接接口，南橋通過(guò)所述石更盤接 口及第 一連接接口分別與所述硬盤和閃存通信。
優(yōu)選地，所述計(jì)算機(jī)還包括控制單元，分別與所述南橋的第一連接接口 及閃存連接，通過(guò)第一連接接口實(shí)現(xiàn)閃存與南橋之間的通信。
優(yōu)選地，所述控制單元包括主才幾接口，與第一連4妄接口連沖妻；閃存接 口，與閃存連接，識(shí)別、控制所述閃存；緩存，臨時(shí)存儲(chǔ)指令及數(shù)據(jù)；及第 一控制器，通過(guò)主機(jī)接口接收指令并發(fā)送到閃存接口，以及接收閃存接口反 饋信息并通過(guò)主機(jī)接口返回到計(jì)算機(jī)。
優(yōu)選地，所述南橋包括第二連接接口，南橋通過(guò)此第二連接接口與硬盤 及閃存通信。優(yōu)選地，所述計(jì)算機(jī)還包括控制模塊，與南橋第二連接接口及硬盤和閃 存連接，并通過(guò)第二連接接口達(dá)成硬盤和閃存與南橋之間的通信。
優(yōu)選地，所述控制模塊包括主機(jī)接口，與第二連接接口連接；硬盤接 口，與硬盤連接，識(shí)別、控制所述硬盤；閃存接口，與閃存連接，識(shí)別、控 制所述閃存；緩存，臨時(shí)存儲(chǔ)指令及數(shù)據(jù)；及第二控制器，通過(guò)主機(jī)接口接 收指令并發(fā)送到硬盤、閃存接口，以及接收硬盤、閃存接口反饋信息并通過(guò) 主機(jī)接口返回到計(jì)算機(jī)。
優(yōu)選地，所述南橋包括硬盤接口，與硬盤連接；閃存接口，與閃存連 接，識(shí)別、控制所述閃存；南橋處理器，接收CPU指令并發(fā)送到硬盤、閃存接 口，以及接收硬盤、閃存接口反饋信息并返回到計(jì)算機(jī)。
優(yōu)選地，所述閃存接口包括DMA、 ECC及閃存控制體。
本發(fā)明所述計(jì)算機(jī)以閃存結(jié)合硬盤作為主存儲(chǔ)設(shè)備，提升計(jì)算機(jī)系統(tǒng)啟 動(dòng)運(yùn)行速度及主存儲(chǔ)設(shè)備數(shù)據(jù)存取速度，并平衡客戶對(duì)價(jià)格、性能、容量的需求。
本發(fā)明還提出 一種主存儲(chǔ)設(shè)備第一連接裝置，分別與南橋和主存^f諸設(shè)備 連接，所述主存儲(chǔ)設(shè)備包括硬盤和閃存，所述主存儲(chǔ)設(shè)備第一連接裝置包括 硬盤接口，與所述南橋及硬盤分別連接，實(shí)現(xiàn)對(duì)所述硬盤的通信；控制單元， 包括第一控制器、緩存、主機(jī)接口和閃存接口；所述控制單元通過(guò)所述主機(jī) 接口與南橋連接，接受南橋的控制；所述控制單元通過(guò)閃存接口與閃存連接， 識(shí)別、控制所述閃存。
通過(guò)本發(fā)明主存儲(chǔ)設(shè)備第一連接裝置的連接，改善南橋?qū)χ鞔鎯?chǔ)設(shè)備的 控制，提升主存儲(chǔ)器的存取速度。
本發(fā)明還提供一種主存儲(chǔ)設(shè)備第二連接裝置，分別與南橋和主存儲(chǔ)設(shè)備 連接，所述主存儲(chǔ)設(shè)備包括硬盤和閃存，所述主存儲(chǔ)設(shè)備第二連接裝置包括 第二控制器、緩存、主機(jī)接口、硬盤接口和閃存接口；所述主存儲(chǔ)設(shè)備第二 連接裝置通過(guò)主機(jī)接口與南橋連接，接受南橋的控制；所述主存儲(chǔ)設(shè)備第二 連接裝置通過(guò)硬盤接口與硬盤連接，識(shí)別、控制所述硬盤；所述主存儲(chǔ)設(shè)備 第二連接裝置通過(guò)閃存接口與閃存連接，識(shí)別、控制所述閃存。
通過(guò)本發(fā)明主存儲(chǔ)設(shè)備第二連接裝置的連接，改善南橋?qū)χ鞔鎯?chǔ)設(shè)備的 控制，提升主存儲(chǔ)器的存取速度。
本發(fā)明還提出一種數(shù)據(jù)存儲(chǔ)方法，基于計(jì)算機(jī)實(shí)現(xiàn)數(shù)據(jù)存儲(chǔ)，所述計(jì)算 機(jī)的主存儲(chǔ)設(shè)備包括硬盤及閃存，包括步驟等待接收指令；接收并解析數(shù)據(jù)寫入指令；判斷數(shù)據(jù)大小是否超過(guò)閃存存儲(chǔ)空間和/或閃存存儲(chǔ)空間是否小
于閥值，根據(jù)判斷結(jié)果將數(shù)據(jù)寫入閃存和/或?qū)?shù)據(jù)寫入硬盤。
本發(fā)明通過(guò)將閃存與硬盤結(jié)合存儲(chǔ)數(shù)據(jù)，加快數(shù)據(jù)存取速度，提升操作 系統(tǒng)啟動(dòng)、運(yùn)行速度，充分發(fā)揮閃存和硬盤的數(shù)據(jù)存儲(chǔ)優(yōu)勢(shì)。


圖l為本發(fā)明第一實(shí)施例結(jié)構(gòu)示意圖； 圖2為本發(fā)明第二實(shí)施例結(jié)構(gòu)示意圖； 圖3為本發(fā)明第三實(shí)施例結(jié)構(gòu)示意圖； 圖4為本發(fā)明第四實(shí)施例結(jié)構(gòu)示意圖； 圖5為本發(fā)明第五實(shí)施例結(jié)構(gòu)示意圖； 圖6為本發(fā)明第六實(shí)施例結(jié)構(gòu)示意圖； 圖7為本發(fā)明第七實(shí)施例流程示意圖。
本發(fā)明目的的實(shí)現(xiàn)、功能特點(diǎn)及優(yōu)點(diǎn)將結(jié)合實(shí)施例，參照附圖做進(jìn)一步 說(shuō)明。
具體實(shí)施例方式
本發(fā)明提出第一實(shí)施例，提出的以閃存結(jié)合硬盤作存儲(chǔ)器的計(jì)算機(jī)，充 分發(fā)揮閃存和硬盤的數(shù)據(jù)存儲(chǔ)優(yōu)勢(shì)。 請(qǐng)參照?qǐng)Dl,所述計(jì)算機(jī)包括
主存儲(chǔ)設(shè)備，包括硬盤110及閃存1213，用于存儲(chǔ)數(shù)據(jù)；
南橋IO (I/O Controller Hub, ICH),分別與上述硬盤110及閃存1213連
接，分別識(shí)別、控制上述硬盤110及閃存1213。
上述南橋10接收到來(lái)自CPU的指令后，將指令傳送至上述硬盤110或閃存
1213，將上述硬盤110或閃存1213的反饋信息返回至CPU,以實(shí)現(xiàn)硬盤110和/
或閃存1213與CPU之間的通信，使硬盤110與閃存1213共同作為計(jì)算^幾主存儲(chǔ)設(shè)備。
基于上述實(shí)施例，本發(fā)明提出第二實(shí)施例。
請(qǐng)參照?qǐng)D2，上述南橋IO (I/O Controller Hub， ICH )包括硬盤4矣口11 及第一連接接口13。所述計(jì)算機(jī)還包括控制單元12，分別與所述第一連接接 口 13及閃存1213連接，通過(guò)第一連接接口13實(shí)現(xiàn)閃存1213與南橋10之間的通 信。南橋10通過(guò)第一連接接口13連接控制單元12;此控制單元12還與閃存1213 連接，識(shí)別、控制所述閃存1213;并通過(guò)所連接的第一連接接口13實(shí)現(xiàn)閃存 1213與CPU之間的通信。所述控制單元12包括
主機(jī)接口120，與第一連接接口13連接；
閃存接口121，與閃存1213連接，識(shí)別、控制上述閃存1213;
緩存122，臨時(shí)存儲(chǔ)指令及數(shù)據(jù)；及
第一控制器123,通過(guò)主機(jī)接口120接收指令并發(fā)送到閃存接口121，以及接收閃存接口 121反饋信息，并通過(guò)主機(jī)接口 120返回到計(jì)算機(jī)。
上述閃存4妾口 121包4舌DMA1210 (Direct Memory Access,直4妾內(nèi)存存取)、ECC1211 (Error Checking and Correcting,錯(cuò)誤;險(xiǎn)查和糾正)及閃存控制體1212 (Flash Controller )，實(shí)現(xiàn)對(duì)閃存1213的數(shù)據(jù)讀寫、檢測(cè)及控制處理。此閃存接口121通過(guò)其閃存控制體1212與控制單元12第一控制器123進(jìn)行通信。
上述南橋10接收到來(lái)自CPU的指令后，將指令通過(guò)硬盤接口 ll傳送至上述硬盤IIO,或通過(guò)第一連接接口13傳送至控制閃存1213的第一控制器123，再由第一控制器123傳送至閃存1213，將上述硬盤110或閃存1213的反饋信息返回至CPU，以實(shí)現(xiàn)硬盤110和/或閃存1213與CPU之間的通信，使硬盤110與閃存1213共同作為計(jì)算機(jī)主存儲(chǔ)設(shè)備。
上述閃存1213可作計(jì)算機(jī)的系統(tǒng)盤，存儲(chǔ)計(jì)算機(jī)操作系統(tǒng)和/或常用應(yīng)用程序，利用閃存1213高速數(shù)據(jù)存取性能，提升計(jì)算機(jī)系統(tǒng)啟動(dòng)、運(yùn)行速度。
或者，上述閃存1213在作系統(tǒng)盤同時(shí)，還可作為硬盤緩存使用。在存儲(chǔ)計(jì)算機(jī)操作系統(tǒng)和/或經(jīng)常用應(yīng)用程序后，留出一定空間作為計(jì)算機(jī)緩存，彌4卜硬盤110在存儲(chǔ)小文件時(shí)，由于需整塊連續(xù)寫入造成速度緩慢的缺陷。
在無(wú)需調(diào)用硬盤110數(shù)據(jù)時(shí)，硬盤110可暫停工作，延長(zhǎng)使用壽命。
本實(shí)施例計(jì)算機(jī)，通過(guò)南橋10硬盤接口11及控制單元12的閃存接口 121分別控制硬盤110及閃存1213，實(shí)現(xiàn)硬盤110及閃存1213與上述計(jì)算機(jī)之間的通信，實(shí)現(xiàn)將硬盤110與閃存1213結(jié)合作為計(jì)算機(jī)存儲(chǔ)器的目的。
基于上述實(shí)施例，本發(fā)明提出第三實(shí)施例。所述計(jì)算機(jī)還包括控制模塊100，與南橋10第二連接接口14及硬盤110和閃存1213連接，并通過(guò)第二連接接口 14達(dá)成硬盤110和閃存l213與南橋l 0之間的通信。
請(qǐng)參照?qǐng)D3，上述南橋10通過(guò)第二連接接口14連接有控制模塊100，此控制模塊100還與閃存1213連接，識(shí)別、控制上述閃存1213。
上述控制模塊100包括
主機(jī)接口 12 0 ，與第二連接接口 14連接；
硬盤接口ll，與硬盤110連接，識(shí)別、控制上述硬盤110;
閃存接口121,與閃存1213連接，識(shí)別、控制上述閃存1213。緩存122,臨時(shí)存儲(chǔ)指令及數(shù)據(jù)；及
第二控制器124,通過(guò)主機(jī)接口 120接收來(lái)自CPU的指令并將指令分別發(fā)送到硬盤110和閃存接口121,以及接收硬盤IIO、閃存接口121的反饋信息并通過(guò)主機(jī)接口 12 0返回到計(jì)算機(jī)。
上述閃存接口121，包括DMA1210 (Direct Memory Access,直4姿內(nèi)存存取)、ECC1211 (Error Checking and Correcting,錯(cuò)誤檢查和糾正)及閃存控制體1212 (Flash Controller),實(shí)現(xiàn)對(duì)閃存1213的凄史據(jù)讀寫、；險(xiǎn)測(cè)及控制處理。此閃存接口121通過(guò)閃存控制體1212與控制模塊100第二控制器124進(jìn)
行通信o
上述南橋10接收到來(lái)自CPU的指令后，將指令通過(guò)第二連接接口14傳送至第二控制器124，再由第二控制器124傳送至硬盤110或閃存1213,將上述硬盤110或閃存1213的反饋信息返回至CPU,以實(shí)現(xiàn)硬盤110和/或閃存1213與CPU之間的通信，使硬盤110與閃存1213共同作為計(jì)算機(jī)主存儲(chǔ)設(shè)備。
本實(shí)施例計(jì)算機(jī)，控制模塊100通過(guò)硬盤接口 ll及閃存接口 121分別控制硬盤110及閃存1213,實(shí)現(xiàn)硬盤110及閃存1213與上述計(jì)算機(jī)之間的通信，實(shí)現(xiàn)將硬盤110與閃存1213結(jié)合作為計(jì)算機(jī)存儲(chǔ)器的目的。
基于上述實(shí)施例，本發(fā)明提出第四實(shí)施例。請(qǐng)參照?qǐng)D4，上述南橋10包括硬盤接口ll,與硬盤110連接；
閃存接口121,與閃存1213連接，識(shí)別、控制上述閃存1213;
南橋處理器125,接收來(lái)自CPU的指令并發(fā)送到硬盤llO、閃存接口121，以及接收硬盤IIO、閃存接口 121反饋信息并返回到計(jì)算機(jī)。
上述閃存4妄口121,包括DMA1210 (Direct Memory Access,直4妻內(nèi)存存取)、ECC1211 (Error Checking and Correcting,錯(cuò)誤檢查和糾正)及閃存控制體1212 (Flash Controller ),實(shí)現(xiàn)對(duì)閃存1213的教:據(jù)讀寫、；險(xiǎn)測(cè)及控制處理。此閃存接口121通過(guò)其閃存控制體1212與南橋處理器125進(jìn)行通信。
上述南橋10通過(guò)南橋處理器125接收到來(lái)自CPU的指令后，將指令經(jīng)硬盤接口11傳送至上述硬盤110，或通過(guò)閃存控制體1212傳送至閃存1213,將上述硬盤110或閃存1213的反饋信息返回至CPU,以實(shí)現(xiàn)石更盤110和/或閃存1213與CPU之間的通信，使硬盤110與閃存1213共同作為計(jì)算機(jī)主存儲(chǔ)設(shè)備。
本實(shí)施例計(jì)算機(jī)，南橋處理器125通過(guò)硬盤接口11和閃存接口121分別控制硬盤110和閃存1213,實(shí)現(xiàn)硬盤110及閃存1213與上述計(jì)算機(jī)之間的通信，實(shí)現(xiàn)將硬盤11Q與閃存1213結(jié)合作為計(jì)算機(jī)存儲(chǔ)器的目的。
基于上述實(shí)施例，本發(fā)明提出第五實(shí)施例。請(qǐng)參照?qǐng)D5，主存儲(chǔ)設(shè)備第一連接裝置2 0分別與南橋l O和主存儲(chǔ)設(shè)備連接，主存儲(chǔ)設(shè)備包括硬盤110和閃存1213。主存儲(chǔ)設(shè)備第一連接裝置20包括硬盤接口ll，與南橋10及硬盤110分別連接，實(shí)現(xiàn)對(duì)所述硬盤110的通信；控制單元12,包括第一控制器123、緩存122、主枳4妾口 120和閃存才妄口 121。
上述控制單元12通過(guò)主機(jī)接口120與南橋10連接，接受南橋10的控制；控制單元12還通過(guò)閃存接口121與閃存1213連接，識(shí)別、控制上述閃存1213。
上述硬盤接口11接收南橋10轉(zhuǎn)送的指令，再傳送至上述硬盤IIO，將上述硬盤110的反饋信息返回至南橋10。上述主機(jī)接口120接收由南橋10轉(zhuǎn)送的指令，再經(jīng)由第一控制器123傳送至閃存1213,將上述閃存1213的反饋信息返回至南橋10;以實(shí)現(xiàn)硬盤110和/或閃存1213與南橋10之間的通信，使硬盤110與閃存1213共同作為計(jì)算機(jī)主存儲(chǔ)設(shè)備。
本發(fā)明裝置通過(guò)上述主機(jī)接口120、硬盤接口11及閃存接口121，實(shí)現(xiàn)計(jì)算機(jī)與硬盤IIO、閃存1213之間的通信。
基于上述實(shí)施例，本發(fā)明提出第六實(shí)施例。請(qǐng)參照?qǐng)D6，主存儲(chǔ)設(shè)備第二連接裝置30，分別與南橋10和主存儲(chǔ)設(shè)備連接，所述主存儲(chǔ)設(shè)備包括硬盤IIO和閃存1213，所述主存儲(chǔ)設(shè)備第二連接裝置30包括第二控制器124、緩存122、主機(jī)接口120、硬盤接口11及閃存接口121。
上述主存儲(chǔ)設(shè)備第二連接裝置3O通過(guò)主機(jī)接口 12 0與南橋l O連接，實(shí)現(xiàn)對(duì)所述硬盤的通信；主存儲(chǔ)設(shè)備第二連接裝置3O通過(guò)硬盤接口 11與硬盤110連接，識(shí)別、控制上述硬盤110;主存儲(chǔ)設(shè)備第二連接裝置30通過(guò)閃存接口121與閃存1213連接，識(shí)別、控制上述閃存1213。
上述硬盤接口 ll及主機(jī)接口 120,接收南橋10及第二控制器124轉(zhuǎn)送的指令，再傳送至上述硬盤110或閃存1213，同時(shí)將上述硬盤110或閃存i213的反饋信息返回至南橋，以達(dá)成硬盤110和/或閃存1213與CPU之間的通信，使硬盤110與閃存1213共同作為計(jì)算機(jī)主存儲(chǔ)設(shè)備。
本發(fā)明裝置由第二控制器124控制上述主機(jī)接口 120 、硬盤接口 1 l及閃存接口121,實(shí)現(xiàn)計(jì)算機(jī)與硬盤IIO、閃存1213之間的通信。
基于上述實(shí)施例，本發(fā)明提出第七實(shí)施例。請(qǐng)參照?qǐng)D7，提出數(shù)據(jù)存儲(chǔ)方法，基于計(jì)算機(jī)實(shí)現(xiàn)數(shù)據(jù)存儲(chǔ)，計(jì)算機(jī)的主存儲(chǔ)設(shè)備包括硬盤110及閃存1213，包括步驟如下
步驟SIO,等待接收指令；
步驟Sll，接收解析數(shù)據(jù)寫入指令；
步驟S12，判斷數(shù)據(jù)大小是否超過(guò)閃存1213存儲(chǔ)空間；如是，進(jìn)行步驟S15;如否，進(jìn)行下一步驟；
步驟S13,將數(shù)據(jù)寫入閃存1213;
步驟S14,判斷閃存1213存儲(chǔ)空間是否小于閥值；如是進(jìn)行步驟S15;如否，返回步驟S10;
步驟S15，將數(shù)據(jù)寫入硬盤110。
在進(jìn)行數(shù)據(jù)寫入前，存儲(chǔ)設(shè)備等待接收數(shù)據(jù)寫入指令；在接收寫入數(shù)據(jù)命令后，分析指令，判斷上述寫入的數(shù)據(jù)大小是否超過(guò)
閃存1213的存儲(chǔ)空間；如是進(jìn)行步驟S15;如否，進(jìn)行下一步驟，將數(shù)據(jù)寫入
閃存1213。
上述閃存1213的存儲(chǔ)空間預(yù)設(shè)有一閥值(參考值，作比較用)，當(dāng)閃存1213的存儲(chǔ)空間小于或等于該閥值，選取閃存1213中部分現(xiàn)有數(shù)據(jù)搬遷到硬盤110中，以釋放閃存1213的存儲(chǔ)空間；如閃存1213的閃存儲(chǔ)空間還大于該閥值，則可繼續(xù)等待數(shù)據(jù)寫入。
本發(fā)明方法，通過(guò)將閃存1213與硬盤110結(jié)合存儲(chǔ)數(shù)據(jù)，加快數(shù)據(jù)存取速度，充分發(fā)揮閃存1213和硬盤110各自的數(shù)據(jù)存儲(chǔ)優(yōu)勢(shì)。
以上上述僅為本發(fā)明的優(yōu)選實(shí)施例，并非因此限制本發(fā)明的專利范圍，凡是利用本發(fā)明說(shuō)明書及附圖內(nèi)容所作的等效結(jié)構(gòu)或等效流程變換，或直接或間接運(yùn)用在其他相關(guān)的技術(shù)領(lǐng)域，均同理包括在本發(fā)明的專利保護(hù)范圍內(nèi)。
權(quán)利要求
1.一種計(jì)算機(jī)，其特征在于，包括主存儲(chǔ)設(shè)備，包括硬盤及閃存，用于存儲(chǔ)數(shù)據(jù)；南橋，分別與所述硬盤及閃存連接，分別識(shí)別、控制所述硬盤及閃存。
2. 根據(jù)權(quán)利要求1所述的計(jì)算機(jī)，其特征在于，所述南橋包括硬盤接口及 第 一連接接口 ，南橋通過(guò)所述硬盤接口及第 一連接接口分別與所述硬盤和閃 存通信。
3. 根據(jù)權(quán)利要求2所述的計(jì)算機(jī)，其特征在于，所述計(jì)算機(jī)還包括控制單元，分別與所述南橋的第一連接接口及閃存連接，通過(guò)第一連接接口實(shí)現(xiàn) 閃存與南橋之間的通信。
4. 根據(jù)權(quán)利要求3所述的計(jì)算機(jī)，其特征在于，所述控制單元包括 主機(jī)接口，與第一連接接口連接；閃存接口，與閃存連接，識(shí)別、控制所述閃存；緩存，臨時(shí)存儲(chǔ)指令及數(shù)據(jù)；及第一控制器，通過(guò)主機(jī)接口接收指令并發(fā)送到閃存接口，以及接收閃存 接口反饋信息并通過(guò)主機(jī)接口返回到計(jì)算機(jī)。
5. 根據(jù)權(quán)利要求1所述的計(jì)算機(jī)，其特征在于，所述南橋包括第二連接接 口 ，南橋通過(guò)此第二連接接口與硬盤及閃存通信。
6. 根據(jù)權(quán)利要求5所述的計(jì)算機(jī)，其特征在于，所述計(jì)算機(jī)還包括控制模 塊，與南橋第二連接接口及硬盤和閃存連接，并通過(guò)第二連接接口達(dá)成^e更盤和閃存與南橋之間的通信。
7. 根據(jù)權(quán)利要求6所述的計(jì)算機(jī)，其特征在于，所述控制模塊包括 主機(jī)接口，與第二連接接口連接；硬盤接口，與硬盤連接，識(shí)別、控制所述硬盤； 閃存接口，與閃存連接，識(shí)別、控制所述閃存； 緩存，臨時(shí)存儲(chǔ)指令及數(shù)據(jù)；及第二控制器，通過(guò)主機(jī)接口接收指令并發(fā)送到硬盤、閃存接口，以及接 收硬盤、閃存接口反饋信息并通過(guò)主才幾接口返回到計(jì)算機(jī)。
8. 根據(jù)權(quán)利要求1所述的計(jì)算機(jī)，其特征在于，所述南橋包括 硬盤接口，與硬盤連接；閃存接口，與閃存連4妾，識(shí)別、控制所述閃存；南橋處理器，接收CPU指令并發(fā)送到硬盤、閃存接口，以及接收硬盤、閃 存接口反饋信息并返回到計(jì)算機(jī)。
9. 根據(jù)權(quán)利要求4、 7或8中任意一項(xiàng)所述的計(jì)算機(jī)，其特征在于，所述閃 存接口包括畫A、 ECC及閃存控制體。
10. —種主存儲(chǔ)設(shè)備第一連接裝置，分別與南橋和主存儲(chǔ)設(shè)備連接，所述 主存儲(chǔ)設(shè)備包括硬盤和閃存，其特征在于，包括硬盤接口，與所述南橋及硬盤分別連接，實(shí)現(xiàn)對(duì)所述硬盤的通信； 控制單元，包括第一控制器、緩存、主機(jī)接口和閃存接口； 所述控制單元通過(guò)所述主機(jī)接口與南橋連接，接受南橋的控制； 所述控制單元通過(guò)閃存接口與閃存連接，識(shí)別、控制所述閃存。
11. 一種主存儲(chǔ)設(shè)備第二連接裝置，分別與南橋和主存儲(chǔ)設(shè)備連接，所述 主存儲(chǔ)設(shè)備包括硬盤和閃存，其特征在于，包括第二控制器、緩存、主機(jī)接口、硬盤接口和閃存接口；所述主存儲(chǔ)設(shè)備第二連接裝置通過(guò)主機(jī)接口與南橋連接，接受南橋的控制；所述主存儲(chǔ)設(shè)備第二連接裝置通過(guò)硬盤接口與硬盤連接，識(shí)別、控制所 述硬盤；所述主存儲(chǔ)設(shè)備第二連接裝置通過(guò)閃存接口與閃存連接，識(shí)別、控制所 述閃存。
12. —種數(shù)據(jù)存儲(chǔ)方法，基于計(jì)算機(jī)實(shí)現(xiàn)數(shù)據(jù)存儲(chǔ)，所述計(jì)算機(jī)的主存儲(chǔ) 設(shè)備包括硬盤及閃存，其特征在于，步驟如下等待接收指令； 接收并解析數(shù)據(jù)寫入指令；判斷數(shù)據(jù)大小是否超過(guò)閃存存儲(chǔ)空間和/或閃存存儲(chǔ)空間是否小于閥值， 根據(jù)判斷結(jié)果將數(shù)據(jù)寫入閃存和/或?qū)?shù)據(jù)寫入硬盤。
全文摘要
本發(fā)明揭示了一種計(jì)算機(jī)，包括主存儲(chǔ)設(shè)備，包括硬盤及閃存，用于存儲(chǔ)數(shù)據(jù)；南橋，分別與所述硬盤及閃存連接，分別識(shí)別、控制所述硬盤及閃存；本發(fā)明可提升計(jì)算機(jī)系統(tǒng)啟動(dòng)運(yùn)行速度及硬盤數(shù)據(jù)存取速度，并平衡客戶對(duì)價(jià)格、性能、容量的需求。本發(fā)明還揭示了主存儲(chǔ)設(shè)備存儲(chǔ)裝置及數(shù)據(jù)存儲(chǔ)方法，基于計(jì)算機(jī)實(shí)現(xiàn)數(shù)據(jù)存儲(chǔ)。本發(fā)明通過(guò)將閃存與硬盤結(jié)合存儲(chǔ)數(shù)據(jù)，加快數(shù)據(jù)存取速度，提升操作系統(tǒng)啟動(dòng)、運(yùn)行速度，充分發(fā)揮閃存和硬盤的數(shù)據(jù)存儲(chǔ)優(yōu)勢(shì)。
文檔編號(hào)G06F12/00GK101551779SQ20081008755
公開(kāi)日2009年10月7日 申請(qǐng)日期2008年4月2日 優(yōu)先權(quán)日2008年4月2日
發(fā)明者松 林 申請(qǐng)人:深圳市朗科科技股份有限公司