專利名稱：一種系統(tǒng)定時(shí)方法和裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及高速串行接口協(xié)議(SRIO， Serial RapidIO)技術(shù)，特別涉 及一種利用SRIO消息傳遞作為系統(tǒng)定時(shí)的方法和裝置。
背景技術(shù)：
當(dāng)前，很多系統(tǒng)基于SRIO交換來構(gòu)建，比如，基站系統(tǒng)。圖1為現(xiàn)有基于SRIO交換的基站系統(tǒng)結(jié)構(gòu)示意圖(僅表示出與本發(fā)明相 關(guān)的組成部分)。如圖1所示，該基站系統(tǒng)由一個(gè)主控單元11和M 個(gè)基帶單元12組成。其中，主控單元11主要用于完成系統(tǒng)控制、配置和操作 維護(hù)等功能，基帶單元12主要用于完成基站信號(hào)處理等功能。其中，主控單元11中包括 一個(gè)SRIO交換芯片113和一個(gè)帶有SRIO接 口的處理器lll,兩者通過SRIO接口S(M)相連，并進(jìn)一步包括一個(gè)定時(shí)才莫塊 112?；鶐卧?2中包括 一個(gè)SRIO交換芯片122和N ( A^l)個(gè)帶有SRIO 接口的數(shù)字信號(hào)處理器(DSP， Digital Signal Processing ) 121 ，即121 ， 其中，j代表基帶單元的編號(hào)，取值為從0到M-1; i代表各DSP的編號(hào)，取值 為從0到N-l;此外，圖1所示基帶單元12中進(jìn)一步包括一個(gè)定時(shí)緩沖器123。 需要說明的是，為簡(jiǎn)化附圖，圖1中只表示出了一個(gè)基帶單元12,即基帶單元 (0) 12的內(nèi)部結(jié)構(gòu)，其它基帶單元12的內(nèi)部結(jié)構(gòu)與基帶單元(0) 12基本相 同，區(qū)別僅在于包括的DSP數(shù)目可能不同，不再贅述?；鶐卧?2中的AS尸C/力121通過各自的SRIO接口 SC/,/)與基帶單元12中 的SRIO交換芯片122相連；基帶單元12中的SRIO交換芯片122進(jìn)一步通過 SRIO接口S(力與主控單元11中的SRIO交換芯片113相連。主控單元11中的 定時(shí)模塊112輸出多組定時(shí)信號(hào)，即圖1中所示的r(力和r(M)。其中，定時(shí)信號(hào)r(力通過系統(tǒng)定時(shí)信號(hào)線發(fā)送到各基帶單元12中的定時(shí)緩沖器123,各定時(shí) 緩沖器123接收到定時(shí)信號(hào)r(力后，復(fù)制N份，并分別發(fā)送給自身所在基帶單 元12中的各DSP121,作為DSP中斷；定時(shí)信號(hào)r(M)通過系統(tǒng)定時(shí)信號(hào)線發(fā) 送給主控單元11中的處理器111,作為處理器中斷。通常，定時(shí)信號(hào)r(刀中既 包括幀中斷信息，又包括時(shí)隙中斷信息，而定時(shí)信號(hào)r(M)中通常只包括幀中斷 信息。后續(xù)過程中，各基帶單元12中的DSP121以及主控單元11中的處理器 111如何根據(jù)接收到的定時(shí)信號(hào)進(jìn)行相應(yīng)處理為本領(lǐng)域公知，且與本發(fā)明所述 方案無直接關(guān)系，故不作詳細(xì)介紹。從上述介紹可以看出，在現(xiàn)有基于SRIO交換的基站系統(tǒng)中，系統(tǒng)定時(shí)的 方式為使用專門的 一組系統(tǒng)定時(shí)信號(hào)線從主控單元中的定時(shí)模塊連接到各基 帶單元，通過所述系統(tǒng)定時(shí)信號(hào)線將定時(shí)模塊生成的定時(shí)信號(hào)發(fā)送到各基帶單 元，進(jìn)而發(fā)送到各基帶單元中的DSP?？墒?，這種系統(tǒng)定時(shí)方式如果應(yīng)用到基 于某些標(biāo)準(zhǔn)架構(gòu)，如微型通信計(jì)算架構(gòu)(MTCA， Micro Telecommunication Computing Architecture )構(gòu)建的基站系統(tǒng)中，尤其是采用高級(jí)子卡(AMC, Advanced Mezzanine Card)等標(biāo)準(zhǔn)板卡的基站系統(tǒng)中，就會(huì)帶來一系列問題， 比如MTCA架構(gòu)為一標(biāo)準(zhǔn)架構(gòu)，各板卡之間的連接方式按標(biāo)準(zhǔn)預(yù)先已經(jīng)確定， 所以，如果要在基于MTCA架構(gòu)的基站系統(tǒng)中采用圖l所示系統(tǒng)定時(shí)方式，可 能需要專門定制系統(tǒng)背板。另外，如果采用第三方提供的標(biāo)準(zhǔn)板卡，則可能需 要對(duì)基帶板卡(對(duì)應(yīng)基帶單元)及主控板卡(對(duì)應(yīng)主控單元)內(nèi)部的定時(shí)邏輯 進(jìn)行修改，而通常情況下，第三方是不會(huì)提供標(biāo)準(zhǔn)板卡的可編程邏輯及印刷電 路板(PCB, Printed Circuit Board)連線的詳細(xì)資料的，所以使得修改定時(shí)邏輯 不可行；另外，即使資料完善、技術(shù)可行，也會(huì)需要耗費(fèi)較大的修改工作量， 實(shí)現(xiàn)起來很不方便。有鑒于此，本發(fā)明主要目的在于提供一種系統(tǒng)定時(shí)方法，應(yīng)用該方法無 需定制系統(tǒng)背板或修改現(xiàn)有標(biāo)準(zhǔn)板卡，方便用戶使用。本發(fā)明的另 一 目的在于提供一種系統(tǒng)定時(shí)裝置，應(yīng)用該裝置無需定制系 統(tǒng)背板或修改現(xiàn)有標(biāo)準(zhǔn)板卡，方便用戶使用。為達(dá)到上述目的，本發(fā)明的技術(shù)方案是這樣實(shí)現(xiàn)的一種系統(tǒng)定時(shí)裝置，該裝置包括主控單元和基帶單元；其中，所述主 控單元中包括處理器和定時(shí)模塊；所述基帶單元中包括數(shù)字信號(hào)處理器 DSP;所述定時(shí)模塊，用于生成定時(shí)信號(hào)并發(fā)送到所述處理器； 所述處理器，用于根據(jù)接收到的所述定時(shí)信號(hào)生成定時(shí)編碼消息，并將 所述定時(shí)編碼消息發(fā)送給所述DSP;所述DSP,用于接收并獲取所述定時(shí)編碼消息中攜帶的定時(shí)信息。 一種系統(tǒng)定時(shí)方法，該方法包4舌主控單元中的定時(shí)模塊生成定時(shí)信號(hào)，并將所述定時(shí)信號(hào)發(fā)送給主控單 元中的處理器；所述主控單元中的處理器根據(jù)接收到的定時(shí)信號(hào)生成定時(shí)編碼消息，并 將所述定時(shí)編碼消息發(fā)送給基帶單元中的數(shù)字信號(hào)處理器DSP;所述基帶單元中的DSP接收并獲取所述定時(shí)編碼消息中攜帶的定時(shí)信自可見，本發(fā)明的技術(shù)方案中，主控單元中的定時(shí)模塊與基帶單元之間無 需使用系統(tǒng)定時(shí)信號(hào)線進(jìn)行連接，當(dāng)定時(shí)模塊生成定時(shí)信號(hào)后，直接發(fā)送給 處理器，由處理器根據(jù)接收到的定時(shí)信號(hào)生成定時(shí)編碼消息并發(fā)送到基帶單元中的DSP，基帶單元中的DSP接收并獲取定時(shí)編碼消息中攜帶的定時(shí)信 息。在基于SRIO交換的MTCA等架構(gòu)中應(yīng)用本發(fā)明的技術(shù)方案，無需定制 系統(tǒng)背板或修改現(xiàn)有標(biāo)準(zhǔn)板卡，方便了用戶使用。


圖1為現(xiàn)有基于SRIO交換的基站系統(tǒng)的結(jié)構(gòu)示意圖。 圖2為本發(fā)明系統(tǒng)定時(shí)裝置實(shí)施例的組成結(jié)構(gòu)示意圖。 圖3為本發(fā)明系統(tǒng)定時(shí)方法實(shí)施例的流程圖。
具體實(shí)施方式
為解決現(xiàn)有技術(shù)中存在的問題，本發(fā)明中提出一種新的系統(tǒng)定時(shí)方案 主控單元中的定時(shí)模塊生成定時(shí)信號(hào)，并發(fā)送給主控單元中的處理器；主控 單元中的處理器根據(jù)接收到的定時(shí)信號(hào)生成定時(shí)編碼消息，并將該定時(shí)編碼 消息發(fā)送給基帶單元中的DSP;基帶單元中的DSP接收并獲取該定時(shí)編碼 消息中攜帶的定時(shí)信息。為使本發(fā)明的目的、技術(shù)方案及優(yōu)點(diǎn)更加清楚明白，以下參照附圖并舉實(shí) 施例，對(duì)本發(fā)明作進(jìn)一步地詳細(xì)說明。圖2為本發(fā)明系統(tǒng)定時(shí)裝置實(shí)施例的組成結(jié)構(gòu)示意圖。如圖2所示，該 裝置包括主控單元21和M ( )個(gè)基帶單元22;主控單元21中進(jìn)一步包括處理器211和定時(shí)模塊212;每個(gè)基帶單元中進(jìn)一步包括一個(gè)以上的 DSP221。為簡(jiǎn)化附圖，圖2中只表示出了一個(gè)基帶單元22，即基帶單元(O) 22的內(nèi)部結(jié)構(gòu)，該基帶單元(0) 22中包括N個(gè)DSP221;其它基帶單元22 的內(nèi)部結(jié)構(gòu)與基帶單元(0) 22基本相同，區(qū)別僅在于可能包括的DSP221 數(shù)目不同，不再贅述。定時(shí)模塊212，用于生成定時(shí)信號(hào)并發(fā)送到處理器211;現(xiàn)有技術(shù)中， 定時(shí)模塊112發(fā)送給處理器111的定時(shí)信號(hào)中只包括幀中斷信息，而這里所 提到的定時(shí)信號(hào)則要既包括幀中斷信息，又包括時(shí)隙中斷信息，即和現(xiàn)有技 術(shù)中定時(shí)模塊112發(fā)送給各基帶單元12中的定時(shí)緩沖器123的定時(shí)信號(hào)類 似。處理器211，用于根據(jù)接收到的定時(shí)信號(hào)生成定時(shí)編碼消息，并將該定 時(shí)編碼消息發(fā)送給每個(gè)基帶單元22中的各個(gè)DSP221; DSP221,用于接收并獲取該定時(shí)編碼消息中攜帶的定時(shí)信息。其中，處理器211向各基帶單元22中的各DSP221發(fā)送定時(shí)編碼消息 的具體方式為通過SRIO交換芯片發(fā)送。即，主控單元21中進(jìn)一步包括 一個(gè)SRIO交換芯片213，每個(gè)基帶單元22中進(jìn)一步包括一個(gè)SRIO交換芯 片222:主控單元21中的SRIO交換芯片213用于接收來自處理器211的定 時(shí)編碼消息，并將該定時(shí)編碼消息發(fā)送給每個(gè)基帶單元22中的SRIO芯片 222;每個(gè)基帶單元22中的SRIO交換芯片222用于將接收到的定時(shí)編碼消 息復(fù)制一定份數(shù)(與所在基帶單元22中的DSP221數(shù)相同)后，分別發(fā)送 給所在基帶單元22中的各DSP221。主控單元21中的SRIO交換芯片213 和處理器211之間，主控單元21中的SRIO交換芯片213和每個(gè)基帶單元 22中的SRIO交換芯片222之間，以及每個(gè)基帶單元22中的SRIO交換芯 片222和各個(gè)DSP221之間，均通過SRIO接口相連。從圖2可以看出，該實(shí)施例所示結(jié)構(gòu)與圖l所示結(jié)構(gòu)相比，區(qū)別僅在于 去除了主控單元中的定時(shí)模塊和各基帶單元之間的系統(tǒng)定時(shí)信號(hào)線，并去除 了基帶單元中的定時(shí)緩沖器及其分別連接到各DSP的系統(tǒng)定時(shí)信號(hào)線?；谏鲜鲅b置，圖3為本發(fā)明系統(tǒng)定時(shí)方法實(shí)施例的流程圖。如圖3所 示，包括以下步驟步驟3i:主控單元中的定時(shí)模塊生成一個(gè)有效的定時(shí)信號(hào)，并發(fā)送給 主控單元中的處理器。依據(jù)之前的介紹可知，現(xiàn)有技術(shù)中，定時(shí)模塊發(fā)送給處理器的定時(shí)信號(hào) 中只包括幀中斷信息，而本步驟中所述的定時(shí)信號(hào)則要既包括幀中斷信息， 又包括時(shí)隙中斷信息，即和現(xiàn)有技術(shù)中定時(shí)模塊發(fā)送給各基帶單元中的定時(shí) 緩沖器的定時(shí)信號(hào)類似。定時(shí)模塊如何生成定時(shí)信號(hào)為本領(lǐng)域公知，不再贅 述。步驟32:主控單元中的處理器根據(jù)接收到的定時(shí)信號(hào)生成一個(gè)定時(shí)編 碼消息。該定時(shí)編碼消息可以是符合SRIO規(guī)范的門鈴消息(doorbell message )或數(shù)據(jù)消息(data message)，具體如何生成為本領(lǐng)域公知。當(dāng)然，處理器 也需要根據(jù)接收到的定時(shí)信號(hào)按現(xiàn)有方式進(jìn)行自身的相應(yīng)處理。步驟33:主控單元中的處理器將生成的定時(shí)編碼消息發(fā)送給主控單元 中的SRIO交換芯片。步驟34:主控單元中的SRIO交換芯片將該定時(shí)編碼消息發(fā)送給各基帶 單元中的SRIO交換芯片。步驟35:各基帶單元中的SRIO交換芯片將接收到的定時(shí)編碼消息復(fù)制 N份，N的取值與自身所在基帶單元中包括的DSP個(gè)數(shù)相同，并將這N份 定時(shí)編碼消息分別發(fā)送給自身所在基帶單元中的各DSP。在實(shí)際應(yīng)用中，可為定時(shí)編碼消息設(shè)置最高或較高的優(yōu)先級(jí)，這樣，當(dāng) 有多個(gè)消息需要進(jìn)行發(fā)送時(shí)，可保證優(yōu)先發(fā)送該定時(shí)編碼消息，以減少傳輸 時(shí)延。步驟36:各DSP接收到該定時(shí)編碼消息后，對(duì)該消息進(jìn)行解析，獲取 其中攜帶的定時(shí)信息。后續(xù)處理為現(xiàn)有技術(shù)，不再贅述。需要說明的是，圖3所示實(shí)施例中僅以一次定時(shí)信號(hào)的發(fā)送為例進(jìn)行說 明，后續(xù)各次定時(shí)信號(hào)的發(fā)送與圖3所示流程基本相同，只是不同的定時(shí)信 號(hào)可能使用不同的定時(shí)編碼消息來進(jìn)行區(qū)別，不再贅述?？傊?，本發(fā)明的技術(shù)方案中，主控單元中的定時(shí)模塊與基帶單元之間無 需使用系統(tǒng)定時(shí)信號(hào)線進(jìn)行連接，當(dāng)定時(shí)模塊生成定時(shí)信號(hào)后，直接發(fā)送給 處理器，由處理器根據(jù)接收到的定時(shí)信號(hào)生成定時(shí)編碼消息并發(fā)送到基帶單 元中的各DSP，各DSP接收并獲取定時(shí)編碼消息中攜帶的定時(shí)信息。在基 于SRIO交換的MTCA等架構(gòu)中應(yīng)用本發(fā)明的技術(shù)方案，無需定制系統(tǒng)背板 或修改現(xiàn)有標(biāo)準(zhǔn)板卡，方便了用戶使用。綜上所述，以上僅為本發(fā)明的較佳實(shí)施例而已，并非用于限定本發(fā)明的 保護(hù)范圍。凡在本發(fā)明的精神和原則之內(nèi)，所作的任何修改、等同替換、改 進(jìn)等，均應(yīng)包含在本發(fā)明的保護(hù)范圍之內(nèi)。
權(quán)利要求
1、一種系統(tǒng)定時(shí)裝置，其特征在于，該裝置包括主控單元和基帶單元；其中，所述主控單元中包括處理器和定時(shí)模塊；所述基帶單元中包括數(shù)字信號(hào)處理器DSP；所述定時(shí)模塊，用于生成定時(shí)信號(hào)并發(fā)送到所述處理器；所述處理器，用于根據(jù)接收到的所述定時(shí)信號(hào)生成定時(shí)編碼消息，并將所述定時(shí)編碼消息發(fā)送給所述DSP；所述DSP，用于接收并獲取所述定時(shí)編碼消息中攜帶的定時(shí)信息。
2、 根據(jù)權(quán)利要求1所述的裝置，其特征在于，所述主控單元中進(jìn)一步 包括高速串行接口協(xié)議SRIO交換芯片；所述基帶單元中進(jìn)一步包括SRIO 交換芯片；所述主控單元中的SRIO交換芯片，用于接收來自所述處理器的定時(shí)編 碼消息，并將所述定時(shí)編碼消息發(fā)送給所述基帶單元中的SRIO交換芯片；所述基帶單元中的交換SRIO芯片，用于將接收到的定時(shí)編碼消息發(fā)送 給所述DSP。
3、 根據(jù)權(quán)利要求2所述的裝置，其特征在于，所述處理器與所述主控 單元中的SRIO交換芯片之間，所述主控單元中的SRIO交換芯片和所述基 帶單元中的SRIO交換芯片之間，以及所述基帶單元中的SRIO交換芯片和 所述DSP之間，均通過SRIO接口相連。
4、 根據(jù)權(quán)利要求l、 2或3所述的裝置，其特征在于，所述基帶單元為 一個(gè)以上，所述每個(gè)基帶單元中包括的DSP為一個(gè)以上。
5、 一種系統(tǒng)定時(shí)方法，其特征在于，該方法包括 主控單元中的定時(shí)模塊生成定時(shí)信號(hào)，并將所述定時(shí)信號(hào)發(fā)送給主控單元中的處理器；所述主控單元中的處理器根據(jù)接收到的定時(shí)信號(hào)生成定時(shí)編碼消息，并 將所述定時(shí)編碼消息發(fā)送給基帶單元中的數(shù)字信號(hào)處理器DSP;所述基帶單元中的DSP接收并獲取所述定時(shí)編碼消息中攜帶的定時(shí)信白
6、 根據(jù)權(quán)利要求5所述的方法，其特征在于，所述定時(shí)編碼消息為符 合高速串行接口協(xié)議SRIO規(guī)范的門鈴消息doorbell message或數(shù)據(jù)消息data message。
7、 根據(jù)權(quán)利要求5或6所述的方法，其特征在于，所述將所述定時(shí)編 碼消息發(fā)送給基帶單元中的DSP包括將所述定時(shí)編碼消息按照預(yù)先設(shè)置的最高或較高優(yōu)先級(jí)發(fā)送給所述基 帶單元中的DSP。
8、 根據(jù)權(quán)利要求5或6所述的方法，其特征在于，所述將所述定時(shí)編 碼消息發(fā)送給基帶單元中的DSP包括所述主控單元中的處理器將生成的定時(shí)編碼消息發(fā)送給主控單元中的 SRIO交換芯片；所述主控單元中的SRIO交換芯片將所述定時(shí)編碼消息發(fā)送給基帶單元 中的SRIO交換芯片；所述基帶單元中的SRIO交換芯片將接收到的定時(shí)編碼消息發(fā)送給自身 所在基帶單元中的DSP。
全文摘要
本發(fā)明公開了一種系統(tǒng)定時(shí)裝置，包括主控單元和基帶單元，所述主控單元中包括處理器和定時(shí)模塊，所述基帶單元中包括數(shù)字信號(hào)處理器(DSP)；其中所述定時(shí)模塊，用于生成定時(shí)信號(hào)并發(fā)送到所述處理器；所述處理器，用于根據(jù)接收到的所述定時(shí)信號(hào)生成定時(shí)編碼消息，并將所述定時(shí)編碼消息發(fā)送給所述DSP；所述DSP，用于接收并獲取所述定時(shí)編碼消息中攜帶的定時(shí)信息。本發(fā)明同時(shí)公開了一種系統(tǒng)定時(shí)方法。在基于高速串行接口協(xié)議(SRIO)交換的微型通信計(jì)算架構(gòu)(MTCA)等架構(gòu)中應(yīng)用本發(fā)明所述的系統(tǒng)定時(shí)方法和裝置，無需定制系統(tǒng)背板或修改現(xiàn)有標(biāo)準(zhǔn)板卡，方便了用戶使用。
文檔編號(hào)G06F1/04GK101600268SQ200810114309
公開日2009年12月9日 申請(qǐng)日期2008年6月3日 優(yōu)先權(quán)日2008年6月3日
發(fā)明者馬衛(wèi)國(guó) 申請(qǐng)人:大唐移動(dòng)通信設(shè)備有限公司