專利名稱：袖珍閃存卡的擴展方法和裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及嵌入式系統(tǒng)應(yīng)用領(lǐng)i或，并且特別地，涉及一種袖王余 閃存卡的擴展方法和裝置。
背景技術(shù)：
袖珍閃存卡(Compact Flash Card, CF卡)是一種通用大容量 存儲介質(zhì)，目前，CF卡在4艮多嵌入式i殳計中都有所應(yīng)用，尤其是在 穩(wěn)定性要求較高而不能采用硬盤或者微硬盤的場合。
在應(yīng)用的過程中，不可避免地需要對CF卡進4亍擴展。通常采 用的對CF卡的擴展方法有很多。例如，通過CPU的PCMCIA接口 擴展，以及通過CPU的本地總線擴展等。
在目前中提出的技術(shù)中，提供了一種擴展方法，在該方法中， CPU的本地總線通過CPLD與CF卡連接，CPLD中進行信號的處 理和連4妻，保證CF卡工作于True IDE工作才莫式。另外，還有一種 擴展方式是通過CPU所帶的PCI總線來擴展CF卡，但一般都需要 采用類似于PCI9054等的PCI接口芯片先將PCI總線轉(zhuǎn)化為本地總 線。
并且，在目前技術(shù)中，很多子卡的本地總線沒有通過子卡插座 引出來，或者引出來的數(shù)量不夠，或者大小端模式不一致等，很難 做到兼容，通用性會受到限制；并且，在進行芯片的橋接時，將會增加擴展的成本，在配置上也缺少靈活性。針對這些CF卡擴展時 出現(xiàn)的問題，目前尚未提出有效的解決方案。

發(fā)明內(nèi)容
考慮到上述問題而做出本發(fā)明，為此，本發(fā)明的主要目的在于 提供一種袖珍閃存卡的擴展方案，以解決相關(guān)技術(shù)中CF卡擴展存 在的兼容性和靈活性差、以及擴展成本高的問題。
根據(jù)本發(fā)明的實施例，提供了 一種袖珍閃存卡的擴展方法。
該方法包括配置與袖珍閃存卡連接的現(xiàn)場可編程門陣列的 PCI軟核邏輯單元即外圍通信接口軟核邏輯單元；配置現(xiàn)場可編程 門陣列的袖珍閃存卡邏輯單元，將現(xiàn)場可編程門陣列才莫擬為PCI設(shè) 備，使得與現(xiàn)場可編程門陣列連接的CPU能夠通過現(xiàn)場可編程門陣 列與袖珍閃存卡進行通信；在CPU上配置模擬的PCI設(shè)備的上層驅(qū) 動，并基于上層驅(qū)動配置袖珍閃存卡的驅(qū)動。
其中，配置PCI軟核邏輯單元的處理包括以下至少之一配置 PCI壽欠核的參凄t配置部分邏輯4戈碼、配置PCI專欠核的調(diào)用邏輯^碼、 配置PCI測試寄存器實現(xiàn)邏輯代碼、配置PCII欠核的tt據(jù)位寬、配 置袖珍閃存卡的凄t據(jù)位寬、配置袖3>閃存卡的位寬、配置PCI專欠核 的從屬模式。
并且，在配置上層驅(qū)動時，該方法進一步包括4艮據(jù)配置的PCI 測試寄存器實現(xiàn)邏輯代碼讀寫PCI軟核的測試寄存器， -驗證上層驅(qū) 動及袖珍閃存卡是否正確。
其中，從屬模式為以下至少之一主用模式、被用模式、主用 才莫式與備用沖莫式結(jié)合的主^皮用混合模式。此外，配置袖珍閃存卡邏輯單元的處理包括以下至少之一配 置PCI軟核的通訊邏輯代碼、配置袖珍閃存卡的地址凄t據(jù)線處理邏 輯代碼、配置袖J余閃存卡的控制信號產(chǎn)生邏輯代碼。
另夕卜，在配置了袖珍閃存卡的驅(qū)動之后，該方法可進一步包括
在CPU上將袖珍閃存卡掛4妄至文件系統(tǒng)及預(yù)定月l務(wù)。
根據(jù)本發(fā)明的另 一 實施例，提供了 一種袖珍閃存卡的擴展裝置。
該裝置包括PCI軟核邏輯單元配置模塊，用于配置與袖珍閃 存卡連接的現(xiàn)場可編程門陣列的PCI軟核邏輯單元即外圍通信接口 專欠核邏輯單元；袖^余閃存卡邏輯單元配置才莫塊，用于配置現(xiàn)場可編 程門陣列的袖珍閃存卡邏輯單元，將現(xiàn)場可編程門陣列模擬為PCI 設(shè)備，使得與現(xiàn)場可編程門陣列連接的CPU能夠通過現(xiàn)場可編程門 陣列與袖珍閃存卡進行通信；驅(qū)動配置模塊，用于在CPU上配置模 擬的PCI i殳備的上層驅(qū)動，并基于上層驅(qū)動配置袖J余閃存卡的驅(qū)動。
其中，PCI專欠核邏輯單元配置才莫塊配置PCI軟核邏輯單元的處 理包括以下至少之一配置PCl4欠核的參凄t配置部分邏輯^碼、配 置PCI庫欠核的調(diào)用邏輯^碼、配置PCI測試寄存器實現(xiàn)邏輯代碼、 配置PCI軟核的數(shù)據(jù)位寬、配置袖珍閃存卡的數(shù)據(jù)位寬、配置袖珍 閃存卡的位寬、配置PCI^L核的^v屬才莫式。
并且，驅(qū)動配置才莫塊還用于在配置上層驅(qū)動時才艮據(jù)配置的PCI 測試寄存器實現(xiàn)邏輯代碼讀寫PCI軟核的測試寄存器，驗證上層驅(qū) 動及袖i余閃存卡是否正確。
此外，袖珍閃存卡邏輯單元配置才莫塊配置袖J余閃存卡邏輯單元 的處理包括以下至少之一配置PCI軟核的通訊邏輯代碼、配置袖王余閃存卡的地址凄史據(jù)線處理邏輯代碼、配置袖J余閃存卡的控制信號 產(chǎn)生邏輯代碼。
通過本發(fā)明的上述^支術(shù)方案，能夠充分利用PCIcore的特性， 實現(xiàn)靈活、高效及低成本的CF卡擴展。


此處所說明的附圖用來4是供對本發(fā)明的進一步理解，構(gòu)成本申 請的一部分，本發(fā)明的示意性實施例及其說明用于解釋本發(fā)明，并 不構(gòu)成對本發(fā)明的不當(dāng)限定。在附圖中
圖1是在實現(xiàn)才艮據(jù)本發(fā)明方法實施例的CF卡的擴展方法時 CPU、 FPGA、以及CF卡的連接示意圖2是根據(jù)本發(fā)明方法實施例的CF卡的擴展方法的流程圖3是才艮據(jù)本發(fā)明方法實施例的CF卡的擴展方法的處理實例 的流程圖4是才艮據(jù)本發(fā)明方法實施例的CF卡的擴展方法中CPU對 CF卡進4亍控制的處理流程圖5是根據(jù)本發(fā)明裝置實施例的CF卡的擴展裝置的框圖。
具體實施例方式
方法實施例
在本實施例中，提供了一種袖珍閃存卡(CF卡)的擴展方法。
該方法主要涉及到CPU、內(nèi)含PCI core的FPGA、以及CF卡， 其中，CPU通過PCI總線與單板上的各個硬件單元相通訊。具體的 連才妄關(guān)系如圖1所示。在圖1中，CPU通過PCI總線連接至FPGA，F(xiàn)PGA的PCI core邏輯單元連接至CF卡擴展邏輯以及用于實現(xiàn)單 4反的其它擴展功能的其它邏輯單元，F(xiàn)PGA通過CF卡地址線、CF 卡控制線、CF卡數(shù)據(jù)線連接至CF卡，且FPGA還連接至其它設(shè)備。
如圖2所示，根據(jù)本實施例的CF卡的擴展方法包括步驟S202, 配置(開發(fā))與CF卡連接的FPGA的PCI軟核(PCI core )邏輯單 元；步驟S204,配置(開發(fā))FPGA的CF卡邏輯單元，將FPGA 模擬為PCI設(shè)備，使得與FPGA連接的CPU能夠通過FPGA與CF 卡進行通信；步驟S106,在CPU上配置(開發(fā))模擬的PCI設(shè)備 的上層驅(qū)動，并基于上層驅(qū)動配置CF卡的驅(qū)動。
其中，配置PCI core邏輯單元的處理包括以下至少之一酉己置 PCI core的參數(shù)配置部分邏輯代碼、配置PCI core的調(diào)用邏輯代碼、 配置PCI測試寄存器實現(xiàn)邏輯代碼、配置PCI core的數(shù)據(jù)位寬、配 置CF卡的凄t據(jù)位寬、配置CF卡的位寬、配置PCI core的從屬(slave ) 模式。
并且，在配置上層驅(qū)動時，該方法進一步包纟舌纟艮據(jù)配置的PCI 測試寄存器實現(xiàn)邏輯代碼讀寫PCI core的測試寄存器，以-驗證上層 驅(qū)動及CF卡是否正確。
其中，從屬模式為以下至少之一主用模式、被用模式、主用 才莫式與備用才莫式結(jié)合的主^皮用混合模式。
此外，配置CF卡邏輯單元的處理包括以下至少之一配置PCI core的通訊邏輯4戈碼、配置CF卡的;也址tU居線處理邏輯^碼、配 置CF卡的控制信號產(chǎn)生邏輯代碼。
另夕卜，在配置了 CF卡的驅(qū)動之后，該方法可進一步包^":
在CPU上將CF卡掛4妄至文件系統(tǒng)及預(yù)定月l務(wù)。下面將結(jié)合具體實例描述本實施例。
在硬件電路上，使用的嵌入式CPU是PowerPC,具體地，在本 實例中，選用CPU的是MPC8541 ，并將CPU最小系統(tǒng)4故成PrPMC 子卡的形式，子卡插接在ANCP(高級網(wǎng)元控制處理板)上，母板上 有內(nèi)含PCI core的FPGA，其中，在本實例中，F(xiàn)PGA選用的是 LFXP15。以FPGA為核心可以擴展了很多器件，下面將描述本發(fā)明 4是出的擴展大容量(4Gbyte) CF卡的具體實現(xiàn)過程。
進4亍擴展時，系統(tǒng)i殳計可分為邏輯開發(fā)和驅(qū)動程序開發(fā)兩個環(huán) 節(jié)。圖3示出了在進行擴展時的詳細處理流程，如圖3所示，邏輯 開發(fā)包4舌以下處理過程
302, PCIcore的生成和定制邏輯單元，由于本實例中采用的是 Lattice的FPGA,所以實用的工具是ispLEVER中的IPexpress;
304， PCI core參數(shù)設(shè)定及模塊引用邏輯單元，在該步驟中， 需要根據(jù)自己的需求來設(shè)定PCI配置空間中每個參數(shù)的值，例如， 在6個工作區(qū)中使用哪個工作區(qū)、每個工作區(qū)工作于IO方式還是 Memory方式、以及每個工作區(qū)空間的大小等；
306，配置32位寬數(shù)據(jù)(PCI側(cè))和8位寬數(shù)據(jù)(CF卡側(cè))相 互轉(zhuǎn)換邏輯單元，依據(jù)(Ltj—nwl ( PCI core讀寫信號)，Bar—hit( PCI core空間區(qū)分4言號)，Lt—command—out ( PCI core命令解^H言號)} 區(qū)分數(shù)據(jù)方向，依據(jù)Lt_cben—out ( PCI core數(shù)據(jù)位寬掩碼)來區(qū)分 位數(shù)據(jù)來源(對應(yīng)4個8位中的第幾個8位)；
308，配置CF卡地址產(chǎn)生邏輯單元。主務(wù)濃據(jù)Lt—cben—out來 識別地址位掩碼，并且要處理好CF_reg_n ( CF卡屬性區(qū)和文件區(qū) 的區(qū)分信號)的控制；310，配置CF卡讀寫信號控制邏輯單元。要注意我們應(yīng)用的是 CF卡的Memory工作方式(CF卡有Memory和True IDE兩種工作 方式)，所以對應(yīng)于True IDE工作方式的管腳要進行屏蔽才喿作；
312，配置CF卡片選信號控制邏輯單元；
314,配置CF卡復(fù)位控制邏輯單元，其中，此類信號可由IP 才亥定制時自動產(chǎn)生；
如圖3所示，驅(qū)動程序開發(fā)分為
316,配置PCI設(shè)備驅(qū)動配置軟件單元，包括PCI空間沖莫式配 置(Memory方式還是IO方式)，PCI空間基地址配置等；
318,配置PCI底層訪問控制函數(shù)實現(xiàn)單元，包括8位、16位、 32位寬數(shù)據(jù)的讀寫函數(shù)；
320,配置CF卡驅(qū)動底層函數(shù)實現(xiàn)單元，要調(diào)用PCI底層訪問 函數(shù)。包括CF卡寄存器讀函數(shù)、寄存器寫函數(shù)、扇區(qū)(sector)讀 函凄t、扇區(qū)寫函凄史；
322，配置CF卡上層驅(qū)動單元，例如，包纟舌扇區(qū)讀寫流程控制、 文件系統(tǒng)掛4妄、FTP掛4妄等。
圖4是根據(jù)本實施例的方法中CPU對CF卡進行控制的處理流 程圖。
如圖4所示，包括以下處理過程 402， CPU上層專i^f牛發(fā)出讀寫i青求； 404， CF卡驅(qū)動和PCI驅(qū)動訪問^/f牛；406，邏輯芯片進4亍時序切換； 408， CF卡相應(yīng)讀寫i青求。
通過上述處理，可以在不利用CPU的DMA和中斷資源的情況 下，保證CF卡在FTP環(huán)境中上傳下載文件的速率在2M byte/s以 上，如果使PCI工作在burst工作才莫式并利用CPU的DMA資源， 那么讀寫速度將更為可觀，在同樣的條件下，較之于本地總線方式， 讀寫卡的速度至少在原來的2倍以上。
另外，利用PCI高效的特點和邏輯設(shè)計靈活性的特點，為以后 擴展SD卡等很多設(shè)備奠定了技術(shù)基礎(chǔ)。
裝置實施例
在本實施例中，提供了 一種CF卡的擴展裝置。
如圖5所示，4艮據(jù)本實施例的CF卡的擴展裝置包4舌PCI core 邏輯單元配置才莫塊502,用于配置與CF卡連^^妄的FPGA的PCI core 邏輯單元即外圍通信接口軟核邏輯單元；CF卡邏輯單元配置才莫塊 504，用于配置FPGA的CF卡邏輯單元，將FPGA模擬為PCI設(shè)備， 使得與FPGA連接的CPU能夠通過FPGA與CF卡進行通信；驅(qū)動 配置模塊506，用于在CPU上配置模擬的PCI設(shè)備的上層驅(qū)動，并 基于上層驅(qū)動配置CF卡的驅(qū)動。
其中，PCI core邏輯單元配置模塊502配置PCI core邏輯單元 的處理包括以下至少之一配置PCI core的參數(shù)配置部分邏輯代碼、 配置PCI core的調(diào)用邏輯代碼、配置PCI測試寄存器實現(xiàn)邏輯代碼、 配置PCI core的數(shù)據(jù)位寬、配置CF卡的數(shù)據(jù)位寬、配置CF卡的位 寬、配置PCI core的乂人屬才莫式。并且，驅(qū)動配置才莫塊506還用于在配置上層驅(qū)動時才艮據(jù)配置的 PCI測試寄存器實現(xiàn)邏輯代碼讀寫PCI core的測試寄存器，驗證上 層驅(qū)動及CF卡是否正確。
此外，CF卡邏輯單元配置才莫塊504配置CF卡邏輯單元的處理 包括以下至少之一配置PCI core的通訊邏輯代碼、配置CF卡的 地址數(shù)據(jù)線處理邏輯代碼、配置CF卡的控制信號產(chǎn)生邏輯代碼。
綜上所述，本發(fā)明利用可編程邏輯器件的PCI core來實現(xiàn)CPU 與CF卡的擴展連接，較之于利用本地總線方式，使用PCI方式的 優(yōu)點在于
(1 )本發(fā)明在大多數(shù)較復(fù)雜的嵌入式系統(tǒng)都會采用子卡的形 式，例如采用PrPMC (處理器PCI背卡)的情況下，保^〖正了擴展的 兼容性；(2)由于PCI總線對于任何CPU來說都是一致的，而本地 總線卻常有差異，針對這種問題，本發(fā)明能夠保證良好的通用性； (3)并且，由于PCI總線效率要高于本地總線，因此，本發(fā)明可以 達到更高的處理姿丈率。
較之于使用橋接芯片的方案，本方明的優(yōu)點在于(l)在系統(tǒng) 母板上的FPGA ( —般的系統(tǒng)設(shè)計中都會有FPGA， CF卡的擴展連 接^f又僅使用其中一部分邏輯資源)中含有PCI core的軟核(現(xiàn)在4艮 多可編程器件都支持PCI core)的情況下，可以在不增加其他器件 的情況下進行這種功能實現(xiàn)，節(jié)約成本，尤其是較之于很多利用 PCI9054等PCI總線接口芯片的方案，優(yōu)勢更為明顯；(2 )通過這 種邏輯軟核的方式擴展CF卡，可以充分發(fā)揮邏輯的靈活性，具體 表現(xiàn)如下(21) CF卡具有True IDE、 IO、 Memory等各種工作方 式，通過邏輯調(diào)整，可以兼容各種工作模式。而使用ASIC芯片很 難做到這種兼容，(22 )可以在邏輯內(nèi)部對控制時序進行靈活的調(diào)整， 從而達到最佳的傳輸速率和效率；(3)使用這種PCI core單元還可以擴展4艮多其他的內(nèi)外部i殳備，例如，項目中在PCI core在擴展CF 卡的同時，還擴展了 ASRAM等單元。
借助于本發(fā)明的技術(shù)方案，能夠充分利用PCI core的特性，實 現(xiàn)靈活、高效及^氐成本的CF卡擴展。
以上所述〗又為本發(fā)明的優(yōu)選實施例而已，并不用于限制本發(fā)明， 對于本領(lǐng)域的技術(shù)人員來說，本發(fā)明可以有各種更改和變化。凡在 本發(fā)明的精神和原則之內(nèi)，所作的任何修改、等同替換、改進等， 均應(yīng)包含在本發(fā)明的保護范圍之內(nèi)。
權(quán)利要求
1.一種袖珍閃存卡的擴展方法，其特征在于，包括配置與所述袖珍閃存卡連接的現(xiàn)場可編程門陣列的PCI軟核邏輯單元即外圍通信接口軟核邏輯單元；配置所述現(xiàn)場可編程門陣列的袖珍閃存卡邏輯單元，將所述現(xiàn)場可編程門陣列模擬為PCI設(shè)備，使得與所述現(xiàn)場可編程門陣列連接的CPU能夠通過所述現(xiàn)場可編程門陣列與所述袖珍閃存卡進行通信；在所述CPU上配置模擬的所述PCI設(shè)備的上層驅(qū)動，并基于所述上層驅(qū)動配置所述袖珍閃存卡的驅(qū)動。
2. 根據(jù)權(quán)利要求1所述的方法，其特征在于，配置所述PCI軟核 邏輯單元的處理包4舌以下至少之一 配置所述PCI軟核的參數(shù)配置部分邏輯代碼、配置所述 PCI軟核的調(diào)用邏輯代碼、配置PCI測試寄存器實現(xiàn)邏輯代碼、 配置所述PCI專欠核的凄t據(jù)位寬、配置所述袖i余閃存卡的數(shù)據(jù)位 寬、配置所述袖珍閃存卡的位寬、配置所述PCll欠核的乂人屬才莫 式。
3. ^艮據(jù)纟又利要求2所述的方法，其特4正在于，在配置所述上層驅(qū) 動時，進一步包括才艮據(jù)配置的所述PCI測試寄存器實現(xiàn)邏輯^C碼讀寫所述 PCI庫欠核的測試寄存器，，險i正所述上層驅(qū)動及所述袖珍閃存卡 是否正確。
4. 根據(jù)權(quán)利要求2所述的方法，其特征在于，所述從屬模式為以 下至少之一主用模式、被用模式、所述主用模式與所述備用 模式結(jié)合的主被用混合模式。
5. 才艮據(jù)^又利要求1所述的方法，其特征在于，配置所述袖珍閃存 卡邏輯單元的處理包括以下至少之一配置所述PCI軟核的通訊邏輯代碼、配置所述袖珍閃存卡 的地址數(shù)據(jù)線處理邏輯代碼、配置所述袖珍閃存卡的控制信號 產(chǎn)生邏輯代碼。
6. 根據(jù)權(quán)利要求1所述的方法，其特征在于，在配置了所述袖珍 閃存卡的驅(qū)動之后，進一步包4舌在所述CPU上將所述袖珍閃存卡掛*接至文件系統(tǒng)及預(yù)定 服務(wù)。
7. —種袖珍閃存卡的擴展裝置，其特征在于，包括PCI軟核邏輯單元配置模塊，用于配置與所述袖珍閃存卡 連接的現(xiàn)場可編程門陣列的PCI軟核邏輯單元即外圍通信接 口專欠核邏輯單元；袖珍閃存卡邏輯單元配置才莫塊，用于配置所述現(xiàn)場可編程 門陣列的袖珍閃存卡邏輯單元，將所述現(xiàn)場可編程門陣列才莫擬 為PCI設(shè)備，佳:得與所述現(xiàn)場可編程門陣列連接的CPU能夠 通過所述現(xiàn)場可編程門陣列與所述袖珍閃存卡進行通信；驅(qū)動配置沖莫塊，用于在所述CPU上配置才莫擬的所述PCI 設(shè)備的上層驅(qū)動，并基于所述上層驅(qū)動配置所述袖珍閃存卡的 驅(qū)動。
8. 根據(jù)權(quán)利要求7所述的裝置，其特征在于，所述PCI軟核邏輯 單元配置才莫塊配置所述PCI壽欠核邏輯單元的處理包括以下至 少之一配置所述PCI l欠核的參lt配置部分邏輯代碼、配置所述 PCI軟核的調(diào)用邏輯代碼、配置PCI測試寄存器實現(xiàn)邏輯代碼、 配置所述PCI軟核的數(shù)據(jù)位寬、配置所述袖珍閃存卡的數(shù)據(jù)位 寬、配置所述袖珍閃存卡的位寬、配置所述PCI軟核的從屬模式。
9. 根據(jù)權(quán)利要求8所述的裝置，其特征在于，所述驅(qū)動配置模塊 還用于在配置所述上層驅(qū)動時4艮據(jù)配置的所述PCI測試寄存 器實現(xiàn)邏輯代碼讀寫所述PCI軟核的測試寄存器，驗證所述上 層驅(qū)動及所述袖珍閃存卡是否正確。
10. 根據(jù)權(quán)利要求7所述的裝置，其特征在于，所述袖珍閃存卡邏 輯單元配置才莫塊配置所述袖^余閃存卡邏輯單元的處理包括以 下至少之一配置所述PCI軟核的通訊邏輯代碼、配置所述袖珍閃存卡 的地址凄t據(jù)線處理邏輯代碼、配置所述袖J貪閃存卡的控制信號 產(chǎn)生邏輯代碼。
全文摘要
本發(fā)明公開了一種袖珍閃存卡的擴展方法和裝置，其中，該方法包括配置與袖珍閃存卡連接的現(xiàn)場可編程門陣列的PCI軟核邏輯單元即外圍通信接口軟核邏輯單元；配置現(xiàn)場可編程門陣列的袖珍閃存卡邏輯單元，將現(xiàn)場可編程門陣列模擬為PCI設(shè)備，使得與現(xiàn)場可編程門陣列連接的CPU能夠通過現(xiàn)場可編程門陣列與袖珍閃存卡進行通信；在CPU上配置模擬的PCI設(shè)備的上層驅(qū)動，并基于上層驅(qū)動配置袖珍閃存卡的驅(qū)動。通過使用本發(fā)明，能夠充分利用PCI core的特性，實現(xiàn)靈活、高效及低成本的CF卡擴展。
文檔編號G06F13/10GK101620576SQ20081013070
公開日2010年1月6日 申請日期2008年6月30日 優(yōu)先權(quán)日2008年6月30日
發(fā)明者孫士友 申請人:中興通訊股份有限公司