專利名稱：：電子電路中的信息的保護(hù)的制作方法
技術(shù)領(lǐng)域：
：本發(fā)明一般來(lái)說涉及一種電子電路，以及更具體地，涉及保護(hù)電子電路中的數(shù)據(jù)免于針對(duì)讀取所述數(shù)據(jù)的欺詐性企圖。數(shù)據(jù)可以是應(yīng)保密的數(shù)值(即在電子電^各中)，例如，地址碼或密碼或算法的詳細(xì)步驟，以及一般地，不應(yīng)被以不受控制的形式進(jìn)行通信的任意數(shù)字?jǐn)?shù)據(jù)。以下將以智能卡應(yīng)用的實(shí)施例描述本發(fā)明，然而本發(fā)明可更加廣泛的應(yīng)用于包含數(shù)據(jù)的具有控制循環(huán)的任意電子電路，以及智能卡的電路、分離或組裝在更多復(fù)雜裝置的電路板上的電路。
背景技術(shù)：
：當(dāng)電子電路處理不希望以不受控制的形式進(jìn)行通信的數(shù)據(jù)時(shí)，配備檢測(cè)和保護(hù)的軟件和/或硬件的機(jī)制以對(duì)抗針對(duì)入侵這些數(shù)據(jù)的各種攻擊。這些攻擊中的一些妨礙電子電路的工作(例如，已知如差分錯(cuò)誤分析攻擊-DFA的攻擊)或切斷電子電路供電。常規(guī)的保護(hù)機(jī)制的一個(gè)問題是軟件或硬件難以從偶然發(fā)生的千擾中找出欺詐嘗試。目前，根據(jù)故障是攻擊或偶然故障，在故障之后采取行動(dòng)不同于前者。在第一種情況下，通常電子電路工作應(yīng)被阻斷以避免本應(yīng)保密的數(shù)據(jù)輸出。在第二種情況下，希望允許電路的重啟。4
發(fā)明內(nèi)容點(diǎn)。一種實(shí)施方式針對(duì)能夠在偶然故障和可能的欺詐性故障中采取不同的4亍動(dòng)。一種實(shí)施方式針對(duì)于當(dāng)前集成電路和EEPROM制造技術(shù)相兼容的解決方案。為達(dá)到這些全部或部分目的以及其它目的，本發(fā)明的一種實(shí)施方式提供了用于保護(hù)電子電路中的數(shù)據(jù)免于操作的千擾的方法，其中干擾的檢測(cè)決定超過至少一個(gè)字位的計(jì)數(shù)器的遞增或遞減，計(jì)數(shù)器在時(shí)間周期結(jié)束時(shí)自動(dòng)復(fù)位，與電路實(shí)際上是否供電無(wú)關(guān)。根據(jù)一種實(shí)施方式，計(jì)數(shù)器具有至少一個(gè)電荷保持電路的形式，該電荷保持電路包括通過電介質(zhì)空間實(shí)現(xiàn)漏電的至少一個(gè)第一電容元件。根據(jù)一種實(shí)施方式，所述計(jì)數(shù)器的位切換至活動(dòng)狀態(tài)由注入電荷至所述第一電容元件或從所述第一電容元件抽取電荷引起。根據(jù)一種實(shí)施方式，在進(jìn)程執(zhí)行程序之前實(shí)施所述計(jì)數(shù)器的值的測(cè)試，認(rèn)為進(jìn)程與保護(hù)數(shù)據(jù)同樣重要。根據(jù)一種實(shí)施方式，當(dāng)超出門限時(shí)，所述測(cè)試導(dǎo)致永久性阻斷至少所述進(jìn)程的訪問，以及優(yōu)選地，阻斷電路工作。才艮據(jù)一種實(shí)施方式，所述計(jì)數(shù)器超過多位，所述測(cè)試的結(jié)果由這些位的一個(gè)字位的狀態(tài)直接提供。根據(jù)一種實(shí)施方式，所述計(jì)數(shù)器的遞增或遞減強(qiáng)制電路執(zhí)行所述測(cè)試。根據(jù)一種實(shí)施方式，在進(jìn)程之前，認(rèn)為該進(jìn)程與保護(hù)數(shù)據(jù)同樣重要，然后計(jì)數(shù)器遞減，若在進(jìn)程的執(zhí)行過程中未檢測(cè)到干擾，在進(jìn)程結(jié)束時(shí)，計(jì)數(shù)器遞增。一種實(shí)施方式提供了能夠?qū)嵤┰摲椒ǖ碾娮与娐?，其中該電荷保持電路或每個(gè)電荷保持電路包括至少一個(gè)第一電容元件，其具有連接至所述浮動(dòng)節(jié)點(diǎn)的第一電極；至少一個(gè)第二電容元件，其具有連接至浮動(dòng)節(jié)點(diǎn)的第一電極，第二電容元件具有相比于第一電容元件更高的電容量；以及至少一個(gè)第一晶體管，其具有連接至所述浮動(dòng)節(jié)點(diǎn)的絕緣控制端。根據(jù)一種實(shí)施方式，至少一個(gè)第三電容元件具有連接至所述浮點(diǎn)的第一電極以及連接至電壓源的所述第二電極。才艮據(jù)一種實(shí)施方式，植入于EEPROM型存儲(chǔ)器單元的網(wǎng)絡(luò)，每一個(gè)所迷EEPROM型存儲(chǔ)器單元包括選擇晶體管，與浮動(dòng)?xùn)艠O晶體管串聯(lián)，其中在存儲(chǔ)器單元的同一行，所述單元晶體管的各個(gè)浮動(dòng)?xùn)艠O相互連接第一電容元件包括至少一個(gè)第一單元的第一子集，其中浮動(dòng)?xùn)艠O晶體管的隧道窗的電介質(zhì)厚度小于其它單元；第二電容元件包括至少第二單元的第二子集，其中浮動(dòng)?xùn)艠O晶體管的漏極和源極相互連接；第三電容元件包括至少一個(gè)第三單元的第三子集；以及第一晶體管包括至少一個(gè)第四單元的第四子集，第四單元具有其消除的隧道窗。以下將關(guān)聯(lián)附圖，在以下具體的實(shí)施方式的非限制性描述中詳細(xì)討論本發(fā)明的上述及其他目的、特點(diǎn)和優(yōu)點(diǎn)。圖1簡(jiǎn)要的示出了一種類型的智能卡，作為本發(fā)明應(yīng)用于智能卡的所迷類型的一種實(shí)施例。圖2示出了一種類型的電子電路，作為本發(fā)明應(yīng)用于電子電路的所述類型的一種實(shí)施例。圖3示出了智能卡的供電中斷導(dǎo)致的攻擊；圖4以模塊形式非常簡(jiǎn)要的示出了電子電路的一種實(shí)施例。圖5是根據(jù)一種實(shí)施方式的保護(hù)方法的第一階段的簡(jiǎn)化的功能圖6A是^^艮據(jù)一種實(shí)施方式的保護(hù)方法的第二階段的簡(jiǎn)化的功能圖6B是根據(jù)另一種實(shí)施方式的保護(hù)方法的第一階段的簡(jiǎn)化的功能圖7以;f莫塊形式非常簡(jiǎn)要的示出了圖5、6A和6B中示出的實(shí)施方式中使用的時(shí)間計(jì)數(shù)器的一種實(shí)施方式；圖8示出了電荷保持電路的一種實(shí)施方式。圖9是示出了圖8中的電路工作的電流隨電壓變化的曲線。圖IO是示出了圖8中的電路工作的計(jì)時(shí)圖。圖11示出了在環(huán)境的一種實(shí)施例中電荷保持電路的另一種實(shí)施方式。圖12是示出了圖11的電路工作的電流隨電壓變化的曲線。圖13A、13B和13C分別是基于EEPROM單元的電荷保持電路的一種實(shí)施方式的正視圖、沿第一方向的截面圖和等效電子圖；圖14A、14B和14C分別是圖13A-13C的電路的第一元件的正視圖、沿第二方向的截面圖和等效電子圖15A、15B和15C分別是圖13A-13C的電路的第二元件的正視圖、沿第二方向的截面圖和等效電子圖16A、16B和16C分別是圖13A-13C的電路的第三元件的正視圖、沿第二方向的截面圖和等效電子圖17A、17B和17C分別是圖13A-13C的電路的第四元件的正視圖、沿第二方向的截面圖和等效電子圖。具體實(shí)施例方式在不同的圖示中，相同的元件用相同的參考數(shù)字表示。為清晰起見，在圖示中只示出并在以下詳細(xì)描述對(duì)本發(fā)明的理解有用的那些元件和步驟。具體地，采取故障注入、切斷電i^各電源或任意其它已知的檢測(cè)機(jī)制的電子電路的故障檢測(cè)機(jī)制，未被詳細(xì)說明。類似地，將認(rèn)為是欺詐的故障檢測(cè)結(jié)果利用本發(fā)明產(chǎn)生的開發(fā)也未被詳細(xì)說明，在此本發(fā)明與這種檢測(cè)類型的任意常規(guī)開發(fā)相兼容。圖1簡(jiǎn)要的示出了一種類型的智能卡1,作為本發(fā)明應(yīng)用于智能卡的所述類型的一種實(shí)施例。該卡由通常由塑性物質(zhì)制成的載體構(gòu)成，該載體上或載體內(nèi)一皮嵌入一個(gè)或多個(gè)電子電3各10。通過觸點(diǎn)2和/或通過無(wú)觸點(diǎn)(無(wú)線電傳輸或由終端的電^f茲場(chǎng)調(diào)制)，電路10可與終端進(jìn)行通信。圖2以模塊形式非常簡(jiǎn)要的示出了一種類型的電子電路10(例如圖1所示的智能卡中的電子電路)，作為本發(fā)明應(yīng)用于電子電路的所述類型的一種實(shí)施例。電路10其中包括數(shù)字處理單元ll(例如，中央處理單元-CPU);—個(gè)或多個(gè)存儲(chǔ)器12(MEM)，其中至少有一個(gè)非易失性存儲(chǔ)器(例如，EEPROM類型的存儲(chǔ)器)；以及輸入/輸出電路(I/O)13，用于與電路外部進(jìn)行通信(通過連接觸點(diǎn)2或連接天線實(shí)現(xiàn))。電路內(nèi)部的各種元件可通過經(jīng)由接口13的一個(gè)或多個(gè)數(shù)據(jù)、地址以及經(jīng)由控制總線14的一些元件之間可能的直接連接進(jìn)行相互通信。電路10也可集成其他軟件或硬件功能。這些功能已由圖2中的模塊15(FCT)表示。圖3以模塊形式非常筒要的示出了通過切斷智能卡1的集成電路10的電源拍^亍所謂攻擊的一個(gè)實(shí)施例。例如，電路10從終端20提取供電，例如，利用要接收的終端20的插槽22中的觸點(diǎn)21以及引入卡1。觸點(diǎn)21構(gòu)成供應(yīng)觸點(diǎn)以及與電路10的數(shù)據(jù)交換觸點(diǎn)，并且被連接至終端20的電子設(shè)備23,由電壓Valim供電(例如，利用電力供電系統(tǒng)的電池)。智能卡供電的中斷的攻擊生成錯(cuò)誤的行為包括例如在處理中突然從插槽中移除卡以中斷其供電。這種供電中斷可被直接用于干擾卡的工作或者在更加復(fù)雜的機(jī)制中，用于當(dāng)檢測(cè)到欺許企圖后，避免對(duì)抗措施對(duì)卡的定位，導(dǎo)致寫入EEPROM型非易失性存儲(chǔ)器。在合適的時(shí)間進(jìn)行供電的千擾能夠避免寫入該存儲(chǔ)器并使故障檢測(cè)對(duì)抗措施無(wú)效。其它攻擊包括通過電磁輻射、外加一個(gè)或多個(gè)錯(cuò)誤值等加熱干擾電子電路10的工作。偶然發(fā)生的故障和欺詐性故障(或至少需避免的可能的重復(fù)操作)的不同是它們的(平均)發(fā)生頻率。在電路工作的千擾攻擊的情況下，試圖欺詐的人在獲取想要的數(shù)據(jù)前進(jìn)行重復(fù)千擾。進(jìn)一步地，這種重復(fù)在相對(duì)短的時(shí)間間隔內(nèi)進(jìn)行，以使攻擊對(duì)其有利。典型地，在一天的時(shí)間周期內(nèi)故障發(fā)生數(shù)十次，可認(rèn)為是電子設(shè)備的欺詐性行為或過于重復(fù)以致于足夠可以阻斷設(shè)備的行為，即便是偶然的故障。因此，設(shè)想可通過計(jì)算給定時(shí)間內(nèi)電子設(shè)備的故障次數(shù)以從欺詐故障中辨別出偶然故障。然而，電子電路不一定持續(xù)供電，并且在大多數(shù)情況下，電子電路不含運(yùn)行計(jì)時(shí)計(jì)數(shù)器的電池，因此這種計(jì)時(shí)測(cè)量是個(gè)難題。進(jìn)一步地，即使電子電路含有電池，所述電池也可能被(故意或無(wú)意)放電。此外，在故意中斷供電的情況下(例如通過將卡從讀卡器中抽取出來(lái))，本應(yīng)存儲(chǔ)于可編程非易失性存儲(chǔ)器的事件計(jì)數(shù)器難以更新。參照?qǐng)D2所示的電子電路，圖4以片莫塊形式非常簡(jiǎn)要的示出了電子電^各IO，的一種實(shí)施方式。如上所述，電路IO，包括硬件和/或軟件形式的中央處理單元11(CPU),控制電路10'運(yùn)行；一個(gè)或多個(gè)存儲(chǔ)器12(MEM),其中有至少一個(gè)可編程非易失性存儲(chǔ)器；輸入/輸出電路13(I/O);以及由模塊15(FCT)表示的面向應(yīng)用的多個(gè)硬件和軟件功能。根據(jù)所述實(shí)施方式，電路10'也包括至少一個(gè)電荷保持電路100(TK)，即使當(dāng)電路IO，沒有供電時(shí)，該電荷保持電路仍具有隨時(shí)間變化的電荷值。以下將參照?qǐng)D8之后的圖示描述電路100的具體的實(shí)施例。目前，僅應(yīng)說明的是通過由電介質(zhì)空間實(shí)現(xiàn)漏電的電容元件充電或放電，電路100可被程序化或被激活(被置于由1表示的任意狀態(tài))，以使其在給定時(shí)間之后活動(dòng)狀態(tài)消失(元件切換回狀態(tài)O)，從而獨(dú)立于電路可能的供電。該電荷保持電路存儲(chǔ)至少一種狀態(tài)，所述狀態(tài)指示電子電路IO，的可疑行為。圖5以簡(jiǎn)化的功能框圖示出了保護(hù)機(jī)制的第一階段的實(shí)施方式。電子電路10，的每次復(fù)位(模塊31，RESET)或進(jìn)程的每次啟動(dòng)被視為同其處理的數(shù)據(jù)同樣緊急，中央處理單元11第一次驗(yàn)證計(jì)數(shù)器COUNT的狀態(tài)與門限TH(模塊32,COUNT〈TH)的關(guān)系。計(jì)數(shù)器COUNT表示存儲(chǔ)于電路IO，的電荷保持電路100中的檢測(cè)的故障數(shù)量。若故障次數(shù)超過門限(模塊32輸出否)，電子電路停止(模塊33,STOP)。作為改變，采用一種適合于欺詐行為的對(duì)抗措施。例如，認(rèn)為與不可處理的數(shù)據(jù)的安全同樣緊急的應(yīng)用。只要門限未達(dá)到計(jì)數(shù)器(模塊32輸出是)，單元11允許開啟的進(jìn)程執(zhí)行(模塊34，CONT),典型地，單元11允許電子電路IO，開始工作。圖6A以簡(jiǎn)化的功能圖示出了保護(hù)機(jī)制的第二階段的第一種實(shí)施方式。對(duì)電路故障的每次檢測(cè)(模塊41，DETECT),計(jì)數(shù)器COUNT遞增(模塊42，計(jì)數(shù)=計(jì)數(shù)+l)。從而保護(hù)機(jī)制引起電子電路10，的停止(模塊43，STOP)或復(fù)位(模塊43，RESET)。然而，這不是檢測(cè)出欺詐企圖的情況下常見的對(duì)抗措施，而是這樣一種進(jìn)程在任何重要的進(jìn)行之前，強(qiáng)制電路傳輸通過如圖5所述的階段。COUNT自動(dòng)復(fù)位，與電子電路10，是否供電無(wú)關(guān)。因此，目前可以開11始一種通過計(jì)算在給定周期內(nèi)的故障次數(shù)暗示欺詐行為的對(duì)抗措施。在簡(jiǎn)化的實(shí)施方式中，超過單位的計(jì)數(shù)器足夠引起電路關(guān)閉。這是對(duì)給定時(shí)間周期的每個(gè)故障的系統(tǒng)模塊。由于偶然故障不應(yīng)以相同的頻率發(fā)生，當(dāng)新的攻擊再次阻斷電路時(shí)，字位的復(fù)位可進(jìn)行重啟。在所有情況下，可能企圖欺詐的人因?yàn)殡娐逢P(guān)閉相對(duì)長(zhǎng)的時(shí)間，相對(duì)于他所企圖獲得的利益而感到受挫。圖6B以簡(jiǎn)化的功能圖示出了保護(hù)機(jī)制的第二階段的另一種實(shí)施方式。這種實(shí)施方式更加特別針對(duì)能夠阻止非易失性存儲(chǔ)器尤其是EEPROM的更新的故障。情況的關(guān)鍵是，例如為保護(hù)電路免于抽取的攻擊或更加普遍的攻擊，其中企圖進(jìn)行欺詐的人通過電路監(jiān)視對(duì)其攻擊的可能的檢測(cè)以阻止隨后的寫入操作至非易失性存儲(chǔ)器。在認(rèn)為與處理數(shù)據(jù)同等緊急的進(jìn)程開始之前或開始時(shí)(模塊41，，START)，計(jì)數(shù)器COUNT遞增(模塊42，COUNT=COUNT+1)。然后，執(zhí)行常規(guī)的進(jìn)程(模塊45，PROCESS)或進(jìn)行常規(guī)的檢測(cè)攻擊的對(duì)抗措施。這些對(duì)抗措施可檢測(cè)正確的程序進(jìn)程(任意中斷的缺失、考慮所有的變量、經(jīng)過的給定步驟、任意數(shù)據(jù)輸出嘗試的缺失、執(zhí)行時(shí)間等等)。在檢測(cè)到故障的情況下，一個(gè)字位(通常是標(biāo)志位)或指示詞在易失性存儲(chǔ)器中更新(運(yùn)算寄存器、RAM地址等等)。在進(jìn)程結(jié)束時(shí)，對(duì)抗措施激活寫入非易失性存儲(chǔ)器，該指示通常被用于限定本次寫入。在進(jìn)程45結(jié)束時(shí)，圖6B的方法驗(yàn)證了指示的狀態(tài)(模塊46,DET=0),以及更一般地，驗(yàn)證了故障是否在進(jìn)程45的執(zhí)行中發(fā)生。當(dāng)未檢測(cè)到故障時(shí)(模塊46輸出是)，計(jì)數(shù)器COUNT遞減(模塊47，計(jì)數(shù)=計(jì)數(shù)-l)。然后，執(zhí)行應(yīng)用的普通進(jìn)程(模塊43，，CONT)。當(dāng)檢測(cè)到故障時(shí)(模塊46輸出否)，計(jì)數(shù)器COUNT的更新47不被執(zhí)行，并且應(yīng)用直接進(jìn)行。從而，為了避免故障檢測(cè)的中斷，在進(jìn)程45結(jié)束時(shí)，企圖進(jìn)行欺詐的人的行為的結(jié)果實(shí)際上轉(zhuǎn)換為考慮該故障的結(jié)果。進(jìn)一步地，即使在供電切斷的情況下，在關(guān)鍵進(jìn)程之前，計(jì)數(shù)器COUNT已經(jīng)遞增，第一階段(圖5)能夠在下一進(jìn)程發(fā)揮作用。進(jìn)程45被認(rèn)為是關(guān)鍵的進(jìn)程，甚至第一階段在每個(gè)執(zhí)行之前一皮優(yōu)選地4丸行(在更新42之前或之后)。第二階段的兩種實(shí)施方式可合并和/或與其它對(duì)抗措施合并。圖7以模塊形式非常示例性的示出了計(jì)數(shù)電路50的實(shí)施例，該計(jì)數(shù)電路包括n個(gè)電荷保持電路100o，100i,100n，每個(gè)電荷保持電路存儲(chǔ)計(jì)數(shù)器COUNT的一個(gè)字位Bo,Bi,Bn。優(yōu)選地，電路50由內(nèi)部電路51(CTRL)控制，參照?qǐng)D8及之后的圖示，以下將更容易理解檢測(cè)到故障后計(jì)數(shù)器的遞增(;溪塊50輸入INC)以及計(jì)數(shù)器一位或多位狀態(tài)的讀數(shù)。圖7所示的實(shí)施例中，假定最高位Bn定義了門限TH。實(shí)際上，該最高位的狀態(tài)切換表示關(guān)于計(jì)數(shù)2n-l-l的溢出。從而該單個(gè)位的讀數(shù)足以提供指示測(cè)試32(圖5)結(jié)果的信號(hào)可以/不可以。上述通過溢出進(jìn)行對(duì)比的優(yōu)點(diǎn)是其使電路50的硬件實(shí)施方式變得通用。實(shí)際上，通過選擇計(jì)數(shù)器位以考慮提供測(cè)試32的結(jié)果可以/不可以，門限TH可以輕松適應(yīng)計(jì)數(shù)器50結(jié)構(gòu)位的任何數(shù)量。根據(jù)檢測(cè)的警報(bào)類型選擇不同的門限。例如，如果是意外的操作順序(也可能偶然的)，阻斷相對(duì)短的持續(xù)時(shí)間(例如，幾個(gè)小時(shí)便足夠)。然而，如果是卡復(fù)位檢測(cè)(由電源中斷導(dǎo)致)，需要大約一個(gè)星期的持續(xù)時(shí)間以阻止可能企圖欺詐的人。一個(gè)優(yōu)點(diǎn)是將集成電路的偶然故障與欺詐性故障分離，然后采取合適的措施。另一個(gè)優(yōu)點(diǎn)是可與任意故障檢測(cè)模式兼容，包括當(dāng)這種檢測(cè)本身被企圖欺詐的人檢測(cè)到然后切斷電源以避免對(duì)抗措施的情況。在計(jì)數(shù)器超出多位的情況下，本發(fā)明討論的解決方案與電子電路的常規(guī)對(duì)抗方法(例如，永久性阻斷)兼容。只有當(dāng)這種對(duì)抗措施的觸發(fā)推延超過門限TH,從而使偶然故障與欺詐性故障分離(或過于重復(fù)被認(rèn)為傾向于阻斷電路的故障)。圖8示出了電荷保持電路100的優(yōu)選的實(shí)施例。電路100包括第一電容元件Cl,其具有連接至浮動(dòng)節(jié)點(diǎn)F的第一電極121以及所述第一電容元件的電介質(zhì)空間123用于實(shí)現(xiàn)隨時(shí)間不可忽略的漏電(由其介電常數(shù)和/或其厚度決定)。"浮動(dòng)節(jié)點(diǎn)F'被用于指定非直接連接至半導(dǎo)體村底的任意擴(kuò)散區(qū)域的節(jié)點(diǎn)，優(yōu)選地，電路IOO(和電路10，)被構(gòu)成在半導(dǎo)體襯底上，以及更具體地，由電介質(zhì)空間與電壓應(yīng)用端隔離。電容元件Cl的第二電極122可被連接至終端112(圖2中的虛線表示)旨在連接至參考電壓(例如，接地)，或處于浮動(dòng)狀態(tài)。第二電容元件C2具有連接至節(jié)點(diǎn)F的第一電極131和連接至終端112的第二電極132。電容元件C2實(shí)現(xiàn)的電荷保持電容量大于電容元件C1。優(yōu)選地，第三電容元件C3具有連接至節(jié)點(diǎn)F的第一電極141和連接至電路100的終端113的第二電極142，旨在連接至電源以初始化電荷保持階段(存儲(chǔ)位激活為狀態(tài)1)。第二電容元件C2的功能是存儲(chǔ)電荷。第二電容元件Cl的功能是通過電介質(zhì)空間實(shí)現(xiàn)的漏電進(jìn)行相對(duì)于存儲(chǔ)元件C2緩慢的放電(與將電容元件C2的電極131直接接地相比)電容元件C2的存在使得存在于電路100中的電荷值能夠與放電元件(電容C1)分離。元件C2的電容量較大，優(yōu)選地，至少是元件C2的電容量的10倍。電容元件C3的功能是通過Fowler-Nordheim效應(yīng)或通過熱電子注入現(xiàn)象使電荷注入到電容元件C2中。由于元件C2和Cl并聯(lián)，元件C3能夠避免元件C1上的壓力。元件C3的電介質(zhì)空間的厚度大于元件C1用于避免產(chǎn)生寄生漏電途徑。節(jié)點(diǎn)F被連接至具有絕緣控制端(例如，MOS晶體管150)的晶體管的柵極G，該絕緣控制端具有連接至輸出端114和115的導(dǎo)電端(漏極D和源極S)以測(cè)量保留在元件C2中的殘余電荷(忽略并聯(lián)的電容元件Cl的電容量)。例如，端點(diǎn)115接地，端點(diǎn)114^fe連接至電流源(未示出)，使在晶體管150中的漏電流1114能夠進(jìn)行電流-電壓轉(zhuǎn)換。晶體管150的柵極電介質(zhì)的厚度大于電容元件C1的電介質(zhì)厚度以避免在節(jié)點(diǎn)F上產(chǎn)生額外漏電。優(yōu)選地，晶體管150的柵極厚度甚至大于電容元件C3的電介質(zhì)厚度以避免產(chǎn)生寄生程序路徑(從節(jié)點(diǎn)F充電或放電)。可以通過比較器簡(jiǎn)單的實(shí)現(xiàn)存儲(chǔ)值的判讀，只要節(jié)點(diǎn)F的電荷保持充足則可實(shí)現(xiàn)切換。而用于切換比較器的值定義了由元件IOO存儲(chǔ)的位的狀態(tài)切換值?？稍O(shè)想其它讀取方案，例如，在一種實(shí)施方式中的多值判讀，其中電路100直接存儲(chǔ)多位。圖9示出了晶體管150的漏電流Iu4相對(duì)于節(jié)點(diǎn)F(參照端點(diǎn)115)的電壓VF的圖像的實(shí)施例。電壓VF表示晶體管150的柵極-源極電壓。元件Cl的剩余電荷。漏電流Iu4的評(píng)測(cè)可通過保持端點(diǎn)112和端點(diǎn)]]5電壓相同(例如，接地)并在端點(diǎn)114施加已知電壓來(lái)實(shí)現(xiàn)。圖10示出了節(jié)點(diǎn)F上的電荷QF隨時(shí)間的變化。當(dāng)供電(程序)電壓停止被用于端點(diǎn)113的時(shí)間t0時(shí)，電荷QF從初始值QINIT開始，隨電容電荷改變，直到時(shí)間tl結(jié)束。時(shí)間t0和tl的時(shí)間間隔不僅取決于電容元件Cl的電介質(zhì)的漏電電容量，也取決于決定QINIT值的電容元件C2的值(因此取決于存儲(chǔ)電容的值)。假定端點(diǎn)112和端點(diǎn)115以及電容元件Cl的第二電極122處于參考電壓，端點(diǎn)114偏置為確定值，使電流Iu4的變化僅來(lái)自節(jié)點(diǎn)F上的電壓變化，而這種變化僅取決于從時(shí)間t0的時(shí)間推移。結(jié)果是在所述的實(shí)施方式中，由于時(shí)間漏電元件(Cl)和表示剩余電荷的元件(C2)之間的分離而獲取。通過電容元件C3電路100的程序或激活(切換存儲(chǔ)位為狀態(tài)I)保護(hù)具有相對(duì)薄的氧化物(電介質(zhì))厚度的電容元件Cl，否則將面臨程序被破壞的危險(xiǎn)。這樣使得檢測(cè)可靠并隨時(shí)間可再生。多個(gè)電容元件C3被并聯(lián)連接至端點(diǎn)113和節(jié)點(diǎn)F以加快程序時(shí)間。類似地，合適的保持時(shí)間可以通過設(shè)置電容元件Cl和C2的電介質(zhì)的厚度和/或介電常數(shù)實(shí)現(xiàn)，也可以通過提供多個(gè)并聯(lián)電容元件Cl和/或C2實(shí)現(xiàn)。圖11示出了電荷保持電路100，的另一種實(shí)施方式的電路圖。與圖8的實(shí)施方式相比，晶體管150由具有連接至節(jié)點(diǎn)F的浮動(dòng)?xùn)艠OFG的晶體管160替代。晶體管160的控制柵極CG被連接至端點(diǎn)116用于控制電路100'中的剩余電荷讀取(以及存儲(chǔ)位的狀態(tài)讀取)。晶體管160的浮動(dòng)?xùn)艠OFG與溝道(活動(dòng)區(qū))之間的電介質(zhì)厚度大于電容元件Cl的電介質(zhì)厚度，以及優(yōu)選地，其大于電容元件C3的電介質(zhì)厚度。電荷注入或抽取電容元件C3的另一不同是浮動(dòng)?xùn)艠OMOS晶體管170。晶體管170的浮動(dòng)?xùn)艠O141被連接至節(jié)點(diǎn)F。在圖11的實(shí)施例中，電路已部分示出其環(huán)境。晶體管170的漏極142被連接至接收電源電壓Valim的電流源118并且晶體管170的源極173接地。晶體管170的控制柵極174接收控制信號(hào)CTRL,旨在當(dāng)需要注入電荷時(shí)啟動(dòng)晶體管170。晶體管]60的漏極(端點(diǎn)114)接收供電電壓Valim并且晶體管160的源極通過電流源119接地(與參照?qǐng)D8所述的實(shí)施例相反)。電流源119的電壓Vn9表示節(jié)點(diǎn)F處的電壓并用于切換比較器(未示出)的^r出。圖12以圖表形式示出了圖11的電路工作時(shí)，電流1114隨控制柵極的外加電壓V116的變化。需要說明的是，假定晶體管160漏極端114的電壓源極端115之間的電壓由外部讀取電路保持恒定。而浮動(dòng)?xùn)艠O和端點(diǎn)115之間的電壓降取決于節(jié)點(diǎn)F處存在的電荷、節(jié)點(diǎn)F和112之間的全部電容量(基本上是電容元件Cl和C2的電容量)以及晶體管160的控制柵極116的外加電壓。圖12示出了三條曲線a,b和c。曲線a示出了當(dāng)節(jié)點(diǎn)F完全放電的情況。曲線b示出了節(jié)點(diǎn)F存在的正電荷的情況(電子抽取)。然后晶體管160的門限被降低。曲線c示出了節(jié)點(diǎn)F存在的負(fù)電荷的情況(電子注入)，生成MOS晶體管160的更高的門限。根據(jù)應(yīng)用背景，電荷可以被注入節(jié)點(diǎn)F或從節(jié)點(diǎn)F抽取以將晶體管160的特性從曲線a調(diào)整到曲線b和c中的一個(gè)。一旦從編程電壓中隔離，電容元件Cl的漏電返回隨時(shí)間的變化如曲線a。當(dāng)電流Iu4變?yōu)榱銜r(shí)，對(duì)零電壓Vii6的電流Iu4的測(cè)量(以及電壓V119)能夠檢測(cè)到時(shí)間的有效期(位復(fù)位為零)。然后，假定通過Fowler-Nordheim效應(yīng)抽取電子(用于激活或程序端點(diǎn)113，相對(duì)于端點(diǎn)112的電壓為正)。將描述簡(jiǎn)單轉(zhuǎn)換至在節(jié)點(diǎn)F注入電子的操作，例如，通過利用外加端點(diǎn)142、端點(diǎn)173和端點(diǎn)174之間合適的電壓的所謂熱載現(xiàn)象來(lái)實(shí)現(xiàn)。不同電壓可被用于程序和讀取模塊，可提供在剩余電荷和存儲(chǔ)位的狀態(tài)解析之間可用的參考。根據(jù)實(shí)施方式的一種具體的實(shí)施例，電荷保持電路可根據(jù)以下值構(gòu)成電容C1:2fF,電介質(zhì)厚度40A;電容C2:20fF,電介質(zhì)厚度160A;電容C3:lfF，電介質(zhì)厚度80A;這種電路可通過外加大約12伏特電壓被復(fù)位，大約一周之后被放電。當(dāng)然這僅是一個(gè)實(shí)施例，電介質(zhì)厚度以及決定電荷保持時(shí)間的多個(gè)電容元件Cl或C2的可能的并聯(lián)關(guān)系。圖13A、13B、13C、14A、14B、14C、15A、15B、15C、16A、16B、16C、17A、17B和17C示出了根據(jù)圖11所述的實(shí)施方式的電路IOO，的集成結(jié)構(gòu)實(shí)施例，源于EEPROM存儲(chǔ)器體系結(jié)構(gòu)。圖13A、14A、15A、16A和17A分別是電荷保持電路及其元件C2、170、CI和160簡(jiǎn)化的頂視圖。圖13B是沿圖13A的線AA，的截面圖。圖14B、15B、16B和17B分別是沿圖14A、15A、16A和17A的線BB，的截面圖。圖13C、14C、15C、16C和17C示出了電荷保持電路及其元件C2、170、CI和160的各個(gè)等效電路圖。4￡定具有在P型硅村底180上的N溝道晶體管的實(shí)施方式(圖13B)。相反的情況同樣可以。每個(gè)元件或者單要C2、170、CI或160是這樣得到的浮動(dòng)?xùn)艠O晶體管與單柵選擇晶體管TT2、T3、Tl或T4串聯(lián)連接，以選擇(例如從EEPROM單元陣列網(wǎng)絡(luò))電子電荷保持電路。構(gòu)成元件C2、170、CI和160的不同晶體管的浮動(dòng)?xùn)艠O相互連接(導(dǎo)線184)以構(gòu)成浮動(dòng)節(jié)點(diǎn)F?？刂茤艠O與導(dǎo)線185連接在一起用于外加讀取控制信號(hào)CG。各自的源極SC2、S7、SCI和S6與端點(diǎn)112(地)相連并且各自的漏極DC2、D7、DC1和D6被連接至選擇晶體管T2、T3、Tl和T4的各自的源才及。晶體管Tl-T4的柵極與電路的外加選擇信號(hào)SEL的導(dǎo)線186連接在一起。各自的漏極01-04被連接至分別控制的位線81^1-BL4。圖13C中的位線順序已作為BL2、BL3、BL1和BL4裙:隨機(jī)示出，而行中的水平方向(根據(jù)圖示的指向)的不同元件C2、170、Cl和160的順序不重要。在實(shí)施方式的所述實(shí)施例中，假定N型源極和漏極區(qū)沿直線方向被絕緣區(qū)181各自分離(圖13B)。浮動(dòng)?xùn)艠O構(gòu)成于第一導(dǎo)電層M1，該第一導(dǎo)電層被絕緣層182與活動(dòng)區(qū)隔離；控制柵極構(gòu)成于第二導(dǎo)電層M2，該第二導(dǎo)電層被絕緣層183與第一導(dǎo)電層分離。選擇晶體管的柵極構(gòu)成于例如層M2。與常規(guī)的EEPROM單元網(wǎng)絡(luò)的不同是浮動(dòng)?xùn)艠O通過四個(gè)晶體管群相互連接以構(gòu)成浮動(dòng)節(jié)點(diǎn)F。另一個(gè)不同是構(gòu)成不同電路元件的浮動(dòng)?xùn)艠O晶體管通過其隧道窗和/或其漏極和源極的連接而各不相同。圖14A-14C示出了存儲(chǔ)電容C2的構(gòu)成。對(duì)應(yīng)于浮動(dòng)?xùn)艠O晶體管的漏極DC2和源極SC2被短路(如圖14B所示，通過在全部活動(dòng)區(qū)注入N+型)以構(gòu)成電容的電極132。進(jìn)一步地，分離關(guān)于標(biāo)準(zhǔn)EEPROM單元的隧道窗。圖15A-15C示出了由電容元件C3構(gòu)成的晶體管170的構(gòu)成。這是一個(gè)標(biāo)準(zhǔn)的EEPROM單元，其中隧道窗202下的N型雜質(zhì)半導(dǎo)體區(qū)的擴(kuò)展201(圖15B)在電荷注入?yún)^(qū)提供了一個(gè)平臺(tái)。類似于標(biāo)準(zhǔn)EEPROM單元，漏極區(qū)D7—皮連接至選擇晶體管T3的源極。源極區(qū)S7被連接至端點(diǎn)112。圖16A-16C示出了構(gòu)成電荷保持電路的漏電元件的電容元件C1的構(gòu)成。與標(biāo)準(zhǔn)EEPROM單元的不同是用于隧道效應(yīng)以增加漏電的電介質(zhì)窗的稀釋(圖16B的212區(qū))。例如，選擇212電介質(zhì)厚度大約為未改變單元的隧道窗(圖15B的202)的電介質(zhì)厚度(例如，30至40埃(angstr6ms)之間)的一半(例如，30至40埃之間)。圖17A-17C示出了讀取晶體管160的構(gòu)成，其中隧道窗已被取消，以及優(yōu)選地，EEPROM單元的常規(guī)注入?yún)^(qū)(圖15B的201)也被取消。從而20由源極S6和漏極D6限制的活動(dòng)區(qū)類似于常規(guī)MOS晶體管的活動(dòng)區(qū)。圖13A-17C的表示被簡(jiǎn)化并可適應(yīng)于所用的技術(shù)。具體地，雖然已經(jīng)示出柵極與漏極和源極區(qū)的限定排成直線，但仍存在輕微的重疊。利用EEPROM單元技術(shù)的實(shí)施方式的優(yōu)點(diǎn)是通過外加與擦除或?qū)懭隕EPROM單元的相同的電壓電平和相同的時(shí)間窗，電荷保持電路可被程序化和復(fù)位。另一優(yōu)點(diǎn)是通過避免漏電元件(Cl)的薄氧化物降解，上述實(shí)施方式可在連續(xù)的寫操作中隨時(shí)間保持穩(wěn)定。位線BLl-BL4的各個(gè)連接取決于電路操作階段以及尤其取決于編程(設(shè)置)或讀取階段。以下表1示出了設(shè)置(SET)及如圖13A-17C所述的電荷保持電路的讀取(READ)的實(shí)施方式。表1<table>tableseeoriginaldocumentpage21</column></row><table>在設(shè)置階段SET(切換存儲(chǔ)位至狀態(tài)1)，當(dāng)應(yīng)用于浮動(dòng)?xùn)艠O晶體管的控制柵極的信號(hào)CG保持為低電平0以避免開啟晶體管160時(shí)，選擇信號(hào)SEL產(chǎn)生對(duì)地的第一高電壓Vppi以開啟不同晶體管Tl-T4。當(dāng)位線BL3外加正電壓Vpp2產(chǎn)生浮動(dòng)節(jié)點(diǎn)F的電荷時(shí)，位線BLl、BL2和BL4保持浮動(dòng)(高阻狀態(tài)HZ)。優(yōu)選地，浮動(dòng)?xùn)艠O晶體管的源極的共線112保持浮動(dòng)HZ。對(duì)于讀取read，不同的選擇晶體管由信號(hào)sel設(shè)置為電平VsEL，并且讀取電平vread應(yīng)用于不同浮動(dòng)?xùn)艠O晶體管的控制柵極。位線bl1、bl2和bl3處于高阻抗?fàn)顟B(tài)hz,而位線bl4接收能夠提供讀取電流源的電壓Vu4。這里的位線112"l妾地。優(yōu)選地，不同的電平VpphVpp2、VsEL、Vread和Vu4之間的關(guān)系如下Vppi高于Vpp2;vsel高于vread;vread與Vu4具有相同的次數(shù)級(jí)；根據(jù)實(shí)施方式的具體的實(shí)施例Vpp]=14伏特；vPp2=12伏特；vsel"伏特；Vread=2伏特；以及Vn4=1伏特。當(dāng)然，以上所述的與一個(gè)eeprom單元的電荷保持電路的每個(gè)元件可以由某種結(jié)構(gòu)替代，其中并聯(lián)的多個(gè)相同單元的子集被用于各個(gè)不同的元件。具體地可使用并聯(lián)的多個(gè)元件c2以增加節(jié)點(diǎn)f的電容量從而延長(zhǎng)電子電路方欠電時(shí)間；可使用并聯(lián)的多個(gè)元件170以提高程序中節(jié)點(diǎn)f的電子注入或抽取速度；可使用并聯(lián)的多個(gè)漏電元件C1以降低系統(tǒng)放電時(shí)間；和/或可引入并聯(lián)的多個(gè)讀取元件160以為電路賦予的更大電流。電荷保持電路可被引入于EEPROM單元的標(biāo)準(zhǔn)網(wǎng)絡(luò)的任意位置，使可能的惡意用戶定位更加困難。通過提供合適的地址和切換方式，構(gòu)成電荷保持電路的單元選擇晶體管可與常規(guī)的EEPROM單元合用相同的位線。當(dāng)然，對(duì)于所屬領(lǐng)域的技術(shù)人員，本發(fā)明可容易地進(jìn)行各種變更、修訂和改進(jìn)。具體地，電荷保持電路可由可能存在的可再生形式并隨時(shí)間改變的電荷損耗獨(dú)立于電路供電的任意電路構(gòu)成。例如，可使用如國(guó)際專利申請(qǐng)WO-A-03/083769所述的電路。進(jìn)一步地，基于以上給出的功能指示和應(yīng)用需求，電路的具體構(gòu)成在所屬領(lǐng)域的技術(shù)人員的能力范疇之內(nèi)。計(jì)數(shù)器可具有任意特性并且計(jì)數(shù)功能可進(jìn)行任意遞增或遞減。例如(尤其在例如圖8及之后圖示所示的實(shí)施方式中，其中計(jì)數(shù)單元除被時(shí)間復(fù)位之外不能被其它復(fù)位)，可使用有限尺寸的兩個(gè)遞增計(jì)數(shù)器，需考慮提供的值的差別。此外，本發(fā)明尤其不需要持續(xù)供電，可被應(yīng)用于遙控設(shè)備(電磁轉(zhuǎn)發(fā)器類型的遙控設(shè)備)，從所存在的電磁場(chǎng)(由終端生成)中提取其供電。最后，關(guān)于計(jì)數(shù)器遞增的所有已述的內(nèi)容可容易地轉(zhuǎn)換為計(jì)數(shù)器遞減。權(quán)利要求1.一種保護(hù)電子電路(10’)中的數(shù)據(jù)免于所述電子電路工作的干擾的方法，其中干擾檢測(cè)決定了超過至少一個(gè)字位計(jì)數(shù)器(COUNT)的遞增(42)或遞減(47)，與實(shí)際上所述電子電路是否供電無(wú)關(guān)，時(shí)間周期結(jié)束時(shí)所述計(jì)數(shù)器自動(dòng)復(fù)位，并且以至少一個(gè)電荷保持電路(100)形式配置，所述電荷保持電路包括至少一個(gè)第一電容元件(C1)，所述電荷保持電路由所述電荷保持電路的電介質(zhì)空間實(shí)現(xiàn)漏電。2.根據(jù)權(quán)利要求1所述的方法，其中所述計(jì)數(shù)器(COUNT)的一個(gè)字位切換至活動(dòng)狀態(tài)，是由電荷注入到所述第一電容元件(Cl)或從所述第一電容元件(Cl)抽取電荷引起的。3.根據(jù)權(quán)利要求1所述的方法，其中在執(zhí)行被認(rèn)為與要保護(hù)的數(shù)據(jù)同樣重要的進(jìn)程(45)之前，執(zhí)行所述計(jì)數(shù)器(COUNT)的值的測(cè)試(32)。4.根據(jù)權(quán)利要求3所述的方法，其中當(dāng)超過門限(TH)時(shí)，所述測(cè)試(32)至少引起對(duì)所述進(jìn)程(45)的永久性阻斷的行為，以及優(yōu)選地，引起對(duì)電路工作(10，)的永久性阻斷。5.根據(jù)權(quán)利要求3所述的方法，其中所述計(jì)數(shù)器(COUNT)超過多位，所述測(cè)試(32)的結(jié)果由所述位的一個(gè)的裝填直接提供。6.根據(jù)權(quán)利要求3所述的方法，其中所述計(jì)數(shù)器(COUNT)的遞增(42)或遞減強(qiáng)制所述電路執(zhí)行所述測(cè)試(32)。7.根據(jù)權(quán)利要求1所述的方法，其中所述計(jì)數(shù)器(COUNT)在認(rèn)為與保護(hù)數(shù)據(jù)同樣緊急的進(jìn)程之前遞增(42)或遞減(45),然后遞減(47),如果在進(jìn)程結(jié)束時(shí)未檢測(cè)到在所述進(jìn)程的所述執(zhí)行中的千擾，則遞增。8.—種包括用于實(shí)施根據(jù)權(quán)利要求1所述的方法的電子電路(10')。9.根據(jù)權(quán)利要求8所述的方法，其中所述每個(gè)電荷保持電路包括至少一個(gè)第一電容元件(Cl),其具有連接至浮動(dòng)節(jié)點(diǎn)(F)的第一電極(121);至少一個(gè)第二電容元件(C2)，其具有連接至所述浮動(dòng)節(jié)點(diǎn)(F)的第一電極(131)，所述第二電容元件具有相比于所述第一電容元件更高的電容量；以及至少一個(gè)第一晶體管(150，160)，其具有連接至所述浮動(dòng)節(jié)點(diǎn)的絕緣控制柵極。10.根據(jù)權(quán)利要求9所述的電路，其中至少一個(gè)第三電容元件(C3、170)具有連接至所述浮點(diǎn)(F)的第一電極(141)以及連接至電壓源的所述第二電極(142)。11.根據(jù)權(quán)利要求10所述的電路，植入于EEPROM型存儲(chǔ)器單元的網(wǎng)絡(luò)，每一個(gè)所述EEPROM型存儲(chǔ)器單元包括與浮動(dòng)?xùn)艠O晶體管串聯(lián)的選擇晶體管，其中在存儲(chǔ)器單元的同一行，所述單元晶體管的各個(gè)浮動(dòng)?xùn)挪偶跋嗷ミB4妄所述第一電容元件包括至少一個(gè)第一單元(Cl)的第一子集，其中所述浮動(dòng)?xùn)艠O晶體管的隧道窗的電介質(zhì)(212)厚度小于其它單元的電介質(zhì)厚度；所述第二電容元件包括至少第二單元(C2)的第二子集，其中所述浮動(dòng)?xùn)艠O晶體管的漏極和源極相互連接；所述第三電容元件包括至少一個(gè)第三單元(170)的第三子集；以及所述第一晶體管包括至少一個(gè)第四單元(160)的第四子集，所述第四單元不具有隧道窗。全文摘要本發(fā)明涉及一種用于保護(hù)電子電路中的信息的方法和電路，防止操作干擾，其中，在進(jìn)行干擾檢測(cè)之后，實(shí)施計(jì)數(shù)器(COUNT)一個(gè)字位的遞增或遞減(47)，所述計(jì)數(shù)器在時(shí)間周期結(jié)束時(shí)自動(dòng)重啟，與電路是否供電無(wú)關(guān)。文檔編號(hào)G06F21/55GK101611414SQ200880001715公開日2009年12月23日申請(qǐng)日期2008年1月4日優(yōu)先權(quán)日2007年1月5日發(fā)明者吉恩-路易斯·莫達(dá)沃,蒂埃里·胡奎申請(qǐng)人:質(zhì)子世界國(guó)際公司