專利名稱：動(dòng)態(tài)功耗降低的制作方法
技術(shù)領(lǐng)域：
本發(fā)明的一些實(shí)施例總體上涉及電源管理(power management)技術(shù)。 具體地， 一些實(shí)施例涉及通過(guò)動(dòng)態(tài)供電電壓(supply voltage)減少來(lái)進(jìn)行 電源管理。
背景技術(shù)：
隨著向具有更多晶體管和更高頻率的高級(jí)處理器發(fā)展的趨勢(shì)持續(xù)增 長(zhǎng)，計(jì)算機(jī)設(shè)計(jì)者和制造者經(jīng)常面對(duì)功耗的相應(yīng)增加。在沒有電源管理的 情況下，諸如具有多個(gè)核心的處理器這樣的集成電路(IC)可能消耗過(guò)度 的電力。因此，期望有新的電源管理方式。


通過(guò)閱讀以下說(shuō)明書和所附權(quán)利要求書，并通過(guò)參考附圖，本發(fā)明的
實(shí)施例的各種優(yōu)點(diǎn)對(duì)本領(lǐng)域技術(shù)人員將是顯而易見的，在附圖中
圖1是根據(jù)本發(fā)明一些實(shí)施例的具有電壓選擇邏輯(VSL)的集成電 路的框圖2是根據(jù)本發(fā)明一些實(shí)施例的可以由VSL執(zhí)行的電壓選擇例程的流 程圖3是根據(jù)本發(fā)明一些實(shí)施例的具有VSL的多核處理器的圖； 圖4是根據(jù)本發(fā)明一些實(shí)施例的用于圖3的處理器的電壓選擇例程的 流程圖5是根據(jù)本發(fā)明一些實(shí)施例的用于確定負(fù)載線電壓降(drop)的減 少的例程的流程圖6是根據(jù)本發(fā)明一些實(shí)施例的電壓選擇邏輯的框圖7是根據(jù)本發(fā)明一些實(shí)施例的示例性計(jì)算機(jī)系統(tǒng)的系統(tǒng)級(jí)框圖；以
及圖8是根據(jù)本發(fā)明一些實(shí)施例的具有多個(gè)供電電壓域的多核處理器的圖。
具體實(shí)施例方式
根據(jù)一些實(shí)施例，當(dāng)識(shí)別出IC中的不活動(dòng)狀態(tài)時(shí)，因?yàn)樵赩RM電力 輸送網(wǎng)(power delivery network)(負(fù)載線)上將會(huì)有更少的電壓降落，所 以可以動(dòng)態(tài)地減小所請(qǐng)求的從電壓調(diào)節(jié)器模塊(VRM)到集成電路設(shè)備(例 如，處理器)的供電電壓。即，當(dāng)需要來(lái)自VRM的較小的供電電流時(shí)， 因?yàn)檫@導(dǎo)致在VRM的負(fù)載線上更小的電壓降，所以可以通過(guò)來(lái)自VRM的 更小的電壓向芯片提供相同或更高的供電電壓。這是很有益的，例如，因 為更低的電壓通常導(dǎo)致更低的功耗和提高的可靠性。在示例性應(yīng)用中，當(dāng) 具有多個(gè)核心的處理器識(shí)別出其一個(gè)或更多核心空閑時(shí)，因?yàn)閷腣RM 引出更小的電流，所以該處理器可以從其VRM請(qǐng)求減小的供電電壓。
圖1概括地示出耦合到VRM 104的IC設(shè)備102，其從VRM 104接收 響應(yīng)于所請(qǐng)求的調(diào)節(jié)器電壓VR的供電電壓Vc。調(diào)節(jié)器電壓VR的值由電 壓選擇邏輯(VSL) 108確定，并通過(guò)控制信號(hào)(VrCNTL)被傳輸給VRM 104。 IC 102可以是任何IC設(shè)備，其實(shí)現(xiàn)了例如片上系統(tǒng)(SOC)、處理器、 ASIC、網(wǎng)絡(luò)組件、控制器等。IC 102具有一個(gè)或更多功能塊，例如核心等， 其可以是活動(dòng)的或空閑的(例如，當(dāng)活動(dòng)時(shí)具有活動(dòng)時(shí)鐘，而當(dāng)空閑時(shí)具 有關(guān)閉或充分減慢的時(shí)鐘)。VSL 108有能力基于有多少和/或哪些功能塊 空閑，來(lái)確定負(fù)載線電壓降和/或供電電流減少(其轉(zhuǎn)化為負(fù)載線電壓降) 的減小量。(注意，如本文所使用的，術(shù)語(yǔ)"確定"是指通過(guò)測(cè)量、估計(jì)、 計(jì)算、推導(dǎo)、識(shí)別等來(lái)獲得結(jié)果，并且是要以其最廣的含義來(lái)使用)。
對(duì)于許多應(yīng)用，取決于期望的工作性能，它們的規(guī)范可能要求供電電 壓Vc處于或高于最小電平。然而，由于電力輸送網(wǎng)上存在電壓降(以負(fù) 載線電阻RLL為模型)，使得IC實(shí)際接收到的供電電壓(Vc)小于調(diào)節(jié)器 電壓(VR)。負(fù)載線電壓降是Rixxlc。因此，Vc為VR-(IcxRLL)。由 此，為了在IC處獲得可接受的供電電壓Vc，應(yīng)該對(duì)該電壓降加以考慮。
為了滿足Vc要求，傳統(tǒng)方式例如對(duì)調(diào)節(jié)器電壓(VR)進(jìn)行選擇，以 使得即使當(dāng)所有功能塊都活動(dòng)時(shí)，Vc也不會(huì)降至規(guī)定值以下。即，假定了最壞情況(所有塊都活動(dòng))下的供電電流(Ic)，并且請(qǐng)求VR以提供滿足 該條件的Vc。以其他已知方式，VSL可以響應(yīng)于功能塊空閑而將所請(qǐng)求 的Vr減少固定的"安全"量，而不管其當(dāng)前的性能狀態(tài)。然而，該方式 仍然未能考慮對(duì)于特定工作條件下在負(fù)載線上的電壓降的特定減少，可 以實(shí)際減小多少供電電壓。因此，利用本文所公開的一些實(shí)施例，基于空 閑塊的數(shù)量和/或質(zhì)量來(lái)確定(計(jì)算、估計(jì)、測(cè)量、推導(dǎo)和/或識(shí)別)負(fù)載 線電壓降的減少，以在滿足供電電壓的要求的同時(shí)，更優(yōu)地減小所請(qǐng)求的 VR。
圖2概括地示出例程200，其可以由VSL 108執(zhí)行，以動(dòng)態(tài)地選擇減 小的調(diào)節(jié)器電壓Vp在202處，確定接收到的供電電壓的規(guī)定值。在204 處，確定一個(gè)或更多空閑IC塊。在206處，基于接收到的規(guī)定值和由于識(shí) 別出的一個(gè)或更多空閑塊所造成的負(fù)載線電壓降的減少，來(lái)確定所請(qǐng)求的 供電電壓值。如下面將在示例性多核處理器IC的環(huán)境下進(jìn)一步討論的，可 以以任何合適的方式來(lái)確定該減小量。例如，可以通過(guò)基于工作條件和空 閑塊的數(shù)目/類型在一個(gè)存儲(chǔ)結(jié)構(gòu)中進(jìn)行查找，來(lái)獲取AVK值。可替換地， 可以基于工作條件和空閑塊的數(shù)目/類型，從對(duì)(例如，被熔斷(ftise)到 IC內(nèi)的)邊界值(例如AVR值或AIc值)的內(nèi)插(interpolation)推導(dǎo)出AVR。 例如，可以基于對(duì)AIc的估計(jì)(根據(jù)空閑塊)和Rix的已知值計(jì)算AV來(lái) 獲取AVR。各種其他方式也可以被使用并落入本發(fā)明的范圍內(nèi)。
圖3是根據(jù)本發(fā)明一些實(shí)施例的具有VSL的多核處理器302的框圖， 用于基于一個(gè)或更多其正處于空閑狀態(tài)的核心來(lái)請(qǐng)求減小的VR。處理器 302具有N個(gè)核心306 (核心0到核心N-1)，和用于確定要從VRM 104 請(qǐng)求的供電電壓VR的VSL308。在該實(shí)例中，盡管n個(gè)核心在相同的電源 面(power plane)上，但是卻具有獨(dú)立的時(shí)鐘分配。此外，這些核心被假 定為彼此的拷貝，并且具有類似的功耗特性。
處理器302可以工作在由所處理的應(yīng)用確定的不同性能狀態(tài)下。術(shù)語(yǔ) "性能狀態(tài)"一般是指對(duì)處理器或處理器內(nèi)的核心的工作級(jí)別規(guī)范。例如， 作為一種公共的性能狀態(tài)規(guī)范的高級(jí)配置和電源接口 (ACPI)規(guī)范定義了 不同的P-狀態(tài)，以指定該規(guī)范內(nèi)不同性能狀態(tài)的工作核心電壓和頻率。對(duì) 于該規(guī)范，PO是最高性能狀態(tài)，而Pn是最低性能狀態(tài)。，當(dāng)啟動(dòng)時(shí)，計(jì)算平臺(tái)的基本輸入/輸出系統(tǒng)(BIOS) 基于從處理器獲得的數(shù)據(jù)(例如，來(lái)自編程(例如，熔斷的)邊界值)來(lái) 建立P-狀態(tài)數(shù)據(jù)結(jié)構(gòu)，以向處理器提供P-狀態(tài)信息。對(duì)于每種性能狀態(tài)， 該數(shù)據(jù)結(jié)構(gòu)提供規(guī)定的工作供電電壓和頻率。在一些實(shí)施例中，盡管可以 針對(duì)每個(gè)核心的進(jìn)程請(qǐng)求不同的P-狀態(tài)(例如，從不同的操作系統(tǒng)線程)， 但是控制邏輯將選擇最活躍的狀態(tài)并將其應(yīng)用于每個(gè)核心。然而，同時(shí)， 這并不必然表示每個(gè)核心將以規(guī)定的P-狀態(tài)參數(shù)來(lái)運(yùn)行。還可能存在所謂 的基礎(chǔ)的C-狀態(tài)，其可以被分別應(yīng)用于各個(gè)核心。因此，在可以為整個(gè)處 理器302指派相對(duì)活躍的P-狀態(tài)(例如，P0或P1)的同時(shí)，如它們的C-狀態(tài)所指出的， 一些核心實(shí)際上可能是空閑的(例如，具有關(guān)閉的或充分 減慢的吋鐘)。
芯片的供電電流(Ic)具有動(dòng)態(tài)分量(ICDy)和靜態(tài)分量(Ics)，從而
+ ICS。動(dòng)態(tài)分量(ICDy)表示開關(guān)電流，而靜態(tài)分量(ICS)表示漏 泄電流。無(wú)論核心是活動(dòng)的還是空閑的，該核心通常都會(huì)消耗靜態(tài)(漏泄) 電流，而其動(dòng)態(tài)電流則取決于其時(shí)鐘。如果核心的時(shí)鐘被關(guān)閉或者被充分 地減慢，則可以合理地假定ICDy=0。在一些實(shí)施例中，還可以合理地假
定多個(gè)核心306具有相同(或足夠類似)的功耗特性，即，針對(duì)給定的性
能狀態(tài)的動(dòng)態(tài)電流消耗。這一事實(shí)可以用來(lái)基于空閑核心數(shù)來(lái)確定對(duì)于給
定的P-狀態(tài)，整個(gè)供電電流(IC)中有多少動(dòng)態(tài)分量(ICDy)將會(huì)降落。
對(duì)于給定的P-狀態(tài)，可以用空閑核心數(shù)i乘以每核心的動(dòng)態(tài)電流值
(ICDy,),來(lái)獲得動(dòng)態(tài)電流的總體減少(AIcDy)，并由此獲得供電電流(IC)
的總體減少。(該減少是相對(duì)于一個(gè)用來(lái)定義滿足Vc要求的VR值的預(yù)先 假定值)。據(jù)此，所請(qǐng)求的VR可以降低的量AV為AIcDyxR^?？梢詮?較高的Vk中減少該AVK，而如果不這樣做的話，該VR本已被用來(lái)滿足所 規(guī)定的要求。
(在本文所討論的示例性實(shí)施例中， 一般假設(shè)當(dāng)活動(dòng)時(shí)，對(duì)于給定的 性能狀態(tài)，每個(gè)核心消耗相同的動(dòng)態(tài)電流量。這允許通過(guò)用給定P狀態(tài)(性 能狀態(tài))的每核心的電流值乘以空閑核心數(shù)，來(lái)估計(jì)總體電流的減少。然 而，應(yīng)該認(rèn)識(shí)到，該假設(shè)并不是必需的。例如，對(duì)于不同類型或分類的核 心或者對(duì)于每個(gè)核心，可以使用單獨(dú)的每核心電流值，并且這些單獨(dú)的電流可以相加以得出總體供電電流的減少。)
圖4示出用于從VRM 104選擇所請(qǐng)求的電壓Vr的例程400。例程400 可以由VSL308執(zhí)行。在402處，基于規(guī)定的性能狀態(tài)來(lái)確定預(yù)先定義的 VR。例如，可以從P狀態(tài)數(shù)據(jù)結(jié)構(gòu)獲得該值，該P(yáng)狀態(tài)數(shù)據(jù)結(jié)構(gòu)在處理器 302中或者在片外，例如，在用于BIOS或操作系統(tǒng)的存儲(chǔ)器中。該P(yáng)狀 態(tài)數(shù)據(jù)結(jié)構(gòu)甚至可以被編程(例如，熔斷)到處理器芯片本身中。在404 處，確定空閑核心306的數(shù)目。(注意，除非明確指示為相反順序，或者被 這些操作的特征所指定，否則，和本文所描述的任何例程操作一樣，例程 操作402和404可以以任何順序來(lái)執(zhí)行。)
在406處，確定在負(fù)載線電阻上的電壓降的減少AVR。取決于處理器 結(jié)構(gòu)和特定設(shè)計(jì)關(guān)注點(diǎn)，可以以各種不同的方式來(lái)進(jìn)行該操作。下面將對(duì) 此進(jìn)行更多的討論。在408處，將基于所確定的AVR的VR提供給VRM。
圖5示出根據(jù)一些實(shí)施例的用于基于空閑核心數(shù)i來(lái)確定AVr的例程 406。在502處，針對(duì)可應(yīng)用的性能狀態(tài)，確定芯片的總動(dòng)態(tài)電容(CDyn)、 頻率F和供電電壓Vc。在504處，使用方程AIc^(CDyn'F'Vc)(i/N)(其 中，i是空閑核心數(shù)，N是核心總數(shù))來(lái)確定供電電流的減小量(AIc)。 F 和Vc將典型地在性能狀態(tài)規(guī)范中定義，而CDyn (用于處理器芯片)可以
由芯片制造者提供，或者通過(guò)參數(shù)特性來(lái)確定。Coyn可以在制造期間被編
程到芯片內(nèi)，或者可以從外部存儲(chǔ)源獲得。
在506處，通過(guò)用Rix乘以所確定的AIc來(lái)確定出AVr的値。與其他 參數(shù)一樣，Rix也可以被編程到芯片內(nèi)(燒錄、加載為機(jī)器碼)，或者可以 從外部存儲(chǔ)源獲得。
應(yīng)該意識(shí)到，AVR可以以各種其他方式來(lái)確定，而并不限于圖5的例 程。例如，可以基于P-狀態(tài)和空閑核心數(shù)來(lái)檢索(查找)合造的AVr信。 盡管這可能消耗相對(duì)較多的存儲(chǔ)量，但是取決于設(shè)計(jì)關(guān)注點(diǎn)和如何實(shí)現(xiàn)， 這種方式也是可行的。例如，最大和最小AVR值可以被燒錄或熔斷到處理 器芯片中，并且類似于一些實(shí)施例中BIOS生成P-狀態(tài)數(shù)據(jù)的方式，可以 生成包含這些不同值的數(shù)據(jù)結(jié)構(gòu)并存儲(chǔ)在存儲(chǔ)器中。可替換地，為了獲得 更大的靈活性，AIc值(而非AVR)可以被編程到基于特定工作參數(shù)(例 如，P-狀態(tài))和空閑核心數(shù)來(lái)進(jìn)行檢索的表中，或者可以針對(duì)該表生成AIc值。以這種方式，可以針對(duì)任何VRM和電力輸送網(wǎng)確定AVk値。對(duì)于給 定實(shí)現(xiàn)的Rix的值然后可以例如在啟動(dòng)時(shí)從源提供到VSL308。例如，RLL 的值可以存儲(chǔ)在BIOS寄存器中，或者甚至可以針對(duì)特定電力輸送網(wǎng)配置 在工廠被燒錄到的固件中。如將意識(shí)到的，多種其他方法也可以被實(shí)現(xiàn)， 并落入所附權(quán)利要求書的范圍內(nèi)。
圖6是根據(jù)一些實(shí)施例的電壓選擇邏輯(VSL) 308的框圖。VSL308 一般包括用于各個(gè)核心(核心0到核心n-l)的參數(shù)寄存器602、 P-狀態(tài)解 析邏輯604、加法邏輯606、復(fù)用器608、乘法邏輯610、 V/F命令寄存器 612以及減法邏輯614，所有這些部件如所示出的那樣耦合在一起。(注意， 在該實(shí)施例中，電壓減少邏輯被并入遺留的電壓/頻率邏輯中，從V/F命令 寄存器612接入VR輸出以提供減小的VR (Vr—AVr)清求。但是并不一定 要求如此?？梢圆捎枚喾N不同的方式來(lái)修改已有設(shè)計(jì)，或者創(chuàng)建新的和/ 或單獨(dú)的VSL。按照這些線路，可以以電路部件、邏輯和/或機(jī)器碼的任意 組合來(lái)實(shí)現(xiàn)VSL塊，如特定設(shè)計(jì)所期望的。)
每個(gè)參數(shù)寄存器602接收與其相關(guān)聯(lián)的核心的P-狀態(tài)標(biāo)識(shí)符，以及所 請(qǐng)求的P-狀態(tài)的(每空閑核心)AV&.值。參數(shù)寄存器602將它們的P-狀態(tài) 提供給P-狀態(tài)解析邏輯604，后者為核心處理這些P-狀態(tài)請(qǐng)求，并選擇要 應(yīng)用于所有核心的P-狀態(tài)。例如，在一些實(shí)施例中，P-狀態(tài)解析邏輯604 從所請(qǐng)求的P-狀態(tài)中選擇最活躍的所請(qǐng)求的P-狀態(tài)。此外，參數(shù)寄存器 602向加法邏輯606提供數(shù)字值，指示與它們相關(guān)聯(lián)的核心是否空閑。加 法邏輯606將這些值進(jìn)行合并(求和)，以產(chǎn)生指示有多少核心空閑的結(jié)果 并將其提供給乘法邏輯610。最后，參數(shù)寄存器602向復(fù)用器608提供它 們的所請(qǐng)求的P-狀態(tài)的AV&信息。來(lái)自P-狀態(tài)解析邏輯604的所選P-狀 態(tài)信號(hào)選擇與所選P-狀態(tài)相關(guān)聯(lián)的電壓減少因子(AV&)。該值被提供給 乘法器610并與空閑核心數(shù)相乘，以獲得凈電壓減少值(AVr)。然后，從 V/F命令寄存器612提供的VR值中減去該乘積，并將結(jié)果提供給VRM104。 例如，可以將其提供給與VRM通信的一個(gè)或更多電壓選擇管腳或片外接 □。
圖7是根據(jù)本發(fā)明一些實(shí)施例的具有電壓選擇邏輯(VSL) 708的計(jì) 算機(jī)系統(tǒng)700的框圖，當(dāng)供電電流下降時(shí)，VSL 708將動(dòng)態(tài)可減小的VR
ii請(qǐng)求提供給VRM。計(jì)算機(jī)系統(tǒng)700可以是個(gè)人計(jì)算機(jī)系統(tǒng)或企業(yè)計(jì)算機(jī) 系統(tǒng)，例如，膝上型、筆記本或臺(tái)式計(jì)算機(jī)系統(tǒng)。計(jì)算機(jī)系統(tǒng)700可以包 括一個(gè)或更多處理器702，其可以包括多個(gè)子塊，例如但不限于，由核心 704所示的一個(gè)或更多核心(核心1到核心N)以及電源管理邏輯(PML) 706 (可以包含VSL 708);如相關(guān)領(lǐng)域技術(shù)人員至少基于本文描述的教示 所能意識(shí)到的，在一些實(shí)施例中，VSL708可以被實(shí)現(xiàn)為包括等同邏輯的 模塊。
一個(gè)或更多處理器702可以是英特爾⑧架構(gòu)的微處理器。對(duì)于其他實(shí) 施例，這些處理器可以是不同類型的處理器，例如，圖形處理器、數(shù)字信 號(hào)處理器、嵌入式處理器等，和/或可以實(shí)現(xiàn)不同的架構(gòu)。
一個(gè)或更多處理器702按照一個(gè)或更多時(shí)鐘源709來(lái)工作，并具有來(lái) 自一個(gè)或更多電壓調(diào)節(jié)器模塊(VRM) 104的電力。 一個(gè)或更多處理器702 還可以與諸如存儲(chǔ)器712這樣的其他級(jí)別的存儲(chǔ)器進(jìn)行通信?？梢酝ㄟ^(guò)主 機(jī)總線714和芯片組716來(lái)訪問(wèn)較高的存儲(chǔ)器層次級(jí)別，例如系統(tǒng)存儲(chǔ)器 (RAM) 718a和諸如大容量存儲(chǔ)設(shè)備這樣的存儲(chǔ)設(shè)備718b (其可以被包 括在系統(tǒng)內(nèi)或者可以被系統(tǒng)訪問(wèn))。
此外，其他功能單元(例如，圖形接口 720和網(wǎng)絡(luò)接口 722，僅列舉 了少數(shù)兒個(gè))可以通過(guò)適當(dāng)?shù)目偩€或端口來(lái)與一個(gè)或更多處理器702進(jìn)行 通信。諸如天線(未示出)這樣的其他設(shè)備可以耦合到網(wǎng)絡(luò)接口，以將該 一個(gè)或更多處理器耦合到無(wú)線網(wǎng)絡(luò)。
此外，本領(lǐng)域技術(shù)人員將認(rèn)識(shí)到，可以使用不同于圖7中所示的劃分 和/或集成方式來(lái)實(shí)現(xiàn)所示出的一些或全部組件，而不偏離所描述的實(shí)施例 的精神和范圍。
對(duì)于本發(fā)明的一些實(shí)施例，存儲(chǔ)設(shè)備718b可以存儲(chǔ)諸如操作系統(tǒng)724 這樣的軟件。對(duì)于一個(gè)實(shí)施例，操作系統(tǒng)是可從位于華盛頓州雷蒙德的微 軟公司獲得的Windows⑧操作系統(tǒng)，該操作系統(tǒng)包括根據(jù)高級(jí)配置和電源 接口 (ACPI)標(biāo)準(zhǔn)的特性和功能，和/或提供操作系統(tǒng)控制的電源管理 (OSPM)。對(duì)于一些實(shí)施例，操作系統(tǒng)可以是不同類型的操作系統(tǒng)，例如， Linux操作系統(tǒng)。
盡管系統(tǒng)700可以是個(gè)人計(jì)算機(jī)系統(tǒng)，但是其他類型的系統(tǒng)也在各種實(shí)施例的范圍內(nèi)，例如，其他類型的計(jì)算機(jī)(例如，手持設(shè)備、服務(wù)器、 平板計(jì)算機(jī)、網(wǎng)絡(luò)應(yīng)用設(shè)備、路由器等)、無(wú)線通信設(shè)備(例如，蜂窩電話、 無(wú)繩電話、尋呼機(jī)、個(gè)人數(shù)字助理等)、計(jì)算機(jī)相關(guān)的外設(shè)(例如，打印機(jī)、 掃描儀、監(jiān)視器等)、娛樂(lè)設(shè)備(例如，電視、收音機(jī)、立體聲系統(tǒng)、磁帶
和致密盤播放器、盒式錄像機(jī)、可攜式攝像機(jī)、數(shù)碼攝像機(jī)、MP3 (運(yùn)動(dòng) 圖像專家組，音頻層3)播放器、視頻游戲機(jī)、手表等)等。前面各圖所 表示的存儲(chǔ)電路也可以具有任意的類型，并且可以實(shí)現(xiàn)在上述系統(tǒng)中的任 意一種中。'
VSL 708可以與處理器701的其他特性和功能(例如，電源管理模塊 706)協(xié)同工作。具體地， 一個(gè)實(shí)施例的電源管理模塊可以控制處理器701 和/或單獨(dú)的核心704的電源管理，包括各種功耗狀態(tài)之間的轉(zhuǎn)換。例如， 在操作系統(tǒng)724支持ACPI的情況下，VSL 708可以控制并跟蹤各個(gè)核心 的c-狀態(tài)和/或P-狀態(tài)。電源管理邏輯706還可以存儲(chǔ)一個(gè)或更多實(shí)施例的 用于管理動(dòng)態(tài)請(qǐng)求的VRM電壓的其他信息，或具有對(duì)該其他信息的訪問(wèn) 權(quán)，該其他信息例如是活動(dòng)的存儲(chǔ)器和/或一個(gè)或更多核心的數(shù)量、最小高 速緩沖存儲(chǔ)器的大小、計(jì)時(shí)器信息和/或存儲(chǔ)在寄存器或其他數(shù)據(jù)存儲(chǔ)設(shè)備 中的其他信息。
此外，相關(guān)領(lǐng)域的技術(shù)人員將意識(shí)到，對(duì)于本發(fā)明的一些實(shí)施例，VSL 708可以使用額外的中間狀態(tài)，以及更大禾1V更小的狀態(tài)。
盡管上面已經(jīng)描述了一個(gè)或更多實(shí)施例的許多特定細(xì)節(jié)，但是將意識(shí) 到，對(duì)于其他實(shí)施例，可以實(shí)現(xiàn)用于動(dòng)態(tài)地減小所請(qǐng)求的供電電壓的其他 方式。例如，盡管上面提到了特定功耗狀態(tài)，但是，對(duì)于其他實(shí)施例，可 以在確定增加或降低有效的所請(qǐng)求的供電電壓的過(guò)程中考慮其他功耗狀態(tài) 和/或其他因子。
此外，盡管出于舉例的目的，針對(duì)具有單個(gè)供電電壓(例如，來(lái)自VRM) 的芯片討論了基于空閑核心的動(dòng)態(tài)供電方式，但是將意識(shí)到，根據(jù)一個(gè)或 更多實(shí)施例的請(qǐng)求供電電壓的方式可以應(yīng)用于不同類型的電力輸送網(wǎng)和/ 或主機(jī)集成電路芯片和/或系統(tǒng)。
例如，如圖8中所示的具有多個(gè)供電域中的多個(gè)核心的處理器可以采 用本文所教導(dǎo)的供電減小方式。處理器802包括N個(gè)不同的供電域804i，
13每個(gè)耦合到相關(guān)聯(lián)的VRM 104i，以響應(yīng)于所請(qǐng)求的VR而向該域提供可分 別控制的供電電壓Vc。每個(gè)域包括一個(gè)或更多核心806i和一個(gè)VSL808j， 以基于該域內(nèi)的空閑核心數(shù)來(lái)請(qǐng)求供電電壓VRi。
本說(shuō)明書中對(duì)"一個(gè)實(shí)施例"、"實(shí)施例"、"示例性實(shí)施例"等的任何 引用是指，結(jié)合該實(shí)施例描述的特定特征、結(jié)構(gòu)或特性被包括在本發(fā)明的 至少一個(gè)實(shí)施例中。本說(shuō)明書中各處出現(xiàn)的這樣的短語(yǔ)并不必然全都指代 同一個(gè)實(shí)施例。此外，當(dāng)結(jié)合任何實(shí)施例來(lái)描述特定特征、結(jié)構(gòu)或特性時(shí)， 被認(rèn)為是在本領(lǐng)域技術(shù)人員的理解范圍內(nèi)的是，可以結(jié)合其他實(shí)施例來(lái)改 變這樣的特征、結(jié)構(gòu)或特性。本發(fā)明的可替代實(shí)施例還包括機(jī)器可訪問(wèn)介 質(zhì)，其包含用于執(zhí)行本發(fā)明的操作的指令。這樣的實(shí)施例還可被稱作程序 產(chǎn)品。這種機(jī)器可訪問(wèn)介質(zhì)可以非限制性地包括諸如軟盤、硬盤、CD-ROM、 ROM以及RAM這樣的存儲(chǔ)介質(zhì)，以及制造或形成的、或可由機(jī)器或設(shè)備 檢測(cè)到的粒子或分子的其他有形排列。指令也可以用在分布式環(huán)境中，并 且可以被本地存儲(chǔ)和/或遠(yuǎn)程存儲(chǔ)，以供單或多處理器的機(jī)器訪問(wèn)。
此外，為了方便理解，可能已經(jīng)將某些方法過(guò)程描繪為分開的過(guò)程； 然而，這些分開描繪的過(guò)程不應(yīng)被解釋成在其執(zhí)行上的必然的順序相關(guān)性。 即，如本領(lǐng)域技術(shù)人員將至少基于本文提供的教示所意識(shí)到的，能夠以可 替代的順序或者同時(shí)執(zhí)行一些過(guò)程。
足夠詳細(xì)地描述了本發(fā)明的實(shí)施例，以使本領(lǐng)域技術(shù)人員能夠?qū)嵺`本 發(fā)明。也可以利用其他實(shí)施例，并且可以作出結(jié)構(gòu)、邏輯和能力方面的改 變，而不偏離本發(fā)明的范圍。此外，應(yīng)該理解，本發(fā)明的各種實(shí)施例盡管 不同，但是并不一定是相互排斥的。例如， 一個(gè)實(shí)施例中描述的特定特征、 結(jié)構(gòu)或特性可以包括在其他實(shí)施例中。因此，不應(yīng)該限制性地理解本詳細(xì) 說(shuō)明。
前面的實(shí)施例和優(yōu)點(diǎn)僅僅是示例性的，并且不應(yīng)被解釋為限制了本發(fā) 明。例如，本文給出的教示可以容易地應(yīng)用于其他類型的存儲(chǔ)器。本領(lǐng)域 技術(shù)人員從前面的描述可以意識(shí)到，可以以各種形式來(lái)實(shí)現(xiàn)本發(fā)明的實(shí)施 例的技術(shù)。因此，盡管已經(jīng)結(jié)合其特定實(shí)例描述了本發(fā)明的實(shí)施例，但是， 本發(fā)明的實(shí)施例的實(shí)際范圍并不受此限制，因?yàn)楦鶕?jù)對(duì)附圖、說(shuō)明書和所 附權(quán)利要求書的學(xué)習(xí)，其他修改對(duì)本領(lǐng)域技術(shù)人員來(lái)說(shuō)將是顯而易見的。
權(quán)利要求
1、一種集成電路裝置，包括一個(gè)或更多功能塊，當(dāng)所述裝置工作時(shí)，所述一個(gè)或更多功能塊可以是空閑的；以及確定邏輯，用于基于預(yù)先定義的電平確定要從VRM請(qǐng)求的供電電壓電平，所述預(yù)先定義的電平被減小了與所述一個(gè)或更多功能塊中空閑的功能塊的數(shù)目成比例的量。
2、 根據(jù)權(quán)利要求l所述的裝置，其中，所述一個(gè)或更多功能塊是處理 器中的核心。
3、 根據(jù)權(quán)利要求2所述的裝置，其中，所述預(yù)先定義的電平是基于所 述處理器的性能狀態(tài)。
4、 根據(jù)權(quán)利要求3所述的裝置，其中，所述預(yù)先定義的電平被減小了 根據(jù)査找該性能狀態(tài)的當(dāng)前每核心的參數(shù)所確定的量。
5、 根據(jù)權(quán)利要求3所述的裝置，其中，基于將減少的供電電流確定為 IC動(dòng)態(tài)電容的函數(shù)，所述預(yù)先定義的電平被減小了一數(shù)量。
6、 根據(jù)權(quán)利要求3所述的裝置，其中，所述預(yù)先定義的電平被減小了 根據(jù)査找該性能狀態(tài)的每核心的AV參數(shù)所確定的量。
7、 根據(jù)權(quán)利要求1所述的裝置，其中，當(dāng)所述功能塊不是空閑的并且 處于相同的性能狀態(tài)時(shí)，所述功能塊消耗基本上相同的動(dòng)態(tài)電流。
8、 根據(jù)權(quán)利要求1所述的裝置，其中，所述邏輯和所述一個(gè)或更多功 能塊是一個(gè)供電域的一部分，該供電域是所述裝置內(nèi)的多個(gè)供電域之一。
9、 一種方法，包括確定要從VRM請(qǐng)求的預(yù)先規(guī)定的供電電壓； 確定正在工作的集成電路中有多少功能塊是空閑的；以及 基于有多少功能塊是空閑的，減小所述預(yù)先規(guī)定的供電電壓。
10、 根據(jù)權(quán)利要求9所述的方法，還包括將所述減小的供電電壓提 供給所述VRM。
11、 根據(jù)權(quán)利要求9所述的方法，其中，所述功能塊是多核處理器中 的核心。
12、 根據(jù)權(quán)利要求9所述的方法，包括確定每核心的動(dòng)態(tài)電流值并 將該值與空閑核心的數(shù)目相乘來(lái)確定供電電流的減少，以確定要將所述預(yù) 先規(guī)定的供電電壓減小多少。
13、 根據(jù)權(quán)利要求12所述的方法，包括基于所述減小的供電電流和 負(fù)載線電阻值來(lái)確定要將所述供電電壓減少多少。
14、 根據(jù)權(quán)利要求13所述的方法，其中，所述負(fù)載線電阻值被熔斷到 所述集成電路中。
15、 根據(jù)權(quán)利要求14所述的方法，其中，所述負(fù)載線電阻值是從所述 集成電路的外部檢索到的。
16、 根據(jù)權(quán)利要求9所述的方法，包括確定每核心的AVR值并將該 值乘以空閑核心的數(shù)目，以確定要將所述預(yù)先規(guī)定的供電電壓減小多少。
17、 一種處理器，包括多個(gè)核心，其在多個(gè)性能狀態(tài)中所選擇的一個(gè)性能狀態(tài)下工作；以及 電壓選擇邏輯，用于請(qǐng)求供電電壓VR以向所述多個(gè)核心提供接收到的供電電壓Vc，其中，所述VR與當(dāng)所述處理器在工作時(shí)所述多個(gè)核心中 空閑的核心的數(shù)目成比例。
18、 根據(jù)權(quán)利要求17所述的處理器，其中，所述Vr是用以下方式來(lái) 確定的將基于所選擇的性能狀態(tài)的預(yù)先規(guī)定的VR減小一數(shù)量，該數(shù)量 是通過(guò)確定供電電流的減少而導(dǎo)出的。
19、 根據(jù)權(quán)利要求18所述的處理器，其中，供電電流的減少是通過(guò)從 性能狀態(tài)數(shù)據(jù)結(jié)構(gòu)中檢索出每核心的供電電流值來(lái)確定的。
20、 根據(jù)權(quán)利要求17所述的處理器，其中，所述Vr是用以下方式來(lái) 確定的將基于所選擇的性能狀態(tài)的預(yù)先規(guī)定的Vr減小一數(shù)量，該數(shù)量 是通過(guò)確定每核心的電壓值而導(dǎo)出的。
21、 根據(jù)權(quán)利要求20所述的處理器，其中，所述每核心的電壓值是從 性能狀態(tài)數(shù)據(jù)結(jié)構(gòu)中檢索到的。
22、 根據(jù)權(quán)利要求17所述的處理器，其中，所述Vr是從VRM清求的。
23、 根據(jù)權(quán)利要求22所述的處理器，包括所述VRM的至少一部分。
24、 根據(jù)權(quán)利要求22所述的處理器，其中，所述多個(gè)核心和所述電壓 選擇邏輯是一個(gè)供電域的一部分，該供電域是所述處理器的多個(gè)供電域之
25、 一種計(jì)算機(jī)系統(tǒng)，包括 處理器，具有多個(gè)核心，其在多個(gè)性能狀態(tài)中所選擇的一個(gè)的性能狀態(tài)下工作;以及電壓選擇邏輯，用于請(qǐng)求供電電壓VR以向所述多個(gè)核心提供接 收到的供電電壓Vc，其中，所述VR與當(dāng)所述處理器在工作時(shí)所述多個(gè)核 心中空閑的核心的數(shù)目成比例；電壓調(diào)節(jié)器的至少一部分，用于生成所述VR以將Vc提供給所述處理 器；以及天線，其耦合到所述處理器，用于將所述處理器通信地鏈接到無(wú)線網(wǎng) 絡(luò)。
26、 根據(jù)權(quán)利要求25所述的計(jì)算機(jī)系統(tǒng)，其中，所述Vr是用以下方 式來(lái)確定的將基于所選擇的性能狀態(tài)的預(yù)先規(guī)定的Vk減小一數(shù)量，該 數(shù)量是通過(guò)確定供電電流的減少而導(dǎo)出的。
27、 根據(jù)權(quán)利要求26所述的計(jì)算機(jī)系統(tǒng)，其中，供電電流的減少是通 過(guò)從性能狀態(tài)數(shù)據(jù)結(jié)構(gòu)中檢索出每核心的供電電流值來(lái)確定的。
28、 根據(jù)權(quán)利要求25所述的計(jì)算機(jī)系統(tǒng)，其中，所述Vr是用以下方 式來(lái)確定的將基于所選擇的性能狀態(tài)的預(yù)先規(guī)定的Vr減小一數(shù)量，該 數(shù)量是通過(guò)確定每核心的電壓值而導(dǎo)出的。
29、 根據(jù)權(quán)利要求28所述的處理器，其中，所述每核心的電壓值是從 性能狀態(tài)數(shù)據(jù)結(jié)構(gòu)中檢索到的。
全文摘要
本發(fā)明的一些實(shí)施例包括用于基于空閑的功能塊來(lái)動(dòng)態(tài)地減小所請(qǐng)求的供電電壓的系統(tǒng)、裝置和方法。
文檔編號(hào)G06F1/32GK101622588SQ200880006531
公開日2010年1月6日 申請(qǐng)日期2008年3月25日 優(yōu)先權(quán)日2007年3月29日
發(fā)明者J·P·阿拉雷 申請(qǐng)人:英特爾公司