專利名稱：：用于初始化存儲器系統(tǒng)的系統(tǒng)與方法以及使用其的存儲器裝置和基于處理器的系統(tǒng)的制作方法
技術(shù)領(lǐng)域：
：本發(fā)明大體上涉及存儲器裝置，且更特定來說，涉及一種用于初始化與多個存儲器裝置的通信的系統(tǒng)與方法以及使用其的存儲器裝置與基于處理器的系統(tǒng)。
背景技術(shù)：
：傳統(tǒng)上，動態(tài)隨機(jī)存取存儲器("DRAM")裝置已經(jīng)架構(gòu)以用于信號線并行連接到若干信號終端的"多點(diǎn)(multi-dr叩)"配置。隨著存儲器裝置的操作速度繼續(xù)增加，此方法不能提供足夠性能。更近的DRAM裝置架構(gòu)已拋棄多點(diǎn)方法且改為經(jīng)架構(gòu)以用于每一信號線連接于僅兩個信號終端之間的點(diǎn)對點(diǎn)配置。點(diǎn)對點(diǎn)配置允許更干凈利落、更受控制的允許非常高的數(shù)據(jù)轉(zhuǎn)移速率的信令。點(diǎn)對點(diǎn)拓?fù)湫枰鸵_計(jì)數(shù)和每引腳高數(shù)據(jù)速率，以便保持并擴(kuò)展系統(tǒng)存儲器密度。隨著存儲器裝置的操作速度進(jìn)一步增加，甚至點(diǎn)對點(diǎn)架構(gòu)可變得不足夠。具體來說，在多個通道(即，總線)中并行傳輸?shù)拿睢⒌刂泛蛿?shù)據(jù)信號之間的時序偏斜可相對于彼此而變得偏斜。此外，這些命令、地址和數(shù)據(jù)信號之間的時序可相對于連同命令、地址和數(shù)據(jù)信號一起轉(zhuǎn)發(fā)的時鐘信號而變得偏斜。因此，在可使用存儲器系統(tǒng)之前初始化存儲器系統(tǒng)經(jīng)常為必要的。在主機(jī)控制器與耦合到主機(jī)控制器或另一存儲器裝置的若干存儲器裝置中的每一者兩者中完成此初始化所需的電路可高度復(fù)雜。在具有海量存儲器裝置的基于處理器的系統(tǒng)中，通過將此復(fù)雜電路包括于主機(jī)控制器和所有存儲器裝置中而添加到系統(tǒng)的成本可增加所述基于處理器的系統(tǒng)的成本。因此，需要可(例如)相對廉價地初始化經(jīng)由高速總線將數(shù)據(jù)耦合到存儲器裝置并經(jīng)由高速總線耦合來自存儲器裝置的數(shù)據(jù)的存儲器系統(tǒng)的初始化系統(tǒng)與方法。圖1為根據(jù)本發(fā)明的一個實(shí)施例的計(jì)算機(jī)系統(tǒng)的框圖。圖2為用于圖1的計(jì)算機(jī)系統(tǒng)中的主機(jī)控制器與存儲器裝置之間的專用存儲器通道的一個實(shí)施例的框圖。圖3為展示用于圖2的專用存儲器通道中的含有命令、地址和寫入數(shù)據(jù)的幀包的一個實(shí)施例的示意圖。圖4為展示用于圖2的專用存儲器通道中的讀取數(shù)據(jù)幀包的一個實(shí)施例的示意圖。圖5為根據(jù)本發(fā)明的一個實(shí)施例的可用于圖1的計(jì)算機(jī)系統(tǒng)中的存儲器裝置的框圖。圖6為展示可用于圖5的存儲器裝置中的響應(yīng)于時鐘信號的四個相位而俘獲幀包的一個實(shí)施例的時序圖。圖7為根據(jù)本發(fā)明的一個實(shí)施例的可用于圖1的計(jì)算機(jī)系統(tǒng)中的主機(jī)控制器的框圖。圖8為展示可能存在于從圖5的存儲器裝置耦合到圖7的主機(jī)控制器的特定信號中的信號偏斜的時序圖。圖9為展示用于在訓(xùn)練期間相對于幀包掃掠經(jīng)轉(zhuǎn)發(fā)的時鐘信號的一個實(shí)施例的時序圖。圖10為展示可用于控制圖5中所示的存儲器裝置的操作的一組協(xié)議規(guī)則的一個實(shí)施例的示意圖。具體實(shí)施例方式圖1中展示根據(jù)本發(fā)明的一個實(shí)施例的計(jì)算機(jī)系統(tǒng)10。計(jì)算機(jī)系統(tǒng)IO包括經(jīng)由處理器總線18而連接到主機(jī)控制器16的中央處理單元("CPU")12。主機(jī)控制器16連接到外圍輸入/輸出("I/O")總線20且連接到四個雙列直插式(doublein-line)存儲器模塊("DIMM")22、24、26、28。DIMM22到28經(jīng)由單向命令/地址("CA")總線30從主機(jī)控制器16接收命令、地址和寫入數(shù)據(jù)，且其經(jīng)由單向數(shù)據(jù)總線32將讀取數(shù)據(jù)傳輸?shù)街鳈C(jī)控制器16。另外，DIMM22到28經(jīng)由邊帶存取總線34而耦合到主機(jī)控制器16。如下文更詳細(xì)地解釋，邊帶存取總線34用于將配置數(shù)據(jù)傳遞到DIMM22到28。最后，主機(jī)控制器16和DIMM中的每一者從參考時鐘產(chǎn)生器38接收時鐘信號。如之前所提及，點(diǎn)對點(diǎn)數(shù)據(jù)("DQ")總線菊鏈鏈接于點(diǎn)對點(diǎn)架構(gòu)中的DIMM22到28上的DRAM裝置之間。DIMM22到28上的最后裝置將盡可能快地在總線上傳輸存儲器數(shù)據(jù)以最小化等待時間。最后裝置界定讀取數(shù)據(jù)的幀邊界。在最后裝置與主機(jī)之間的中間DRAM裝置將其數(shù)據(jù)合并到與幀邊界對準(zhǔn)的DQ數(shù)據(jù)流中，使得在對相同DIMM22到28上的不同裝置進(jìn)行背對背存取時DQ幀不會被截斷。從主機(jī)角度來看，在進(jìn)行背對背讀取請求的同時在DQ總線上不存在間隙。最后裝置的上游裝置識別二級DQ總線上的幀邊界，且識別其中的特定幀以合并DQ數(shù)據(jù)。訓(xùn)練序列用于識別幀邊界和相對于CA總線上所發(fā)出的命令的特定幀兩者。圖1中所示的DIMM22到28中的每一者具有在其與主機(jī)控制器16之間的專用存儲器通道，在圖2中更詳細(xì)地展示所述專用存儲器通道。如圖2中所示，多個存儲器裝置40到44以菊鏈方式連接在DIMM22到28中的每一者上。以菊鏈方式將含有命令、地址和寫入數(shù)據(jù)的幀包從主機(jī)控制器16(圖1)轉(zhuǎn)發(fā)到第一存儲器裝置40，從第一存儲器裝置40轉(zhuǎn)發(fā)到第二存儲器裝置42，等等。同樣，以菊鏈方式將含有讀取數(shù)據(jù)的包從最后存儲器裝置.44傳輸?shù)降诙鎯ζ餮b置42等等，直到到達(dá)主機(jī)控制器16。如上文所提及，來自總線34(圖1)的裝置配置經(jīng)由低速串行邊帶存取總線48而耦合到存儲器裝置40到44中的每一者中的邊帶端口以允許主機(jī)控制器16從內(nèi)部裝置配置寄存器讀取并寫入到內(nèi)部裝置配置寄存器。還將來自參考時鐘產(chǎn)生器38(圖1)的時鐘信號提供給存儲器裝置40到44中的每一者，使得存儲器裝置40到44中的每一者中的內(nèi)部鎖相環(huán)("PLL")可合成傳輸數(shù)據(jù)所需的高速時鐘。主機(jī)控制器16和存儲器裝置40到44使用高速點(diǎn)對點(diǎn)總線架構(gòu)進(jìn)行通信，高速點(diǎn)對點(diǎn)總線架構(gòu)在本文中有時將被稱為"鏈路"總線。如圖1中所示，主機(jī)控制器16(圖1)在單向CA總線30上發(fā)出含有命令、地址和寫入數(shù)據(jù)的幀包，如圖2中所示，以菊鏈方式將所述幀包應(yīng)用到每一DRAM裝置40到44。還如圖1中所示，DRAM裝置40到44在單向數(shù)據(jù)總線32上將讀取數(shù)據(jù)返回到主機(jī)控制器16。以如上文參看圖2所解釋的菊鏈方式將讀取數(shù)據(jù)從DRAM裝置40到44傳遞到下一者。在一個實(shí)施例中，含有命令、地址和寫入數(shù)據(jù)的幀包經(jīng)組織于54位幀中，如圖3中所示，54位幀為六個CA通道中的每一者上的九個位時間。在一個實(shí)施例中，讀取數(shù)據(jù)信息經(jīng)組織于36位幀包中，如圖4中所示，36位幀包為四個DQ通道中的每一者上的九個位時間。循環(huán)冗余檢査("CRC")位可包括于幀包中以檢測并校正串行位錯誤。由于追蹤延遲和其它條件的變化，來自每一通道的九個幀包位可能在鏈路通道之間偏斜。DRAM裝置40到44中的邏輯負(fù)責(zé)將來自每一通道的九個位解串，且接著對準(zhǔn)來自每一通道數(shù)據(jù)的數(shù)據(jù)以重新構(gòu)成幀，如下文更詳細(xì)地解釋。圖5中更詳細(xì)地展示根據(jù)本發(fā)明的一個實(shí)施例的存儲器裝置50。存儲器裝置50中的大多數(shù)組件也用于主機(jī)控制器16中以傳輸并接收由存儲器裝置50傳輸并接收的相同信號。存儲器裝置50在端口52處接收差分CA—級時鐘信號，將差分CA—級時鐘信號連同含有命令、地址和寫入數(shù)據(jù)的幀包一起從主機(jī)控制器16或上游存儲器裝置轉(zhuǎn)發(fā)。所轉(zhuǎn)發(fā)的CA—級時鐘信號具有一頻率，所述頻率為傳輸數(shù)據(jù)的頻率的一分?jǐn)?shù)(例如，四分之一)。差分信令在端口52處用于提供良好的抗噪性和信號完整性。將CA—級時鐘信號應(yīng)用到差分接收器56，差分接收器56將信號轉(zhuǎn)換到單端時鐘信號且將其應(yīng)用到同步延遲線("SDL")60。差分接收器56以及下文描述的存儲器裝置50中的其它差分接收器可經(jīng)校準(zhǔn)以補(bǔ)償DC偏移差。在校準(zhǔn)期間，可將用于接收器中的運(yùn)算放大器的輸入置于同一電壓下，此在接收器輸出處產(chǎn)生隨機(jī)數(shù)據(jù)。如果不存在DC偏移差，則差分接收器當(dāng)在長期內(nèi)進(jìn)行取樣時隨機(jī)地產(chǎn)生同樣多的一和零。當(dāng)存在DC偏移差時，將主要朝向零或主要朝向一而對樣本進(jìn)行加權(quán)。求和邏輯可確定在取樣周期內(nèi)是否存在一和零的相等分布。此偏移消除可應(yīng)用于用于傳遞幀包位的差分接收器與用于傳遞經(jīng)轉(zhuǎn)發(fā)的時鐘信號的差分接收器兩者。進(jìn)一步參看圖5，SDL60產(chǎn)生接收("Rx")CA時鐘信號的四個相位，所述相位在與傳輸CA—級時鐘信號的主機(jī)控制器16或存儲器裝置相同的時鐘域中。SDL60使用由鎖相環(huán)("PLL")62產(chǎn)生的四相內(nèi)部時鐘信號以產(chǎn)生RxCA時鐘信號的四個相位。PLL62經(jīng)由接收器64接收從參考時鐘產(chǎn)生器38輸出的參考時鐘信號以也產(chǎn)生傳輸("Tx")CA時鐘信號的四個相位，所述相位在與存儲器裝置50相同的時鐘域中。PLL62也產(chǎn)生CA二級時鐘信號的四個相位并經(jīng)由傳輸器66將其輸出，將所述相位應(yīng)用到下游存儲器裝置的CA—級時鐘端口52。最后，PLL62產(chǎn)生DQ—級時鐘信號的四個相位并經(jīng)由傳輸器68將其輸出，將所述相位應(yīng)用到主機(jī)控制器16或上游存儲器裝置的DQ二級時鐘端口。通常將DQ—級時鐘信號連同讀取數(shù)據(jù)一起傳輸?shù)街鳈C(jī)控制器16或上游存儲器裝置的端口70處的差分DQ二級時鐘信號。DQ二級時鐘信號經(jīng)由差分接收器72而耦合并應(yīng)用到另一SDL76，SDL76以與SDL60產(chǎn)生RxCA時鐘信號的四個相位的方式(如上文解釋)相同的方式產(chǎn)生RxDQ時鐘信號的四個相位。RxDQ時鐘信號用于俘獲來自下游存儲器裝置的讀取數(shù)據(jù)，如上文所解釋。PLL62也以與其產(chǎn)生TxCA時鐘信號的四個相位的方式相同的方式產(chǎn)生TxDQ時鐘信號的四個相位。TxDQ時鐘信號用于在存儲器裝置50的時鐘域中使對來自下游存儲器裝置的讀取數(shù)據(jù)的處理同步。存儲器裝置也包括CA—級接收端口80，其具有6個通道。CA—級接收端口80接收含有命令和地址以及寫入數(shù)據(jù)的幀包以用于存儲于存儲器裝置50中或下游存儲器裝置中。每一幀包由9組6位包字組成，使得每一幀包含有54個位。為促進(jìn)菊鏈鏈接到下游存儲器裝置，存儲器裝置50包括CA二級傳輸端口84，其耦合到下游存儲器裝置(未圖示)的CA—級接收端口80。每一端口80、84可能夠具有從3.2GT/s到6.4GT/s的數(shù)據(jù)轉(zhuǎn)移速率。將由存儲器裝置50在CA—級接收器端口80處接收到的幀包應(yīng)用到差分接收器90，差分接收器90又將其應(yīng)用到由參考數(shù)字92共同指示的四個差分接收器。接收器92中的每一者將信號應(yīng)用到相應(yīng)鎖存器(由參考數(shù)字94共同指示)的數(shù)據(jù)輸入。鎖存器94通過四相RxCA時鐘的相應(yīng)相位來計(jì)時。圖6中展示通過四個相位CLKO到CLK3俘獲幀包以產(chǎn)生接收到的數(shù)據(jù)RxDataO到3的方式。如果由鎖存器94俘獲的幀包位是用于存取存儲器裝置50而非存取下游存儲器裝置，則將幀包位存儲于為5位深的相應(yīng)4位寄存器98中，且從寄存器98轉(zhuǎn)移到Rx成幀邏輯100。Rx成幀邏輯IOO辨識每一幀包的邊界。將幀包的對應(yīng)于命令和地址的位應(yīng)用到幀解碼器110，幀解碼器IIO將對應(yīng)于命令、地址和寫入數(shù)據(jù)的位彼此分離。地址位臨時存儲于命令隊(duì)列114中且按序應(yīng)用到行解碼器120和列解碼器124。解碼器120、124選擇存儲器陣列130中的存儲器單元的行和列。幀解碼器110將寫入數(shù)據(jù)位應(yīng)用到寫入緩沖器134，其中臨時存儲所述寫入數(shù)據(jù)位以用于隨后路由到存儲器陣列130。還將由鎖存器94俘獲的幀位應(yīng)用到多路復(fù)用器140。如果由鎖存器94俘獲的幀位用于存取下游存儲器裝置，則多路復(fù)用器140將位耦合到第二多路復(fù)用器144。多路復(fù)用器144由TxCA時鐘信號的4個相位操作以經(jīng)由差分傳輸器148將數(shù)據(jù)的4個位輸出到CA二級傳輸端口84，其中將數(shù)據(jù)的4個位應(yīng)用到下游存儲器裝置的CA—級接收端□80。將來自存儲器陣列130的待轉(zhuǎn)移到下游存儲器裝置的讀取數(shù)據(jù)應(yīng)用到桶式移位器150，由控制電路152操作桶式移位器150。桶式移位器150從陣列130接收并行數(shù)據(jù)的64個位且將所述位劃分為9個6位群組，其連同循環(huán)冗余檢查("CRC")位一起存儲于寄存器154中。通過來自PLL62的TXCA時鐘信號的4個相應(yīng)相位將存儲于寄存器154中的位計(jì)時到大體上由參考數(shù)字160指示的四個寄存器中。接著經(jīng)由多路復(fù)用器140、144將存儲于寄存器160中的位循序地耦合到CA二級傳輸端口84。讀取數(shù)據(jù)耦合到存儲器裝置50中以及經(jīng)由存儲器裝置50耦合讀取數(shù)據(jù)類似于包幀耦合到存儲器裝置50中以及經(jīng)由存儲器裝置50耦合包幀的方式。具體來說，將來自下游存儲器裝置的讀取數(shù)據(jù)位應(yīng)用到具有4個通道的寬度的DQ二級接收器端口170。將讀取數(shù)據(jù)位應(yīng)用到差分接收器172且經(jīng)由4個接收器174而耦合到4個鎖存器178的數(shù)椐輸入。鎖存器178通過RxDQ時鐘信號的4個相應(yīng)相位來計(jì)時。存儲于鎖存器178中的讀取數(shù)據(jù)位經(jīng)由多路復(fù)用器180而耦合到第二多路復(fù)用器182，第二多路復(fù)用器182由TxDQ時鐘信號的4個相位來控制以循序地將4個位應(yīng)用到差分傳輸器186。傳輸器186將讀取數(shù)據(jù)輸出到DQ—級傳輸端口188，因此可將數(shù)據(jù)耦合到上游存儲器裝置或主機(jī)控制器16的DQ二級接收端口170。將從存儲器陣列130讀取的待轉(zhuǎn)移到主機(jī)控制器16或上游存儲器裝置的讀取數(shù)據(jù)應(yīng)用到桶式移位器l卯，由控制電路192操作桶式移位器190。桶式移位器190從陣列130接收并行數(shù)據(jù)的64個位且將所述位劃分為9個6位群組，將9個6位群組連同循環(huán)冗余檢査("CRC")位一起存儲于寄存器194中。通過來自PLL62的TXDQ時鐘信號的4個相應(yīng)相位將存儲于寄存器194中的位計(jì)時到大體上由參考數(shù)字200指示的四個寄存器中。接著經(jīng)由多路復(fù)用器180、182將存儲于寄存器200中的位循序地耦合到DQ一級傳輸端口188。如上文所提及，經(jīng)由邊帶存取總線34(圖1)耦合配置數(shù)據(jù)且經(jīng)由緩沖器214將配置數(shù)據(jù)應(yīng)用到寄存器210。經(jīng)由第二緩沖器216將來自寄存器210的配置數(shù)據(jù)應(yīng)用到邊帶存取總線34。邊帶存取總線34為較慢的低引腳計(jì)數(shù)總線，主機(jī)控制器16可使用所述總線來以特定時序參數(shù)將寄存器210編程，或可在鏈路訓(xùn)練期間査詢特定狀態(tài)寄存器。存在許多可能的邊帶配置位。下文在表1中列出與初始化特別相關(guān)的那些位。<table>tableseeoriginaldocumentpage15</column></row><table>存儲器裝置50也接收告警信號，告警信號經(jīng)由緩沖器224而耦合到寄存器210且經(jīng)由緩沖器226而從寄存器耦合。最后，復(fù)位信號經(jīng)由緩沖器230而耦合到復(fù)位電路234，復(fù)位電路234在加電時復(fù)位存儲器裝置50。如上文所提及，通常必須在系統(tǒng)使用之前使用高速總線來初始化存儲器系統(tǒng)的組件。存儲器裝置50包括用于此目的的鏈路接口單元238。鏈路接口單元238執(zhí)行初始化程序以允許Rx成幀邏輯IOO辨識每一接收到的幀的邊界。Rx成幀邏輯IOO實(shí)際上具有調(diào)整由PLL62產(chǎn)生的四相Tx時鐘的能力。此能力允許以正確幀邊界于存儲器裝置50內(nèi)重新建構(gòu)幀包。如下文更詳細(xì)地描述，在訓(xùn)練期間通過發(fā)出可識別令牌，接著旋轉(zhuǎn)時鐘和數(shù)據(jù)多路復(fù)用直到已準(zhǔn)確重新建構(gòu)令牌為止而建立幀邊界。一旦令牌被重新建構(gòu)，Rx成幀邏輯100便停止搜尋令牌，且鎖定搜尋狀態(tài)機(jī)。此被稱為"幀鎖定"。下文詳細(xì)解釋鏈路接口單元238和存儲器裝置的剩余部分執(zhí)行其初始化功能的方式。簡要來說，以允許在主機(jī)控制器16中執(zhí)行多數(shù)初始化復(fù)雜性的方式來執(zhí)行初始化。此避免將許多過度復(fù)雜性置于耦合到主機(jī)控制器16的存儲器裝置中。圖7中展示可用作主機(jī)控制器16(圖1)的主機(jī)控制器240的一個實(shí)施例。主機(jī)控制器240包括從參考時鐘產(chǎn)生器38(圖1)接收參考時鐘信號的接收器242。接收器242將時鐘信號應(yīng)用到PLL244，PLL244產(chǎn)生內(nèi)部時鐘信號的四個相位。PLL244還產(chǎn)生CA—級時鐘信號的四個相位并將其從CA—級時鐘端口246輸出，所述CA—級時鐘信號的四個相位是從傳輸器248接收的。將CA—級時鐘信號相位應(yīng)用到主機(jī)控制器240所連接到的存儲器裝置50的CA—級時鐘端口52。最后，PLL244產(chǎn)生內(nèi)部傳輸("Tx")CA時鐘信號的四個相位，其在與主機(jī)控制器240相同的時鐘域中。主機(jī)控制器240還從其直接連接的存儲器裝置50在DQ—級時鐘端口250處接收DQ—級時鐘信號。DQ—級時鐘信號經(jīng)由接收器252而耦合到同步延遲線("SDL")254，同步延遲線("SDL")254使用由PLL244產(chǎn)生的四相內(nèi)部時鐘信號以產(chǎn)生接收("Rx")CA時鐘信號的四個相位。RxCA時鐘信號在與傳輸DQ—級時鐘信號的存儲器裝置50相同的時鐘域中。通過常規(guī)存儲器控制器電路(未圖示)將存儲器命令和地址應(yīng)用到桶式移位器262，由控制電路264操作桶式移位器262。桶式移位器262接收并行命令和地址的64個位且將所述位劃分為9個6位群組，9個6位群組連同循環(huán)冗余檢査("CRC")位一起存儲于寄存器266中。通過來自PLL244的TxCA時鐘信號的4個相應(yīng)相位將存儲于寄存器266中的位計(jì)時到大體上由參考數(shù)字268指示的四個寄存器中。接著經(jīng)由多路復(fù)用器270、272和傳輸器273將存儲于寄存器268中的位循序地耦合到CA—級傳輸端口274。端口274通常將連接到其直接連接到的存儲器裝置50的CA—級接收端口80(圖5)。主機(jī)控制器240還包括DQ—級接收端口280，DQ—級接收端口280從其直接連接到的存儲器裝置50接收讀取數(shù)據(jù)的包。讀取數(shù)據(jù)經(jīng)由差分接收器282而耦合，差分接收器282又將其應(yīng)用到由參考數(shù)字284共同指示的四個差分接收器。接收器284中的每一者將信號應(yīng)用到相應(yīng)鎖存器(由參考數(shù)字288共同指示)的數(shù)據(jù)輸入。由SDL254產(chǎn)生的四相RxDQ時鐘的相應(yīng)相位對鎖存器288計(jì)時。數(shù)據(jù)位存儲于為5位深的相應(yīng)4位寄存器2卯中，且從寄存器290轉(zhuǎn)移到DQRx成幀邏輯291。Rx成幀邏輯291辨識每一讀取數(shù)據(jù)包的邊界。桶式移位器262、PLL244、SDL254和Rx成幀邏輯291在初始化期間由鏈路初始化模塊292控制。在來自主機(jī)控制器240的CA—級傳輸端口274的6個CA通道中的持續(xù)時間小于一個單位間隔("UI")的較小信號偏斜已經(jīng)校正以實(shí)現(xiàn)"位鎖定"后，執(zhí)行此初始化。位鎖定指代確保己校正來自端口274的CA通道中的相對小的CA信號偏斜小于一個UI。通過調(diào)整6個CA通道中的每一者上的命令和地址位經(jīng)計(jì)時離開寄存器268并從CA—級傳輸端口274傳輸?shù)臅r序而在主機(jī)控制器240中完成此校正。類似地，在來自存儲器裝置50的DQ—級傳輸端口190的4個DQ通道中的持續(xù)時間小于一個單位間隔("UI")的較小信號偏斜已經(jīng)校正以實(shí)現(xiàn)"位鎖定"后，執(zhí)行下文描述的初始化。通過調(diào)整由鎖存器288俘獲在4個DQ通道中的每一者上的讀取數(shù)據(jù)位的時序而在主機(jī)控制器240中完成此校正。在CA通道和DQ通道中實(shí)現(xiàn)位鎖定后，執(zhí)行兩部分初始化程序以將CA通道和DQ通道去偏斜來校正粗通道間偏斜(即，持續(xù)時間大于一個單位間隔("UI")的通道間偏斜)。在初始化程序的第一TSO部分期間，存儲器裝置50從DQ—級傳輸端口190傳輸端口190的所有4個通道上的數(shù)據(jù)模式。此數(shù)據(jù)模式由主機(jī)控制器240接收且耦合到DQRx成幀邏輯291。成幀邏輯291在主機(jī)控制器240的較慢時鐘域中將數(shù)據(jù)模式傳遞到鏈路初始化模塊292。鏈路初始化模塊292接著檢測4個DQ通道中的具有大于一個時鐘循環(huán)(即，大于完整數(shù)據(jù)單位間隔)的持續(xù)時間的任何偏斜。鏈路初始化模塊292接著調(diào)整DQRx成幀邏輯291以正確地組織在正常操作期間經(jīng)由DQ—級接收端口280而接收的讀取數(shù)據(jù)位。在初始化程序的第二TS1部分期間，主機(jī)控制器240從CA—級傳輸端口274傳輸在端口274的所有6個通道上的命令和地址位的模式。此模式由存儲器裝置50依次接收，且將6個CA通道中的4者上的模式傳遞回到主機(jī)控制器240的DQ—級接收端口280。隨后以相同方式將6個CA通道中的剩余2者傳遞回到主機(jī)控制器240的DQ—級接收端口280。在DQ—級接收端口280處接收的模式耦合到DQRx成幀邏輯291，且接著被傳遞到鏈路初始化模塊292。鏈路初始化模塊292接著確定粗通道間偏斜，如上文所解釋。在鏈路初始化模塊292已確定DQ通道的粗通道間偏斜的情況下，其能夠從經(jīng)由DQ通道接收的模式中的偏斜確定可歸因于CA通道的粗通道間偏斜的粗偏斜。鏈路初始化模塊292接著調(diào)整桶式移位器262，以補(bǔ)償CA通道中的任何粗通道間偏斜。如同存儲器裝置50，主機(jī)控制器240包括經(jīng)由邊帶存取總線34(圖1)和緩沖器294接收配置數(shù)據(jù)的寄存器293。寄存器293還可經(jīng)由第二緩沖器295將配置數(shù)據(jù)應(yīng)用到邊帶存取總線34。主機(jī)控制器240還接收告警信號，所述告警信號經(jīng)由緩沖器296耦合到寄存器293，且經(jīng)由緩沖器297而從寄存器293耦合。最后，復(fù)位信號經(jīng)由緩沖器298而耦合到復(fù)位電路299，復(fù)位電路299在加電時復(fù)位主機(jī)控制器240。如上文所提及，在主機(jī)控制器240和存儲器裝置50可操作之前，其必須經(jīng)初始化以建立位鎖定、通道去偏斜和幀邊界。建立位鎖定和通道去偏斜的初始化實(shí)質(zhì)上校正幀包和讀取數(shù)據(jù)信號在其分別耦合到存儲器裝置50和從存儲器裝置50耦合時相對于所轉(zhuǎn)發(fā)的時鐘信號與通道間兩者的時序偏斜。如圖8中所示在數(shù)據(jù)的每一通道之間將不可避免地存在某偏斜。因此，可在訓(xùn)練期間調(diào)諧每一通道，以準(zhǔn)確地俘獲命令、地址和數(shù)據(jù)。提供上文描述的所轉(zhuǎn)發(fā)的時鐘信號以作為參考。這些時鐘信號可通過主機(jī)控制器16來初始化，主機(jī)控制器16調(diào)整時鐘信號的時序直到時鐘信號的四個相位位于"數(shù)據(jù)眼"的中央處為止，在此時間期間幀包的位為有效的。更特定來說，可通過在如圖9中所示的訓(xùn)練期間在一段時期內(nèi)以小增量延遲相對于幀包位掃掠所轉(zhuǎn)發(fā)的時鐘信號來確定所轉(zhuǎn)發(fā)的時鐘信號的校正時序。在掃掠幀包位與所轉(zhuǎn)發(fā)的時鐘信號之間的相對時序的同時，將俘獲的幀包位與預(yù)期數(shù)據(jù)進(jìn)行比較以確定每一通道中的幀包位何時在時鐘信號掃掠的每一末端處被錯誤地俘獲。接著將時鐘信號重新定位以在掃掠的兩個失敗末端之間的中點(diǎn)處俘獲數(shù)據(jù)。此將建立大致在數(shù)據(jù)眼的中央處的時鐘且被稱為位鎖定。在存儲器裝置50已經(jīng)初始化以實(shí)現(xiàn)位鎖定和通道去偏斜后，其可經(jīng)初始化以實(shí)現(xiàn)適當(dāng)?shù)膸吔?。存儲器裝置50經(jīng)初始化以通過發(fā)出訓(xùn)練序列的有序集合而實(shí)現(xiàn)適當(dāng)?shù)膸吔?。在所有位通道上并行地連續(xù)地發(fā)出訓(xùn)練序列。訓(xùn)練序列由串行轉(zhuǎn)移的若干翁組構(gòu)成，且每一群組的長度為九個位。每一群組內(nèi)的信息可包括標(biāo)頭(其識別訓(xùn)練序列)、控制信息和用于建立穩(wěn)定通道的其它信息。從每一群組內(nèi)的位O(LSB)到位9(MSB)開始接著以從群組0到群組N的連續(xù)群組次序連續(xù)地發(fā)送訓(xùn)練序列。特定訓(xùn)練序列可在轉(zhuǎn)變到下一訓(xùn)練序列之前重復(fù)多次。訓(xùn)練序列轉(zhuǎn)變是由一組協(xié)議規(guī)則來操縱以確保適當(dāng)?shù)爻跏蓟醒b置。圖IO中展示一組協(xié)議規(guī)則的一個實(shí)施例。圖10中所示的協(xié)議規(guī)則包括若干訓(xùn)練狀態(tài)，下文詳細(xì)描述所述狀態(tài)中的每一者。主機(jī)控制器16負(fù)責(zé)經(jīng)由訓(xùn)練狀態(tài)轉(zhuǎn)變系統(tǒng)。這些訓(xùn)練狀態(tài)為停用狀態(tài)300，其中去往和來自主機(jī)控制器16的通信是不活動的。第二訓(xùn)練狀態(tài)為"TSO"狀態(tài)304，其中主機(jī)控制器16和存儲器裝置50對每一通道進(jìn)行位鎖定，主機(jī)控制器16對其自身的位通道執(zhí)行通道去偏斜，且主機(jī)控制器16對讀取數(shù)據(jù)進(jìn)行幀鎖定。第三訓(xùn)練狀態(tài)為"TS1"狀態(tài)306，其中主機(jī)控制器16實(shí)現(xiàn)命令/地址位的幀鎖定，如上文所解釋。如上文所解釋，命令/地址位為命令/地址總線的含有存儲器命令或存儲器地址的位。下一訓(xùn)練狀態(tài)為"TS2"狀態(tài)308，其中存儲器裝置計(jì)算"DQ合并"(如果必要的話)，如下文更詳細(xì)地描述。第五訓(xùn)練狀態(tài)為"TS3"狀態(tài)310，其中產(chǎn)生用戶界定的測試模式，也如下文更詳細(xì)地描述。第六訓(xùn)練狀態(tài)為"L0"狀態(tài)314，其中主機(jī)控制器16和存儲器裝置50為活動的且在存儲器裝置50.與主機(jī)控制器16之間傳遞幀包。最后狀態(tài)為"校準(zhǔn)"狀態(tài)318，其中主機(jī)控制器16和存儲器裝置50使用上文描述的技術(shù)來執(zhí)行接收器偏移校準(zhǔn)。"停用"狀態(tài)300的目標(biāo)為復(fù)位主機(jī)控制器16和存儲器裝置50中的接口邏輯。如果需要的話，則存儲器裝置還進(jìn)入自刷新模式中。當(dāng)斷言硬件復(fù)位時，迫使主機(jī)控制器16和存儲器裝置50進(jìn)入停用狀態(tài)300中，如上文所描述。主機(jī)控制器16可在任何時間通過經(jīng)由邊帶接口設(shè)定Cfg.Fast—reset而使存儲器裝置50進(jìn)入停用狀態(tài)300中。主機(jī)控制器16應(yīng)使存儲器裝置50在停用狀態(tài)300中保持最小數(shù)目的時鐘循環(huán)。當(dāng)從任何其它狀態(tài)轉(zhuǎn)變到停用狀態(tài)300中時，存儲器裝置50可進(jìn)入自刷新模式中以保存存儲于存儲器裝置50中的內(nèi)容直到總線進(jìn)入LO狀態(tài)314為止。如果主機(jī)控制器16堅(jiān)持最少時間使通道保持于停用狀態(tài)300中，則應(yīng)保證存儲器裝置50有足夠時間來完成自刷新序列。主機(jī)控制器16還可在無限時期內(nèi)使存儲器裝置50保持于停用狀態(tài)300中。下文在表2中更詳細(xì)地描述存儲器裝置50的停用狀態(tài)300的特性表2.停用狀態(tài)(存儲器裝置50)停用狀態(tài)存儲器裝置50進(jìn)入條件斷言硬件復(fù)位或經(jīng)由邊帶接口設(shè)定Cfg.Fast—reset動作如果斷言硬件復(fù)位，則終止進(jìn)展中的任何命令，包括自刷新輸入序列。如果DRAM在硬件復(fù)位之前處于自刷新中，則維持自刷新。復(fù)位所有配置位，包括"粘性"位。將所有接口邏輯復(fù)位到默認(rèn)狀態(tài)。停用CA和DQRx輸入。'停用CA和DQTx輸出。否則19<table>tableseeoriginaldocumentpage20</column></row><table>如上文所解釋，TS0狀態(tài)304的目標(biāo)為位鎖定上文描述的CA和DQ接收器，且?guī)i定最慢CA通道。在TS0狀態(tài)304期間，如上文所述調(diào)整上述內(nèi)部時鐘信號的時序，且位鎖定接收數(shù)據(jù)("DQ")接收器。另外，主機(jī)控制器16在內(nèi)部在DQRx通道之間去偏斜且執(zhí)行幀鎖定。最后，主機(jī)控制器16適當(dāng)?shù)卣{(diào)整其內(nèi)部時鐘的時序。在此狀態(tài)期間，主機(jī)控制器16實(shí)現(xiàn)對讀取數(shù)據(jù)("DQ")接收器的位鎖定和幀鎖定，執(zhí)行讀取數(shù)據(jù)通道之間的去偏斜，且調(diào)整主機(jī)控制器16中的內(nèi)部時鐘的時序。一旦已清除Cfg.Fast—reset，存儲器裝置50中的每一者便在CA傳輸器與DQ傳輸器上驅(qū)動0。主機(jī)控制器16接著在CA傳輸器上發(fā)出TSO訓(xùn)練序列。在同一CA區(qū)段上的存儲器裝置50中的每一者接著執(zhí)行位鎖定序列。一旦存儲器裝置50己實(shí)現(xiàn)位鎖定，存儲器裝置50便對準(zhǔn)其內(nèi)部傳輸時鐘，確定慢CA接收通道且?guī)i定到慢通道。一旦己實(shí)現(xiàn)幀鎖定，主機(jī)控制器16便停止輸出0，且將TSO模式從CA接收器轉(zhuǎn)發(fā)到CA傳輸器。如果存儲器裝置50使其Cfg丄astDQ位被設(shè)定，則存儲器裝置50在其DQ傳輸器上產(chǎn)生TSO訓(xùn)練序列。如果裝置50使Cfg丄astDQ位清除，則存儲器裝置50便位鎖定DQ接收器，且接著將TSO模式從DQ接收器轉(zhuǎn)發(fā)到DQ傳輸器。訓(xùn)練序列傳播以此方式在CA總線區(qū)段與DQ總線區(qū)段兩者上轉(zhuǎn)發(fā)。主機(jī)控制器16最終位鎖定最后DQ區(qū)段的每一通道。一旦被位鎖定，主機(jī)控制器16便可確定DQ區(qū)段中所涉及的通道偏斜，且在內(nèi)部將DQ通道偏斜規(guī)格化(如果必要的話)，如上文解釋。如果主機(jī)控制器16在預(yù)定時間間隔內(nèi)未在DQ接收器上看到TSO訓(xùn)練序列，則可假定通道斷開，且可采用用戶界定的任何必需步驟。下文在表4中更詳細(xì)地描述存儲器裝置50的TSO狀態(tài)304:表4.TS0狀態(tài)(存儲器裝置50)<table>tableseeoriginaldocumentpage21</column></row><table>轉(zhuǎn)變i停用狀態(tài)否則如果在通道上檢測到CATS1標(biāo)頭，則轉(zhuǎn)變到TS1下文在表5中更詳細(xì)地描述主機(jī)控制器16的TS0狀態(tài)304:表5.TS0狀態(tài)(主機(jī)控制器16)<table>tableseeoriginaldocumentpage22</column></row><table>下文在表6中描述TSO狀態(tài)304的訓(xùn)練序列的一個實(shí)施例:表6.TSO訓(xùn)練序列<table>tableseeoriginaldocumentpage22</column></row><table>TS1狀態(tài)306的目標(biāo)為將存儲器裝置50的CA通道進(jìn)行通道去偏斜以允許主機(jī)控制器240實(shí)現(xiàn)對CA通道的幀鎖定，且適當(dāng)?shù)卣{(diào)整內(nèi)部時鐘信號的時序。更特定來說，在TS1狀態(tài)306期間，存儲器裝置50將CA—級接收端口80映射到DQ—級傳輸端口188以允許主機(jī)控制器240可看到CA通道偏斜。主機(jī)控制器16接著通過使桶式移位器262在較快通道上引入延遲而將CA通道與最慢通道去偏斜。如果設(shè)定Cfg丄astDQ位，則存儲器裝置50將TS1控制字段解碼以確定六個CARx通道中的哪些被映射到四個DQTx通道。下文表10說明從CA通道到DQ通道的通道映射。如果清除Cfg丄astDQ位，則存儲器裝置50如同在TSO狀態(tài)304期間所進(jìn)行的一樣繼續(xù)將DQ通道上所看到的模式轉(zhuǎn)發(fā)到DQ通道。如上文所解釋，主機(jī)控制器16的鏈路初始化模塊292可計(jì)算存儲器裝置50處的CA接收器通道偏斜，且通過將CA傳輸器去偏斜來進(jìn)行補(bǔ)償。下文在表7中更詳細(xì)地描述存儲器裝置50的TS1狀態(tài)306:表7.TS1狀態(tài)(存儲器裝置50)TS1狀態(tài)存儲器裝置50進(jìn)入條件當(dāng)在CARx通道上看到TS1標(biāo)頭時從TSO進(jìn)入動作將CARx轉(zhuǎn)發(fā)至lJCATx如果清除Cfg丄astDQ，則將DQRx轉(zhuǎn)發(fā)至jDQTx否則如表10中所示將CARx映射至'jDQTx上。退出條件和接下來的狀態(tài)如果設(shè)定Cfg.Fastreset,貝ij轉(zhuǎn)變到停i狀態(tài)。否則如果在通道上檢測到CATS2標(biāo)頭，則轉(zhuǎn)變到TS2。下文在表8中更詳細(xì)地描述主機(jī)控制器16的TS1狀態(tài)306:表8.TS1狀態(tài)(主機(jī)控制器16)TS1狀態(tài)主機(jī)控制器16進(jìn)入條件從TSO狀態(tài)進(jìn)入動作在CARx上產(chǎn)生TSl序列如果未對準(zhǔn)DQRx通道，則以UI粒度將延遲添加到較快CARx通道否則可轉(zhuǎn)變到TS2狀態(tài)。退出條件和接下來的狀態(tài)如果設(shè)定Cfg.Fastreset,貝lj轉(zhuǎn)變到停i狀態(tài)。否則如果對準(zhǔn)DQRx通道，則可轉(zhuǎn)變到TS2。下文在表9中展示TS1訓(xùn)練序列的一個實(shí)施例:表9.TS1訓(xùn)練序列群組號TS1訓(xùn)練序列描述值0[8:0]TSl.Header9'b0111011101[8:2]TSl.Reserved[1:0]TSl.Map-CA到DQ映射。{7'b0000000,[映射字》]}23參看表IO。2,4,6l"8:0]TSl.PatternA9'b0101010103，5,7「8:01TSl.PatternB9'bl01010101下文在表10中展示如上文所論述的CA到DQ通道映射的一個實(shí)施例:表IO.CA到DQ通道映射CA到DQ通道映射映射字段DQ31DQ[21DQUDQ012'b00CA[4]CA[3]CA[l]CA[O]2'固CA[5]CA[4]CA[2]CA[l]2'bl0CA[l〗CA「01CA[4]CA[312'bl1CA[2]CA[l]CA[5]CA「41TS2狀態(tài)308的目標(biāo)為使存儲器裝置50(中間其它存儲器裝置50)將DQ傳輸數(shù)據(jù)適當(dāng)?shù)睾喜⒌紻Q數(shù)據(jù)流中。在TS2狀態(tài)308期間，中間存儲器裝置50執(zhí)行計(jì)算以將DQ傳輸數(shù)據(jù)適當(dāng)?shù)睾喜⒌皆贒Q接收器處看到的數(shù)據(jù)流中。TS2訓(xùn)練模式具有稱為TS2.ID的控制字段，所述控制字段唯一地識別訓(xùn)練模式。主機(jī)控制器16發(fā)出預(yù)定最小數(shù)目的TS2模式。第一TS2訓(xùn)練模式具有為零的TS2.ID，且每一后繼TS2訓(xùn)練模式將TS2.ID遞增一。如果在存儲器裝置50中的一者中設(shè)定Cfg丄astDQ，則存儲器裝置50用同一命令將CA接收器上看到的TS2模式轉(zhuǎn)發(fā)到DQ傳輸器上，以讀取存儲器裝置50在處于L0狀態(tài)314時將具有的數(shù)據(jù)等待時間。如果清除Cfg丄astDQ，則中間存儲器裝置50測量在CA接收器與DQ接收器處看到特定TS2訓(xùn)練模式的時間之間的距離。接著可通過中間存儲器裝置50來使用此所測量的距離以將延遲添加到DQ傳輸?shù)淖x取數(shù)據(jù)路徑，以將數(shù)據(jù)成功地合并到DQ流中。如果中間存儲器裝置50不能合并到DQ流中，則裝置將指示數(shù)據(jù)合并錯誤。通過設(shè)定Cfg.DME位并經(jīng)由邊帶總線發(fā)出告警來指示數(shù)據(jù)合并錯誤。存儲器裝置50計(jì)算預(yù)定最小數(shù)目的TS2訓(xùn)練模式中的數(shù)據(jù)合并。下文在表11中更詳細(xì)地描述存儲器裝置50的TS2狀態(tài)308:表11.TS2狀態(tài)(存儲器裝置50)TS2狀態(tài)存儲器裝置50進(jìn)入條件當(dāng)在CARx上看到TS2標(biāo)頭時從TS1進(jìn)入動作如果設(shè)定Cfg丄astDQ，貝U24<table>tableseeoriginaldocumentpage25</column></row><table>TS3狀態(tài)310的目標(biāo)為執(zhí)行用戶界定的測試。在TS3狀態(tài)期間，可將用戶界定的測試模式發(fā)出到存儲器裝置50以測試每一鏈路區(qū)段的完整性。主機(jī)控制器16在TS3序列內(nèi)發(fā)出用戶界定的測試模式。在TS3序列內(nèi)的唯一開始定界符與末端定界符之間識別用戶界定的測試模式。用戶界定的序列可能不含有末端定界符模式。TS3序列內(nèi)的控制字段識別哪一存儲器裝置50將CA接收模式映射到DQ傳輸器上。當(dāng)設(shè)定Cfg丄astDQ時，裝置無條件地將CA接收模式映射到DQ傳輸器上。上文表10說明如何將六個CA接收通道映射到四個DQ傳輸通道上。用于測試鏈路區(qū)段中的每一者的算法和隨后所采取的動作是用戶界定的。下文在表14中更詳細(xì)地展示存儲器裝置50的TS3狀態(tài)310的特性表14.TS3狀態(tài)(存儲器裝置50)<table>tableseeoriginaldocumentpage26</column></row><table>下文在表15中更詳細(xì)地展示主機(jī)控制器16的TS3狀態(tài)310的特性:表15.TS3狀態(tài)(主機(jī)控制器16)<table>tableseeoriginaldocumentpage26</column></row><table>5到N-1[8:0]TS3.UserDef-用戶界定的應(yīng)力圖(stresspattern)畫[8:01TS3.EndDelimiterl9'bl00110111N+l[8:0]TS3.EndDelimiter29'b011001000N+2[8:0]TS3.EndDelimiterl9'bl00110111N+3[8:0，TS3.EndDelimiter29'b011001000N+4[8:0]TS2.PatternA9'b010101010N+5[8:0]TS2.PatternB9'bl01010101在L0狀態(tài)314期間，將存儲器裝置50彼此連接并將存儲器裝置50連接到主機(jī)控制器16的鏈路總線是操作的，且其為活動的且準(zhǔn)備好將命令解碼并發(fā)出響應(yīng)。主機(jī)控制器16可在發(fā)出命令之前在最后TS3序列后發(fā)出最小數(shù)目的閑置幀。當(dāng)在CA接收器上檢測到最小數(shù)目的閑置幀時，存儲器裝置50進(jìn)入L0狀態(tài)314。存儲器裝置50可處于來自先前停用狀態(tài)的自刷新中，且主機(jī)控制器16負(fù)責(zé)發(fā)出適當(dāng)命令以退出自刷新。如果設(shè)定Cfg丄astDQ，則存儲器裝置50在DQ傳輸器上發(fā)出閑置幀。下文在表17中更詳細(xì)地描述存儲器裝置50的L0狀態(tài)314:表17.L0狀態(tài)(存儲器裝置50)LO狀態(tài)存儲器裝置50進(jìn)入條件當(dāng)在CARx上看到TBD閑置幀時從TS3進(jìn)入動作如果設(shè)定Cfg丄astDQ，則將閑置幀發(fā)出到DQTx上。如果設(shè)定Cfg丄astECA，貝U停用CATx數(shù)據(jù)和時鐘輸出。在適當(dāng)時響應(yīng)總線命令退出條件和接下來的狀態(tài)如果設(shè)定Cfg.Fastreset,貝U轉(zhuǎn)變到停i狀態(tài)。下文在表18中更詳細(xì)地描述主機(jī)控制器16的L0狀態(tài)314:表18.L0狀態(tài)(主機(jī)控制器16)LO狀態(tài)主機(jī)控制器16進(jìn)入條件在CATx上發(fā)出最少TBD閑置幀后從TS3進(jìn)入。動作如果需要則將DRAM帶出自刷新。按需要發(fā)出通道命令。退出條件和接下來的狀態(tài)如果設(shè)定Cfg.Fastreset,貝ij轉(zhuǎn)變到停i狀態(tài)。27在校準(zhǔn)狀態(tài)318期間，主機(jī)控制器16和存儲器裝置50執(zhí)行上述接收器偏移消除程序，和任何其它必需的校準(zhǔn)步驟。當(dāng)清除Cfg.Fast一reset且設(shè)定Cfg.Calibrate時，進(jìn)入校準(zhǔn)狀態(tài)318。主機(jī)控制器16和存儲器裝置50在最小數(shù)目的幀內(nèi)保持于校準(zhǔn)狀態(tài)中。當(dāng)設(shè)定Cfg.Fast—reset時，退出校準(zhǔn)狀態(tài)318。校準(zhǔn)狀態(tài)318僅從停用狀態(tài)300進(jìn)入，或退出到停用狀態(tài)300。下文在表19中更詳細(xì)地描述存儲器裝置50的校準(zhǔn)狀態(tài)318:表19.校準(zhǔn)狀態(tài)(存儲器裝置50)校準(zhǔn)狀態(tài)存儲器裝置50進(jìn)入條件當(dāng)清除Cfg.Fast—reset且設(shè)定Cfg.Calibrate時從停用狀態(tài)進(jìn)入動作在CA和DQTx上產(chǎn)生l對CA和DQRx數(shù)據(jù)和時鐘執(zhí)行偏移消除。執(zhí)行任何其它必需的校準(zhǔn)程序退出條件和接下來的狀態(tài)如果設(shè)定Cfg.Fastreset,貝ij轉(zhuǎn)變到停f狀態(tài)。下文在表20中更詳細(xì)地描述主機(jī)控制器16的校準(zhǔn)狀態(tài)318:表20.校準(zhǔn)狀態(tài)(主機(jī)控制器16)校準(zhǔn)狀態(tài)主機(jī)控制器16進(jìn)入條件當(dāng)清除Cfg.Fast—reset且設(shè)定Cfg.Calibrate時從停用狀態(tài)進(jìn)入動作在CATx上產(chǎn)生l對CA和DQRx數(shù)據(jù)和時鐘執(zhí)行偏移消除。執(zhí)行任何其它必需的消除程序退出條件和接下來的狀態(tài)如果設(shè)定Cfg.Fastreset,貝U轉(zhuǎn)變到停i狀態(tài)當(dāng)在特定訓(xùn)練狀態(tài)中時，可背對背無間隙地發(fā)出訓(xùn)練序列的給定集合。舉例來說，TS1序列的開始應(yīng)跟隨前一TS1訓(xùn)練序列的末端。當(dāng)在狀態(tài)之間轉(zhuǎn)變時，不同訓(xùn)練序列之間可能或可能不存在間隙。不同訓(xùn)練序列之間的間隙應(yīng)為閑置幀。舉例來說，TS1序列的末端的后面可能是或可能不是閑置幀，和接著TS2序列的開頭。允許間隙給予傳輸裝置在狀態(tài)與責(zé)任之間轉(zhuǎn)變的機(jī)會。此例外情況是從TS3進(jìn)入L0的入口，其被界定為最小數(shù)目的閑置幀。28八位存儲器裝置50遵循與四位裝置相同的訓(xùn)練協(xié)議。對DQ[7:4]重復(fù)對DQ[3:0]采取的動作。從前述內(nèi)容將了解，盡管本文已出于說明的目的描述了本發(fā)明的特定實(shí)施例，但在不脫離本發(fā)明的精神和范圍的情況下可作出各種修改。因此，本發(fā)明僅受所附權(quán)利要求書限制。權(quán)利要求1.一種在具有控制器和耦合到所述控制器的至少一個存儲器裝置的存儲器系統(tǒng)中實(shí)現(xiàn)幀鎖定的方法，所述方法包含經(jīng)由多個讀取數(shù)據(jù)通道將讀取數(shù)據(jù)的模式從所述至少一個存儲器裝置傳輸?shù)剿隹刂破?，在每一者具有一完整單位間隔的持續(xù)時間的包幀中傳輸所述讀取數(shù)據(jù)的模式；在所述控制器處俘獲讀取數(shù)據(jù)的所述所傳輸?shù)哪Ｊ?；將在每一讀取數(shù)據(jù)通道上俘獲的讀取數(shù)據(jù)的所述模式劃分為多個相應(yīng)幀；檢測由所述控制器從所述讀取數(shù)據(jù)通道中的相應(yīng)者俘獲的讀取數(shù)據(jù)的所述幀中的任一者之間的粗通道間偏斜；以及使用任何檢測到的粗通道間偏斜來更改將所述控制器俘獲的讀取數(shù)據(jù)劃分為幀的方式。2.根據(jù)權(quán)利要求1所述的方法，其中所述將所述控制器在每一讀取數(shù)據(jù)通道上俘獲的讀取數(shù)據(jù)的所述模式劃分為多個相應(yīng)幀的動作包含使用成幀邏輯將所述控制器在每一讀取數(shù)據(jù)通道上俘獲的讀取數(shù)據(jù)的所述模式劃分為多個相應(yīng)幀。3.根據(jù)權(quán)利要求l所述的方法，其中所述檢測由所述控制器從所述讀取數(shù)據(jù)通道中的相應(yīng)者俘獲的讀取數(shù)據(jù)的所述幀中的任一者之間的任何粗通道間偏斜的動作包含將所述控制器俘獲的讀取數(shù)據(jù)的所述幀從第一時鐘域變換到第二時鐘域，所述第二時鐘域比所述第一時鐘域慢；以及檢測由所述控制器從所述讀取數(shù)據(jù)通道中的相應(yīng)者俘獲的讀取數(shù)據(jù)的所述經(jīng)變換幀中的任一者之間的粗通道間偏斜。4.根據(jù)權(quán)利要求l所述的方法，其進(jìn)一步包含在實(shí)現(xiàn)幀鎖定之前，在小于一完整單位間隔內(nèi)調(diào)整從所述至少一個存儲器裝置傳輸所述讀取數(shù)據(jù)的時序或由所述控制器俘獲所述讀取數(shù)據(jù)的時序。5.根據(jù)權(quán)利要求l所述的方法，其進(jìn)一步包含-經(jīng)由多個命令/地址通道將命令/地址位的模式從所述控制器傳輸?shù)剿鲋辽僖粋€存儲器裝置，在每一者具有一完整單位間隔的持續(xù)時間的包幀中傳輸命令/地址位的所述模式；在所述至少一個存儲器裝置處俘獲命令/地址位的所述所傳輸?shù)哪Ｊ?；?jīng)由所述多個讀取數(shù)據(jù)通道將位的相應(yīng)模式從所述至少一個存儲器裝置傳輸?shù)剿隹刂破?，位的所述模式對?yīng)于由所述至少一個存儲器裝置接收并俘獲的命令/地址位的相應(yīng)模式；在所述控制器處俘獲位的所述所傳輸?shù)哪Ｊ?；將在每一讀取數(shù)據(jù)通道上俘獲的位的所述模式劃分為多個相應(yīng)幀；檢測由所述控制器從所述讀取數(shù)據(jù)通道中的相應(yīng)者俘獲的位的所述幀中的任一者之間的粗通道間偏斜；以及使用由所述控制器從所述讀取數(shù)據(jù)通道中的相應(yīng)者俘獲的位的所述幀的任何檢測到的粗通道間偏斜和由所述控制器從所述讀取數(shù)據(jù)通道中的相應(yīng)者俘獲的讀取數(shù)據(jù)的所述幀的任何檢測到的粗通道間偏斜來更改經(jīng)由所述多個命令/地址通道將命令/地址位的幀從所述控制器傳輸?shù)剿鲋辽僖粋€存儲器裝置的方式。6.根據(jù)權(quán)利要求5所述的方法，其中所述更改將命令/地址位的幀從所述控制器傳輸?shù)剿鲋辽僖粋€存儲器裝置的方式的動作包含相對于在所述多個命令/地址通道中的另一者上傳輸命令/地址位的時序而更改在所述多個命令/地址通道中的至少一者上傳輸命令/地址位的時序。7.根據(jù)權(quán)利要求6所述的方法，其中所述更改在所述多個命令/地址通道中的至少一者上傳輸命令/地址位的所述時序的動作包含將命令/地址位的幀應(yīng)用到桶式移位器；以及使用所述桶式移位器以相對于所述多個命令/地址通道中的另一者上的命令/地址位的相應(yīng)幀而更改所述多個命令/地址通道中的至少一者上的命令/地址位的所述幀。8.根據(jù)權(quán)利要求5所述的方法，其中命令/地址通道的數(shù)目大于讀取數(shù)據(jù)通道的數(shù)目，且其中所述經(jīng)由所述多個讀取數(shù)據(jù)通道將位的相應(yīng)模式從所述至少一個存儲器裝置傳輸?shù)剿隹刂破鞯膭幼靼瑢⒔?jīng)由所述多個命令/地址通道傳輸并在所述至少一個存儲器裝置處俘獲的命令/地址位的所述模式劃分為經(jīng)由少于全部所述命令/地址通道傳輸?shù)乃雒?地址位的相應(yīng)子集；提供所述位的對應(yīng)于所述命令/地址位的所述子集的相應(yīng)子集；以及經(jīng)由所述多個讀取數(shù)據(jù)通道將所述位的所述子集從所述至少一個存儲器裝置傳輸?shù)剿隹刂破鳌?.根據(jù)權(quán)利要求1所述的方法，其進(jìn)一步包含將信號從所述控制器耦合到所述至少一個存儲器裝置，以將所述至少一個存儲器裝置置于低功率停用狀態(tài)中。10.—種在具有控制器和耦合到所述控制器的至少一個存儲器裝置的存儲器系統(tǒng)中實(shí)現(xiàn)幀鎖定的方法，所述方法包含經(jīng)由多個命令/地址通道將命令/地址位的模式從所述控制器傳輸?shù)剿鲋辽僖粋€存儲器裝置，在包幀中傳輸命令/地址位的所述模式；在所述至少一個存儲器裝置處俘獲命令/地址位的所述所傳輸?shù)哪Ｊ?；?jīng)由多個所述讀取數(shù)據(jù)通道將位的相應(yīng)模式從所述至少一個存儲器裝置傳輸?shù)剿隹刂破鳎坏乃瞿Ｊ綄?yīng)于由所述至少一個存儲器裝置俘獲的命令/地址位的相應(yīng)模式；在所述控制器處俘獲位的所述所傳輸?shù)哪Ｊ剑粚⑺隹刂破鞣@的位的所述模式劃分為多個相應(yīng)幀；檢測由所述控制器從所述讀取數(shù)據(jù)通道中的相應(yīng)者俘獲的位的所述幀中的任一者之間的粗通道間偏斜；以及使用所述位的任何檢測到的粗通道間偏斜來更改經(jīng)由所述多個命令/地址通道將命令/地址位的幀從所述控制器傳輸?shù)剿鲋辽僖粋€存儲器裝置的方式。11.根據(jù)權(quán)利要求10所述的方法，其中所述更改將命令/地址位的幀從所述控制器傳輸?shù)剿鲋辽僖粋€存儲器裝置的方式的動作包含相對于在所述多個命令/地址通道中的另一者上傳輸命令/地址位的時序而更改在所述多個命令/地址通道中的至少一者上傳輸命令/地址位的時序。12.根據(jù)權(quán)利要求10所述的方法，其中所述將所述控制器俘獲的位的所述模式劃分為多個相應(yīng)幀的動作包含使用成幀邏輯將所述控制器俘獲的位的所述模式劃分為多個相應(yīng)幀。13.根據(jù)權(quán)利要求10所述的方法，其中所述檢測由所述控制器從所述讀取數(shù)據(jù)通道中的相應(yīng)者俘獲的所述位中的任一者之間的粗通道間偏斜的動作包含將所述控制器俘獲的位的所述幀從第一時鐘域變換到第二時鐘域，所述第二時鐘域比所述第一時鐘域慢；以及檢測由所述控制器從所述讀取數(shù)據(jù)通道中的相應(yīng)者俘獲的位的所述經(jīng)變換的幀中的任一者之間的任何粗通道間偏斜。14.根據(jù)權(quán)利要求10所述的方法，其進(jìn)一步包含在實(shí)現(xiàn)幀鎖定之前，在小于一完整單位間隔內(nèi)調(diào)整從所述控制器傳輸所述命令/地址位的時序或由所述至少一個存儲器裝置俘獲所述命令/地址位的時序。15.根據(jù)權(quán)利要求10所述的方法，其進(jìn)一步包含將信號從所述控制器耦合到所述至少一個存儲器裝置，以將所述至少一個存儲器裝置置于低功率停用狀態(tài)中。16.—種存儲器系統(tǒng)，其包含讀取數(shù)據(jù)總線，其具有多個讀取數(shù)據(jù)通道；至少一個存儲器裝置，其可操作以從具有多個讀取數(shù)據(jù)通道的讀取數(shù)據(jù)端口輸出讀取數(shù)據(jù)的模式，讀取數(shù)據(jù)的所述模式是在包幀中傳輸?shù)?；以及控制器，其包含讀取數(shù)據(jù)端口，其具有多個讀取數(shù)據(jù)通道，所述讀取數(shù)據(jù)端口經(jīng)由所述讀取數(shù)據(jù)總線而耦合到所述至少一個存儲器裝置的所述讀取數(shù)據(jù)端口；讀取數(shù)據(jù)鎖存器，其耦合到所述讀取數(shù)據(jù)端口，所述讀取數(shù)據(jù)鎖存器可操作以經(jīng)由所述讀取數(shù)據(jù)端口的所述讀取數(shù)據(jù)通道中的相應(yīng)者而俘獲由所述至少一個存儲器裝置輸出的讀取數(shù)據(jù)的所述模式；成幀邏輯，其經(jīng)耦合以從所述讀取數(shù)據(jù)鎖存器接收讀取數(shù)據(jù)的所述模式，所述成幀邏輯可操作以將讀取數(shù)據(jù)的所述模式劃分為多個相應(yīng)幀；以及鏈路初始化模塊，其經(jīng)耦合以從所述成幀邏輯接收讀取數(shù)據(jù)的所述幀，所述鏈路初始化模塊可操作以檢測在所述讀取數(shù)據(jù)通道中的相應(yīng)者上接收到的讀取數(shù)據(jù)的所述幀中的任一者之間的粗通道間偏斜，所述鏈路初始化模塊可操作以致使基于由所述鏈路初始化模塊檢測到的任何粗通道間偏斜而更改將從所述讀取數(shù)據(jù)鎖存器接收到的讀取數(shù)據(jù)劃分為幀的方式。17.根據(jù)權(quán)利要求16所述的存儲器系統(tǒng)，其中所述成幀邏輯可操作以將從所述讀取數(shù)據(jù)鎖存器接收到的讀取數(shù)據(jù)的所述模式從第一時鐘域轉(zhuǎn)換到第二時鐘域，所述第二時鐘域比所述第一時鐘域慢。18.根據(jù)權(quán)利要求16所述的存儲器系統(tǒng)，其中所述控制器可操作以從具有多個命令/地址通道的命令/地址端口輸出命令/地址位的模式，所述控制器在包幀中輸出所述命令/地址位；且其中所述至少一個存儲器裝置包含命令/地址端口，其具有多個命令/地址通道，所述命令/地址端口經(jīng)由所述命令/地址總線而耦合到所述控制器的所述命令/地址端口；命令/地址鎖存器，其耦合到所述命令/地址端口，所述命令/地址鎖存器中的每一者可操作以俘獲在所述命令/地址端口的相應(yīng)命令/地址通道上接收到的輸出的命令/地址位的所述模式；以及旁路路徑，其將所述命令/地址鎖存器中的至少一些耦合到所述讀取數(shù)據(jù)端口的所述讀取數(shù)據(jù)通道中的相應(yīng)者。19.根據(jù)權(quán)利要求18所述的存儲器系統(tǒng)，其中所述成幀邏輯可操作以將從所述至少一個存儲器裝置接收到的命令/地址位的所述模式劃分為多個相應(yīng)幀，且其中所述鏈路初始化模塊可操作以檢測在所述讀取數(shù)據(jù)通道中的相應(yīng)者上從所述至少一個存儲器裝置接收到的所述命令/地址位的所述幀中的任一者之間的粗通道間偏斜，且致使基于由所述鏈路初始化模塊檢測到的在所述讀取數(shù)據(jù)通道中的相應(yīng)者上接收到的所述命令/地址位的所述幀中的任一者之間和在所述讀取數(shù)據(jù)通道中的相應(yīng)者上接收到的讀取數(shù)據(jù)的所述幀中的任一者之間的任何偏斜來更改從所述控制器輸出命令/地址位的幀的方式。20.根據(jù)權(quán)利要求18所述的存儲器系統(tǒng)，其中所述控制器進(jìn)一步包含耦合到所述鏈路初始化模塊的桶式移位器，所述桶式移位器可操作以接收命令/地址位且可操作以相對于從所述命令/地址端口的所述多個命令/地址通道中的另一者上輸出命令/地址位的時序而更改在所述命令/地址端口的所述多個命令/地址通道中的至少一者上輸出命令/地址位的時序。21.根據(jù)權(quán)利要求18所述的存儲器系統(tǒng)，其中所述至少一個存儲器裝置的所述命令/地址端口的命令/地址通道的數(shù)目大于所述至少一個存儲器裝置的所述讀取數(shù)據(jù)端口的讀取數(shù)據(jù)通道的數(shù)目，且其中所述存儲器裝置進(jìn)一步包含耦合到所述命令/地址鎖存器和所述至少一個存儲器裝置的所述讀取數(shù)據(jù)端口的多路復(fù)用器，所述多路復(fù)用器可操作以將所述命令/地址鎖存器的第一子集耦合到所述讀取地址端口的所述讀取數(shù)據(jù)通道中的相應(yīng)者，且隨后將所述命令/地址鎖存器的第二子集耦合到所述讀取地址端口的所述讀取數(shù)據(jù)通道中的相應(yīng)者。22.根據(jù)權(quán)利要求16所述的存儲器系統(tǒng)，其進(jìn)一步包含在所述控制器與所述至少一個存儲器裝置之間延伸的邊帶存取總線，所述邊帶存取總線可操作以將配置數(shù)據(jù)從所述控制器傳遞到所述至少一個存儲器裝置。23.—種存儲器裝置控制器，其包含數(shù)據(jù)端口，其具有多個通道；數(shù)據(jù)鎖存器，其耦合到所述數(shù)據(jù)端口，所述數(shù)據(jù)鎖存器可操作以在所述數(shù)據(jù)端口的所述通道中的相應(yīng)者上俘獲應(yīng)用到所述數(shù)據(jù)端口的數(shù)字?jǐn)?shù)據(jù)的模式；成幀邏輯，其經(jīng)耦合以從所述數(shù)據(jù)鎖存器接收數(shù)字?jǐn)?shù)據(jù)的所述模式，所述成幀邏輯可操作以將數(shù)字?jǐn)?shù)據(jù)的所述模式劃分為多個相應(yīng)幀；以及鏈路初始化模塊，其經(jīng)耦合以從所述成幀邏輯接收數(shù)字?jǐn)?shù)據(jù)的所述幀，所述鏈路初始化模塊可操作以檢測從所述成幀邏輯接收到的數(shù)據(jù)的所述幀中的任一者之間的粗通道間偏斜，所述鏈路初始化模塊可操作以致使基于由所述鏈路初始化模塊檢測到的任何粗通道間偏斜而更改將從所述數(shù)據(jù)鎖存器接收到的數(shù)據(jù)劃分為幀的方式。24.根據(jù)權(quán)利要求23所述的存儲器裝置控制器，其中所述成幀邏輯可操作以將從所述數(shù)據(jù)鎖存器接收到的數(shù)字?jǐn)?shù)據(jù)的所述模式從第一時鐘域轉(zhuǎn)換到第二時鐘域，所述第二時鐘域比所述第一時鐘域慢。25.根據(jù)權(quán)利要求23所述的存儲器裝置控制器，其進(jìn)一步包含耦合到所述鏈路初始化模塊的桶式移位器，所述桶式移位器可操作以接收數(shù)字信號位，且可操作以相對于從輸出端口的多個通道中的另一者上輸出所述數(shù)字信號位的時序而更改在所述輸出端口的所述多個通道中的至少一者上輸出所述數(shù)字信號位的時序。26.—種基于處理器的系統(tǒng)，其包含處理器；至少一個存儲器裝置，其可操作以從讀取數(shù)據(jù)端口輸出讀取數(shù)據(jù)的模式，讀取數(shù)據(jù)的所述模式是在包幀中傳輸?shù)模灰约爸鳈C(jī)控制器，其經(jīng)由處理器總線而耦合到所述處理器，并經(jīng)由具有多個讀取數(shù)據(jù)通道的讀取數(shù)據(jù)總線而耦合到所述至少一個存儲器裝置，所述主機(jī)控制器包含讀取數(shù)據(jù)鎖存器，其耦合到所述讀取數(shù)據(jù)總線，所述讀取數(shù)據(jù)鎖存器可操作以俘獲由所述至少一個存儲器裝置輸出的讀取數(shù)據(jù)的所述模式；成幀邏輯，其經(jīng)耦合以從所述讀取數(shù)據(jù)鎖存器接收讀取數(shù)據(jù)的所述模式，所述成幀邏輯可操作以將讀取數(shù)據(jù)的所述模式劃分為多個相應(yīng)幀；以及鏈路初始化模塊，其經(jīng)耦合以從所述成幀邏輯接收讀取數(shù)據(jù)的所述幀，所述鏈路初始化模塊可操作以檢測在所述讀取數(shù)據(jù)通道中的相應(yīng)者上接收到的讀取數(shù)據(jù)的所述幀中的任一者之間的粗通道間偏斜，所述鏈路初始化模塊可操作以致使基于由所述鏈路初始化模塊檢測到的任何粗通道間偏斜而更改將從所述讀取數(shù)據(jù)鎖存器接收到的讀取數(shù)據(jù)劃分為幀的方式。27.根據(jù)權(quán)利要求26所述的基于處理器的系統(tǒng)，其中所述成幀邏輯可操作以將從所述讀取數(shù)據(jù)鎖存器接收到的讀取數(shù)據(jù)的所述模式從第一時鐘域轉(zhuǎn)換到第二時鐘域，所述第二時鐘域比所述第一時鐘域慢。28.根據(jù)權(quán)利要求26所述的基于處理器的系統(tǒng)，其中所述主機(jī)控制器可操作以經(jīng)由具有多個命令/地址通道的命令/地址總線將命令/地址位的模式耦合到所述至少一個存儲器裝置，所述主機(jī)控制器在包幀中輸出所述命令/地址位；且其中所述至少一個存儲器裝置包含命令/地址鎖存器，其耦合到所述命令/地址總線，所述命令/地址鎖存器中的每一者可操作以俘獲由所述主機(jī)控制器輸出并在所述命令/地址總線的相應(yīng)命令/地址通道上接收到的命令/地址位的所述模式；以及旁路路徑，其將所述命令/地址鎖存器中的至少一些耦合到所述讀取數(shù)據(jù)總線的讀取數(shù)據(jù)通道中的相應(yīng)者。29.根據(jù)權(quán)利要求28所述的基于處理器的系統(tǒng)，其中所述成幀邏輯可操作以將從所述至少一個存儲器裝置接收到的命令/地址位的所述模式劃分為多個相應(yīng)幀，且其中所述鏈路初始化模塊可操作以檢測在所述讀取數(shù)據(jù)通道中的相應(yīng)者上從所述至少一個存儲器裝置接收到的所述命令/地址位的所述幀中的任一者之間的粗通道間偏斜，且致使所述成幀邏輯基于由所述鏈路初始化模塊檢測到的在所述讀取數(shù)據(jù)通道中的相應(yīng)者上接收到的所述命令/地址位的所述幀中的任一者之間和在所述讀取數(shù)據(jù)通道中的相應(yīng)者上接收到的讀取數(shù)據(jù)的所述幀的所述通道中的任一者之間的任何偏斜而更改從所述主機(jī)控制器輸出命令/地址位的幀的方式。30.根據(jù)權(quán)利要求28所述的基于處理器的系統(tǒng)，其中所述控制器進(jìn)一步包含耦合到所述鏈路初始化模塊的桶式移位器，所述桶式移位器可操作以接收命令/地址位，且可操作以相對于從所述命令/地址總線的所述多個命令/地址通道中的另一者上輸出命令/地址位的時序而更改在所述命令/地址總線的所述多個命令/地址通道中的至少一者上輸出命令/地址位的時序。31.根據(jù)權(quán)利要求28所述的基于處理器的系統(tǒng)，其中所述命令/地址總線的命令/地址通道的數(shù)目大于所述讀取數(shù)據(jù)總線的讀取數(shù)據(jù)通道的數(shù)目，且其中所述存儲器裝置進(jìn)一步包含耦合到所述命令/地址鎖存器和所述讀取數(shù)據(jù)總線的多路復(fù)用器，所述多路復(fù)用器可操作以將所述命令/地址鎖存器的第一子集耦合到所述讀取地址總線的所述讀取數(shù)據(jù)通道中的相應(yīng)者，且隨后將所述命令/地址鎖存器的第二子集耦合到所述讀取地址總線的所述讀取數(shù)據(jù)通道中的相應(yīng)者。32.根據(jù)權(quán)利要求26所述的基于處理器的系統(tǒng)，其進(jìn)一步包含在所述主機(jī)控制器與所述至少一個存儲器裝置之間延伸的邊帶存取總線，所述邊帶存取總線可操作以將配置數(shù)據(jù)從所述控制器傳遞到所述至少一個存儲器裝置。全文摘要本發(fā)明揭示系統(tǒng)、控制器、方法，例如初始化系統(tǒng)，其包括經(jīng)由多個讀取數(shù)據(jù)通道接收從存儲器裝置耦合的讀取數(shù)據(jù)的模式的控制器?？刂破骺刹僮饕詸z測經(jīng)由讀取數(shù)據(jù)通道接收到的讀取數(shù)據(jù)的模式中的任何通道間偏斜。所述控制器接著調(diào)整將在正常操作期間經(jīng)由讀取數(shù)據(jù)通道接收到的讀取數(shù)據(jù)劃分為幀的方式?？刂破骺山?jīng)由多個命令/地址通道將命令/地址位的模式耦合到存儲器裝置。存儲器裝置可經(jīng)由讀取數(shù)據(jù)通道將接收到的命令/地址位發(fā)送回控制器。所述控制器可操作以檢測經(jīng)由讀取數(shù)據(jù)通道接收到的命令/地址位的所述模式中的任何通道間偏斜，以調(diào)整將在正常操作期間經(jīng)由所述命令/地址通道耦合的所述命令/地址位劃分為幀的方式。文檔編號G06F13/14GK101689156SQ200880024203公開日2010年3月31日申請日期2008年6月30日優(yōu)先權(quán)日2007年7月11日發(fā)明者A·肯特·波特菲爾德申請人:美光科技公司