專利名稱：一種服務器系統(tǒng)上電時續(xù)的方法
技術領域：
本發(fā)明涉及一種服務器領域技術，具體地說是一種服務器系統(tǒng)上電時續(xù)的 方法。
背景技術：
高端服務器系統(tǒng)的單節(jié)點架構主要是由計算板、內存卡、1/0板、1/0箱 組成，而計算板上有CPU和內存卡，1/0板上有北橋和南橋，會與I/0箱相連，
而南北橋會為Vo箱提供所有的接口信號，1/o箱中會有各種各樣規(guī)格的外設
插槽，這樣每個節(jié)點上都會有很多外設插槽，因此在整個高端服務器系統(tǒng)中會 存在非常多的外設接口。當用戶沒有很多外設要接的時候，可能用戶只需要一
兩個I/0箱就可把所有的外設都接上，那么會有空下來的I/0箱，雖然可以選 擇根據(jù)用戶需求來決定I/0箱的數(shù)量，為用戶節(jié)省I/0箱的成本，但由于線路 及時續(xù)的要求，仍然需要接i/o板，也就是需要有北橋和南橋的存在，來保證 單節(jié)點的正常運行，這樣就大大增加了高端服務器系統(tǒng)的制造成本，同時，I/O
板上的供電模塊和各種芯片，消耗了大量的電力資源，造成了能源的浪費，也 增加了用戶的使用成本?；蛘咄ㄟ^去掉沒有外設的單節(jié)點，來減少成本和資源 的浪費，但這樣做就會降低整個服務器系統(tǒng)的性能，因而無法滿足一些用戶對 于高性能的需求。因此，無論從節(jié)能還是從性能方面考慮，現(xiàn)有的服務器系統(tǒng) 對于用戶的靈活應用，都無法做到最優(yōu)化。

發(fā)明內容
本發(fā)明的技術任務是提供一種高端服務器在無南北橋芯片的狀態(tài)下能夠 實現(xiàn)正常上電的一種服務器系統(tǒng)上電時續(xù)的方法。
本發(fā)明的技術任務是按以下方式實現(xiàn)的，包括服務器，高端服務器的系統(tǒng)
架構包括計算板和I/0板，計算板上有CPU和內存卡；系統(tǒng)架構還包括偵測模都分別與時續(xù)控制模塊相連；時續(xù)控制模塊包括FPGA， FPGA設置在計算板上；開關模塊包括主開關和節(jié)點開關，主開關控制服務器系統(tǒng)的開啟，節(jié)點開關控制服務器中單節(jié)點的開啟，主開關與節(jié)點開關隔離；偵測模塊偵測I/O板是否存在與計算板上，然后 將此信號傳給時續(xù)控制模塊；時續(xù)控制模塊為核心，通過FPGA來實現(xiàn)時續(xù)控 制，接收和發(fā)送各種時續(xù)信號，以及將接收的信號做判斷來選擇時續(xù)的控制方 式。具體步驟為(1) 、首先時續(xù)控制模塊的FPGA會接到開關模塊的主開關發(fā)出的 Button—FPGA信號，然后FPGA會通過偵測模塊偵測的計算板與I/O板相連的 Present信號，判斷I/0板是否存在；(2) 、如果判斷的I/0板存在，則FPGA發(fā)Button—ICH信號給ICHIO，然 后ICH10發(fā)PM—SLP—S5信號給FPGA，接著FPGA發(fā)PS—0N信號來打開12V，讓 12V進入計算板，然后在PS_0N信號的時間點加300ms的延時后發(fā) LVC3_P3V3—EN，接下來按規(guī)定時續(xù)正常開機；(3) 、如果判斷的1/0板不存在，則FPGA發(fā)PS—ON信號來讓12V進入計 算板，然后在PSJ)N信號的時間點加300ms的延時后發(fā)LVC3—P3V3_EN，按時續(xù) 正常上電；但由于缺少ICHIO，沒有PM—SLP—S5信號，所以用CPILPWRGOOD和 Memory—PWRG00D信號做邏輯與，當兩個信號都為High,做延時100ms之后， 發(fā)Reset信號給CPU和內存卡，從而完成整個上電時續(xù)。偵測模塊將偵測到的信號傳給時續(xù)控制模塊的FPGA，從而判斷1/0板是否 存在；當I/O板通過連接器與計算板相連時，Present信號會被I/O板上的接 地而拉為低電平，可以判斷出I/O板存在；當I/O板沒有與計算板相連時， Present信號會是高電平，則FPGA可以判斷出I/O板不存在。開關模塊中，主開關可以控制所有的節(jié)點，節(jié)點開關只控制一個節(jié)點，不 會影響到其它節(jié)點；當某單節(jié)點出故障時，拔出后重新插入，通過節(jié)點開關來 實現(xiàn)節(jié)點的重新上電，使本節(jié)點重新融入整個服務器系統(tǒng)。本發(fā)明的一種服務器系統(tǒng)上電時續(xù)的方法具有以下優(yōu)點1、 以時續(xù)控制模塊為核心，通過偵測模塊對1/0板的偵測來確定上電的 方式，從而實現(xiàn)單節(jié)點在有無I/O板的狀態(tài)下,都能正常上電，并且能夠使其與 其它節(jié)點整合到一起，來達到系統(tǒng)資源性能的最大發(fā)揮；2、 當服務器系統(tǒng)中某個節(jié)點發(fā)生故障時，可以將其斷電更換后，通過節(jié) 點開關來實現(xiàn)單節(jié)點獨立上電，從而將節(jié)點資源重新融入整個系統(tǒng)中，完成服務器系統(tǒng)的可用性；3、 當用戶不需要很多外設接口的時候，部分單節(jié)點可以實現(xiàn)在無I/O板 存在的狀態(tài)下，單節(jié)點仍能正常運行，保證計算板的正常工作，在成本和資源 下降的同時，絲毫沒有降低服務器系統(tǒng)的性能，反而將服務器的效能提高；4、 這種新的方式也將服務器系統(tǒng)組成，變的更加多樣化，從而滿足市場上不斷變化的需求。


下面結合附圖對本發(fā)明進一步說明。附圖1為1/0板存在時一種服務器系統(tǒng)上電時續(xù)的方法的示意圖； 附圖2為I/O板不存在時一種服務器系統(tǒng)上電時續(xù)的方法的示意圖；附圖3為一種服務器系統(tǒng)上電時續(xù)的方法的開關模塊連接線路圖。
具體實施方式
參照說明書附圖和具體實施例對本發(fā)明的一種服務器系統(tǒng)上電時續(xù)的方 法作以下詳細地說明。實施例如圖l、圖2所示，本發(fā)明的一種服務器系統(tǒng)上電時續(xù)的方法，包括服務器，高端服務器的系統(tǒng)架構包括計算板和I/0板，計算板上有CPU和內存卡；系統(tǒng)架構還包括偵測模塊、開關模塊、時續(xù)控制模塊，偵測模塊與開關模塊都分別與時續(xù)控制模塊相連；時續(xù)控制模塊包括FPGA， FPGA設置在計算板上； 開關模塊包括主開關和節(jié)點開關，主開關控制服務器系統(tǒng)的開啟，節(jié)點開關控 制服務器中單節(jié)點的開啟，主開關與節(jié)點開關隔離；偵測模塊偵測VO板是否存在與計算板上，然后將此信號傳給時續(xù)控制模塊；時續(xù)控制模塊為核心，通 過FPGA來實現(xiàn)時續(xù)控制，接收和發(fā)送各種時續(xù)信號，以及將接收的信號做判斷 來選擇時續(xù)的控制方式。 具體步驟為(1) 、首先時續(xù)控制模塊的FPGA會接到開關模塊的主開關發(fā)出的 Button一FPGA信號(1 )，然后FPGA會通過偵測模塊偵測的計算板與I/O板相連 的Present信號(2)，判斷I/0板是否存在；(2) 、如果判斷的I/O板存在，則FPGA發(fā)Button一ICH信號(3)給ICHIO， 然后ICH10發(fā)PM—SLP—S5信號(4)給FPGA,接著FPGA發(fā)PS—ON信號(5)來 打開12V，讓12V進入計算板，然后在PS一ON信號(5)的時間點加300ms的延 時后發(fā)LVC3—P3V3—EN (6)，接下來按規(guī)定時續(xù)正常開機，如圖1所示；(3) 、如果判斷的1/0板不存在，則FPGA發(fā)PS—ON信號(5)來讓12V進 入計算板，然后在PS—ON信號(5)的時間點加300ms的延時后發(fā)LVC3_P3V3—EN(6)，按時續(xù)正常上電；但由于缺少ICHIO，沒有PM—SLP—S5信號(4)，所以 用CPU_PWRGOOD和Memory—PWRGOOD信號做邏輯與，當兩個信號都為High,做 延時100ms之后，發(fā)Reset信號給CPU和內存卡，從而完成整個上電時續(xù)，如 圖2所示。偵測模塊將偵測到的信號傳給時續(xù)控制模塊的FPGA，從而判斷I/O板是否 存在；當I/O板通過連接器與計算板相連時，Present信號會被I/O板上的接 地而拉為低電平，可以判斷出I/O板存在；當I/O板沒有與計算板相連時， Present信號會是高電平，則FPGA可以判斷出I/O板不存在。如圖3所示，開關模塊中，主開關可以控制所有的節(jié)點，節(jié)點開關只控制 一個節(jié)點，不會影響到其它節(jié)點；當某單節(jié)點出故障時，拔出后重新插入，通 過節(jié)點開關來實現(xiàn)節(jié)點的重新上電，使本節(jié)點重新融入整個服務器系統(tǒng)。除說明書所述的技術特征外，均為本專業(yè)技術人員的已知技術。
權利要求
1、一種服務器系統(tǒng)上電時續(xù)的方法，包括服務器，高端服務器的系統(tǒng)架構包括計算板和I/O板，計算板上有CPU和內存卡，其特征在于系統(tǒng)架構還包括偵測模塊、開關模塊、時續(xù)控制模塊，偵測模塊與開關模塊都分別與時續(xù)控制模塊相連；時續(xù)控制模塊包括FPGA，F(xiàn)PGA設置在計算板上；開關模塊包括主開關和節(jié)點開關，主開關控制服務器系統(tǒng)的開啟，節(jié)點開關控制服務器中單節(jié)點的開啟，主開關與節(jié)點開關隔離；偵測模塊偵測I/O板是否存在與計算板上，然后將此信號傳給時續(xù)控制模塊；時續(xù)控制模塊為核心，通過FPGA來實現(xiàn)時續(xù)控制，接收和發(fā)送各種時續(xù)信號，以及將接收的信號做判斷來選擇時續(xù)的控制方式。
2、 根據(jù)權利要求1所述的一種服務器系統(tǒng)上電時續(xù)的方法，其特征在于 具體步驟為(1) 、首先時續(xù)控制模塊的FPGA會接到開關模塊的主開關發(fā)出的 Button—FPGA信號，然后FPGA會通過偵測模塊偵測的計算板與I/O板相連的 Present信號，判斷I/O板是否存在；(2) 、如果判斷的I/O板存在，則FPGA發(fā)Button—ICH信號給ICHIO，然 后ICH10發(fā)PM_SLP—S5信號給FPGA，接著FPGA發(fā)PS—0N信號來打開12V,讓 12V進入計算板，然后在PS—0N信號的時間點加300ms的延時后發(fā) LVC3—P3V3—EN，接下來按規(guī)定時續(xù)正常開機；(3) 、如果判斷的1/0板不存在，則FPGA發(fā)PS—0N信號來讓12V進入計 算板，然后在PS—0N信號的時間點加300ms的延時后發(fā)LVC3—P3V3—EN，按時續(xù) 正常上電；但由于缺少ICH10，沒有PM—SLP—S5信號，所以用CPU—PWRG00D和 Memory一PWRG00D信號做邏輯與，當兩個信號都為High，做延時100ms之后，發(fā)Reset信號給CPU和內存卡，從而完成整個上電時續(xù)。
3、 根據(jù)權利要求1或2所述的一種服務器系統(tǒng)上電時續(xù)的方法，其特征 在于偵測模塊將偵測到的信號傳給時續(xù)控制模塊的FPGA，從而判斷I/O板是否 存在；當I/O板通過連接器與計算板相連時，Present信號會被I/O板上的接 地而拉為低電平，可以判斷出I/O板存在；當I/O板沒有與計算板相連時， Present信號會是高電平，則FPGA可以判斷出I/O板不存在。
4、 根據(jù)權利要求1所述的一種服務器系統(tǒng)上電時續(xù)的方法，其特征在于 開關模塊中，主開關可以控制所有的節(jié)點，節(jié)點開關只控制一個節(jié)點，不會影 響到其它節(jié)點；當某單節(jié)點出故障時，拔出后重新插入，通過節(jié)點開關來實現(xiàn) 節(jié)點的重新上電，使本節(jié)點重新融入整個服務器系統(tǒng)。
全文摘要
本發(fā)明公開了一種服務器系統(tǒng)上電時續(xù)的方法，屬于服務器領域技術，其結構包括服務器，高端服務器的系統(tǒng)架構包括計算板和I/O板，計算板上有CPU和內存卡，系統(tǒng)架構還包括偵測模塊、開關模塊、時續(xù)控制模塊，偵測模塊與開關模塊都分別與時續(xù)控制模塊相連；時續(xù)控制模塊包括FPGA，F(xiàn)PGA設置在計算板上；開關模塊包括主開關和節(jié)點開關，主開關控制服務器系統(tǒng)的開啟，節(jié)點開關控制服務器中單節(jié)點的開啟，主開關與節(jié)點開關隔離。本發(fā)明的一種服務器系統(tǒng)上電時續(xù)的方法和現(xiàn)有技術相比，使高端服務器在無南北橋芯片的狀態(tài)下，仍能夠實現(xiàn)正常上電。
文檔編號G06F1/26GK101615062SQ200910017510
公開日2009年12月30日 申請日期2009年7月29日 優(yōu)先權日2009年7月29日
發(fā)明者王曉宇 申請人:浪潮電子信息產業(yè)股份有限公司