專利名稱：同步顯示裝置、疊加拼接顯示系統(tǒng)及其同步顯示方法
技術(shù)領(lǐng)域：
本發(fā)明涉及圖像顯示技術(shù)領(lǐng)域，特別涉及一種同步顯示裝置以及同步顯示裝置的
同步顯示方法、以及一種疊加顯示系統(tǒng)、一種拼接顯示系統(tǒng)。
背景技術(shù)：
申請?zhí)枮?00810198074. 5、公開號為CN101383913A的專利申請公開了一種顯示 疊加控制系統(tǒng)及其控制方法，該系統(tǒng)包括有疊加控制電路、幀同步控制電路、顯示器及至少 兩個顯示信號輸出裝置，各顯示信號輸出裝置的顯示輸出端與疊加控制電路電器連接，幀 同步控制電路與各顯示信號輸出裝置的控制信號輸入端、疊加控制電路電氣連接，疊加控 制電路與顯示器電氣連接，幀同步控制電路根據(jù)各顯示信號輸出裝置的幀同步信號進(jìn)行動 態(tài)調(diào)整(通過采用調(diào)整顯示回掃時間參數(shù)進(jìn)行調(diào)整)，使各顯示信號輸出裝置的幀同步信 號保持動態(tài)的同步，疊加控制電路將各顯示信號輸出裝置的視頻信號疊加后輸出。該申請 實現(xiàn)了一種多個顯示信號與基準(zhǔn)同步信號同步的方法，對于多個顯示器拼接時，只要這多 個顯示信號的各基準(zhǔn)信號之間是同步的，那么，整個拼接顯示系統(tǒng)的顯示就會是同步的。
但是，在該申請所公開的方案中，各顯示卡的晶體振蕩器是分別基于各自獨立的 時鐘信號來工作，而振蕩器的基本指標(biāo)都是與輸出頻率相關(guān)的，與理想頻率相比，振蕩器的 輸出頻率總是會存在一定的誤差，這里的誤差主要由三方面組成 其一、頻率準(zhǔn)確度如果晶振頻率是固定頻率輸出，而沒有其他的調(diào)頻方式(例如 電調(diào)整或者機械調(diào)整等等)，那么，就要對晶振提這項指標(biāo)，即晶振的出廠頻率與理想頻率 的偏離程度； 其二、溫度穩(wěn)定度振蕩器的輸出頻率會受到溫度變化的影響，參見圖1所示，是 晶體振蕩器的溫頻特性曲線示意圖，它與晶體的切割角度有關(guān)，而晶振的溫度穩(wěn)定度取決 于選擇合適的晶體，并設(shè)計合適的振蕩電路，使二者協(xié)調(diào)工作，以保持晶體固有的穩(wěn)定性， 例如士10卯m/(TC +50°〇，表示在規(guī)定的溫區(qū)內(nèi)頻率的最大變化范圍為20卯m，有時，頻率 變化范圍是相對于一個參考值來說的，通常情況下以室溫25t:的輸出頻率為參考頻率；
其三、老化率(長期穩(wěn)定度)晶體的工作參數(shù)會隨著時間發(fā)生變化，從而引起晶 體振蕩器的頻率漂移，且這與其他外部因素是無關(guān)的，晶體初始加點時，老化較快，隨著時 間的發(fā)展會有所改善，在經(jīng)歷幾個星期后可達(dá)到最低老化率，若給晶體加適當(dāng)電流，阻焊AT 切晶體老化率一般為5卯m/第一年，3ppm/第二年以后，如果用戶系統(tǒng)要求更嚴(yán)格的老化率 則要考慮或者是通過增加頻率調(diào)整端，以便在一段時期后重新校準(zhǔn)輸出頻率，或者是采用 更高質(zhì)量的晶體諧振器，例如真空玻殼或者冷壓焊封裝等。 以上所述士10ppm相當(dāng)于百萬分之十，而目前大部分的顯示器的幀頻率為 60Hz，周期為1/60秒，即0.017秒，按照士10ppm計算，一個小時的累積誤差為3600秒 *10/1000000 = 0. 036秒，而0. 036秒的誤差已經(jīng)遠(yuǎn)遠(yuǎn)大于0. 017秒的幀周期，為了讓系統(tǒng) 連續(xù)一天8小時，而且多個幀同步信號累積誤差小于幀周期0.017秒的10%以內(nèi)，這是相當(dāng) 困難的。
4
因此，由于振蕩器的基本指標(biāo)都是與輸出頻率相關(guān)的，頻率準(zhǔn)確度、溫度穩(wěn)定度、老化率等影響都會造成振蕩器的實際輸出頻域與理想頻率之間存在誤差，從而各個顯示卡的晶體或者晶振會存在累積誤差，因此需要經(jīng)常采用該申請?zhí)枮?00810198074.5中的方式進(jìn)行同步修正。但是，對于各種各樣成熟的顯示卡，尤其是對于GPU顯示卡來說，對他們的參數(shù)進(jìn)行修改是極不容易的事情，大部分廠家也不允許客戶修改局部參數(shù)，只能通過整體的顯示參數(shù)的設(shè)置來完成，因此響應(yīng)時間也不及時，而且顯示輸出會瞬間中斷，導(dǎo)致顯示圖像抖動或者瞬間黑屏或者瞬間花屏。

發(fā)明內(nèi)容
本發(fā)明的目的在于提供一種同步顯示裝置及同步顯示方法、一種疊加顯示系統(tǒng)、拼接顯示系統(tǒng)，以實現(xiàn)顯示信號之間的同步的準(zhǔn)確性。
為達(dá)到上述目的，本發(fā)明采用以下技術(shù)方案 —種同步顯示裝置，包括同步控制電路，一個以上的主機板、以及兩個以上的顯示卡，任意一個主機板上插入連接有至少一個顯示卡，所述同步控制電路包括幀同步控制電路、基準(zhǔn)時鐘產(chǎn)生電路，所述幀同步控制電路的信號輸出端與各所述主機板的信號輸入端相連接，所述基準(zhǔn)時鐘產(chǎn)生電路的信號輸出端與各所述顯示卡的時鐘信號輸入端相連接，所述幀同步控制電路產(chǎn)生基準(zhǔn)幀同步信號或者是將預(yù)設(shè)顯示卡的顯示通道的幀同步信號作為基準(zhǔn)幀同步信號，各所述主機板根據(jù)所述基準(zhǔn)幀同步信號調(diào)整對應(yīng)的各顯示卡的顯示通道的幀同步信號。 —種同步顯示裝置，其特征在于，包括同步控制電路，一個以上的主機板、以及兩
個以上的顯示卡，任意一個主機板上插入連接有至少一個顯示卡，所述同步控制電路包括
幀同步控制電路、基準(zhǔn)時鐘產(chǎn)生電路，所述幀同步控制電路的信號輸出端與各所述主機板
的信號輸入端相連接，所述基準(zhǔn)時鐘產(chǎn)生電路的信號輸出端與各所述顯示卡的時鐘信號輸
入端相連接，各所述顯示卡的顯示信號輸出端與所述幀同步控制電路相連接，所述幀同步
控制電路產(chǎn)生基準(zhǔn)幀同步信號或者是將預(yù)設(shè)顯示卡的顯示通道的幀同步信號作為基準(zhǔn)幀
同步信號，判斷各顯示卡的顯示通道的幀同步信號與所述基準(zhǔn)幀同步信號的偏差范圍，各
所述顯示卡根據(jù)對應(yīng)的各顯示通道的所述偏差范圍調(diào)整相應(yīng)的各示通道的幀同步信號。 —種疊加顯示系統(tǒng)，包括顯示單元、疊加處理單元，還包括如上所述的同步顯示裝
置，各所述顯示卡與所述疊加處理單元相連接，所述疊加處理單元與所述顯示單元相連接。 —種拼接顯示系統(tǒng)，包括拼接墻，還包括如上所述的同步顯示裝置，各所述顯示卡
分別與所述拼接墻中的至少一個拼接單元對應(yīng)連接。
—種如上所述的同步顯示裝置的同步顯示方法，包括步驟 各主機板根據(jù)所述幀同步控制電路的基準(zhǔn)幀同步信號對對應(yīng)的各各顯示卡的顯示通道的幀同步信號進(jìn)行同步調(diào)整。 根據(jù)本發(fā)明的方案，同步顯示裝置中的所有的主機板與同一個幀同步控制電路相連接，所有的顯示卡與同一個基準(zhǔn)時鐘產(chǎn)生電路相連接，通過同一個時鐘基準(zhǔn)時鐘產(chǎn)生電路產(chǎn)生的基準(zhǔn)時鐘信號使各顯示卡的時鐘信號同步，根據(jù)幀同步控制電路所產(chǎn)生或者確定的基準(zhǔn)幀同步信號進(jìn)行同步輸出，即采用相同的基準(zhǔn)幀同步信號和基準(zhǔn)時鐘信號來共同完成顯示同步，由于采用同一個基準(zhǔn)時鐘信號，不會產(chǎn)生時鐘誤差，各個幀同步信號也不會產(chǎn)生累積誤差，從而提高了顯示信號之間的同步的準(zhǔn)確性和持續(xù)性。


圖1是晶體振蕩器的溫頻特性曲線示意圖； 圖2是本發(fā)明的同步顯示裝置的實施例一的結(jié)構(gòu)示意圖； 圖3是應(yīng)用于本發(fā)明的同步顯示裝置中的RS232的連線方式示意圖； 圖4是本發(fā)明的同步顯示裝置的實施例二的結(jié)構(gòu)示意圖； 圖5是本發(fā)明的同步顯示裝置的實施例三的結(jié)構(gòu)示意圖； 圖6是本發(fā)明的同步顯示裝置的實施例四的結(jié)構(gòu)示意圖。
具體實施例方式
考慮到在現(xiàn)有的顯示領(lǐng)域中，可以是由多個PC分別對各部分的信號處理后進(jìn)行 輸出以拼接顯示，也可以是在PC機內(nèi)設(shè)置多個顯示卡以進(jìn)行多通道顯示，因此，在以下的 闡述中，分別以多個PC機的拼接顯示和在一個PC機內(nèi)通過多個顯示卡進(jìn)行多通道顯示的 情況分別進(jìn)行舉例說明。
實施例一 參見圖2所示，是本發(fā)明的同步顯示裝置的同步顯示裝置實施例一的結(jié)構(gòu)示意 圖。 如圖2所示，在本示例中，是以多個PC機進(jìn)行拼接顯示為例進(jìn)行說明，假設(shè)各PC 機只包括有一個顯示卡，如圖所示，該同步顯示裝置包括有同步控制電路以及兩個以上的 PC機，其中，該同步控制電路包括幀同步控制電路、基準(zhǔn)時鐘產(chǎn)生電路，每個PC機包括有一 個主機板與一個顯示卡，各顯示卡插入連接在其所在PC機的主機板上，所有PC機的顯示卡 的時鐘信號輸入端與基準(zhǔn)時鐘產(chǎn)生電路的信號輸出端相連接，所有PC機的主機板的信號 輸入端與幀同步控制電路的信號輸出端相連接。在圖示中，Vh代表幀同步信號，clk代表時
鐘信號，PC1的幀同步信號Vhl、PC2的幀同步信號Vh2........PCn的幀同步信號Vhn均與
幀同步控制電路的信號輸出端相連接，連接到PC1的顯示卡的時鐘輸入端clkl、連接到PC2
的顯示卡的時鐘輸入端clk2........連接到PCn的顯示卡的時鐘輸入端clk3均與基準(zhǔn)時
鐘產(chǎn)生電路的信號輸出端相連接，所述基準(zhǔn)時鐘產(chǎn)生電路產(chǎn)生基準(zhǔn)時鐘信號，所述幀同步 控制電路產(chǎn)生基準(zhǔn)幀同步信號，各PC機的主機板根據(jù)該基準(zhǔn)幀同步信號調(diào)整對應(yīng)的各顯 示卡的幀同步信號。 根據(jù)如上所述的本實施例的方案，所有的PC機的主機板都與同一個幀同步控制 電路相連接，所有PC機的顯示卡的時鐘輸入端都與同一個基準(zhǔn)時鐘產(chǎn)生電路的信號輸出 端相連接，通過同一個基準(zhǔn)時鐘產(chǎn)生電路產(chǎn)生的時鐘信號(以下稱基準(zhǔn)時鐘信號)使各顯 示卡的時鐘信號同步，通過同一個幀同步控制電路產(chǎn)生的幀同步信號(以下稱基準(zhǔn)幀同步 信號)來調(diào)整各顯示卡的幀同步輸出，即采用相同的基準(zhǔn)幀同步信號和基準(zhǔn)時鐘信號來共 同完成顯示同步，由于采用同一個基準(zhǔn)時鐘信號，不會產(chǎn)生時鐘誤差，各個幀同步也不會產(chǎn) 生累積誤差，從而提高了顯示信號之間的同步的準(zhǔn)確性和持續(xù)性。 此外，由于目前晶體振蕩器的價格很便宜，使用也非常方便，因此，在使用時通常 都是為每個PC機的顯示卡分別使用各自獨立的晶體振蕩器，而不會考慮到使各顯示卡共
6享一個晶體振蕩器，來采用來自同一個晶體振蕩器的同步信號，更加不會考慮到在各個不 同的PC機之間共用同一個時鐘源，因為這在系統(tǒng)布線設(shè)計上帶來一定的復(fù)雜性，而讓各顯 示卡分別使用各自的時鐘源，安裝設(shè)計時相對比較簡便，正因為如此，由于各顯示卡分別使 用各自的時鐘源，無法保證各顯示卡的時鐘源的同步性，從而導(dǎo)致了各顯示卡之間的時鐘 誤差，進(jìn)而使得各顯示卡的幀同步輸出產(chǎn)生累積誤差，導(dǎo)致最終所顯示的疊加或者拼接信 號的同步的不準(zhǔn)確。 而在我們的方案中，通過使各顯示卡共用來自同一個時鐘源(即上述基準(zhǔn)時鐘產(chǎn) 生電路)的時鐘信號，雖然給裝置初始設(shè)計安裝時帶來了一定的復(fù)雜度，但是，由于各顯示 卡都是采用來自同一個時鐘源(即本發(fā)明上述的基準(zhǔn)時鐘產(chǎn)生電路)的基準(zhǔn)時鐘信號，保 證了各顯示卡之間的時鐘同步的嚴(yán)格的一致性，且在對幀同步信號進(jìn)行調(diào)整時，也是基于 來自同一個幀同步控制電路的基準(zhǔn)幀同步信號，從而進(jìn)行同步輸出時不會產(chǎn)生時鐘誤差， 各個幀同步信號之間也不會產(chǎn)生累積誤差，保證了各顯示卡的顯示信號之間的同步的準(zhǔn)確 性和持續(xù)性。
由于PC機不一定能夠很容易地知道各顯示部件的初始化時間或者是啟動時間，
因此，在系統(tǒng)啟動時，可以首先進(jìn)行一次同步調(diào)整的過程，具體的方式可以采用申請?zhí)枮?br> 200810198074. 5的專利申請中所公開的方式，或者也可以是在檢測到幀同步控制電路的
基準(zhǔn)幀同步信號后，在經(jīng)過一個預(yù)設(shè)時間段后，對各顯示卡進(jìn)行初始化操作，以使得各顯示
卡的顯示通道的幀同步輸出剛好與幀同步控制電路的基準(zhǔn)幀同步信號相同。 PC機可以通過安裝軟件來檢測幀同步控制電路輸出的基準(zhǔn)幀同步信號，并將該
基準(zhǔn)幀同步信號與顯示卡的顯示通道的幀同步信號進(jìn)行比較，如果二者不一致或者差距
過大(即超過了所允許的預(yù)設(shè)范圍)，則需要對顯示卡的顯示通道產(chǎn)生的幀同步信號進(jìn)
行調(diào)整，直到二者的差距縮小到允許的預(yù)設(shè)范圍以內(nèi)，具體的調(diào)整方式可以與申請?zhí)枮?br> 200810198074. 5的專利申請中所公開的方式相同，在此不予贅述。 此外，為了進(jìn)一步提高準(zhǔn)確性和實時性，可以通過采用中斷響應(yīng)來檢測同步時間
差異，并據(jù)此進(jìn)行調(diào)整，具體方式可以與現(xiàn)有技術(shù)中的方式相同，例如把基準(zhǔn)幀同步信號
接到主機板，當(dāng)幀同步信號到達(dá)時，讓主機板的CPU產(chǎn)生中斷；設(shè)置顯示卡的參數(shù)，使得當(dāng)
某顯示通道進(jìn)行幀回程時或幀同步開始時產(chǎn)生中斷。以上各個中斷產(chǎn)生時都記錄中斷產(chǎn)生
時的時間，然后再對各顯示卡的顯示通道產(chǎn)生中斷的時間與基準(zhǔn)幀同步信號中斷的時間進(jìn)
行比較，判斷基準(zhǔn)幀同步信號中斷發(fā)生的時間與各顯示通道產(chǎn)生中斷的時間是否相同，若
不相同，則對有差異的顯示通道的幀同步進(jìn)行調(diào)整，使各個幀同步信號達(dá)到一致。
在達(dá)到同步或者基本同步(即幀同步誤差在允許的幀同步誤差范圍內(nèi))后，系統(tǒng)
就可以正常運行，由于運行時是基于相同的基準(zhǔn)幀同步信號和基準(zhǔn)時鐘信號，因此中途也
不需要進(jìn)行調(diào)整，可以使該同步顯示裝置所應(yīng)用的拼接顯示系統(tǒng)的各個顯示單元的幀同步
起始時間長期保持一致。 此外，對于其中一些疊加系統(tǒng)而言，需要對各顯示卡的信號進(jìn)行疊加后輸出，由于 本發(fā)明方案的同步比較精準(zhǔn)，因此，在進(jìn)行疊加處理時，疊加處理后的信號也不會產(chǎn)生偏移 或者漂移，疊加邏輯的控制也更加簡單可靠。 其中，時鐘同步控制電路所產(chǎn)生的時鐘信號的頻率，可以是按照所需要的時鐘 (例如27Mhz)作為基準(zhǔn)時鐘。由于該時鐘頻率較高，傳送時帶來了穩(wěn)定性和可靠性的問題，因此，有時候需要采用一些措施以解決這些問題所帶來的影響，例如信號驅(qū)動、信號屏蔽、 抗干擾措施等等，具體的實施方式可以是采用現(xiàn)有技術(shù)中已有的方式。 為了傳送更遠(yuǎn)的距離，有時需要將信號轉(zhuǎn)換成差分信號進(jìn)行傳輸，例如在距離超 過某個距離(例如l米)時或者是信號有衰減或失真時等等，具體方式可以是采用與現(xiàn)有 技術(shù)中相同的方式；或者也可以使采用較低頻率的基準(zhǔn)時鐘。例如3. 375Mhz(這是27Mhz 的8分之一)，并在使用端進(jìn)行倍頻(8倍)處理，即在時鐘同步控制電路與顯示卡之間連接 一個倍頻器，以對從時鐘同步控制電路輸出的時鐘信號進(jìn)行倍頻處理(8倍后生成27Mhz的 時鐘)，具體的倍頻處理方式可以是采用與現(xiàn)有技術(shù)中相同的方式。 幀同步控制電路輸出的幀同步信號可以通過RS232的方式輸出到各PC機的RS232
接口，例如DSR、 DTR、 RI、 CTS、 RTS等中的任意一種，如圖3所示，是RS232的連線方式示意
圖，它們都是單向傳輸信號，因此在安裝時要避免兩個輸出端短路。 其中，上述各PC機中的顯示卡可以是傳統(tǒng)的顯示卡，也可以是GPU顯示卡。 此外，由于目前的GPU顯示卡一般有2個顯示通道，在現(xiàn)有的GPU顯示卡的設(shè)計
中，這兩個顯示通道的幀同步信號一般也不一致，而同一個GPU顯示卡的兩個顯示通道一
般采用同一個時鐘輸入，因此，多個幀同步信號之間不會有累積誤差，一般為固定誤差，所
以，在調(diào)整時，可以逐個針對顯示卡的各顯示通道的幀同步信號進(jìn)行調(diào)整，對于速度很高的
PC機來說，在不影響實時性的情況下，也可以是同時進(jìn)行調(diào)整。 在上述對本發(fā)明的實施例的闡述中，是針對有多個PC機顯示輸出之間進(jìn)行同步 拼接或者同步疊加顯示、且每個PC機內(nèi)只包括有一個顯示卡進(jìn)行說明，而在現(xiàn)有的實際的 PC機的裝配中，PC機內(nèi)可能需要采用多個顯示卡，此時，針對該PC機而言，該PC機的主板 卡的信號輸入端與幀同步控制電路的信號輸出端相連接，該PC機的各顯示卡的時鐘信號 輸入端都與時鐘同步控制電路的信號輸出端相連接，其中，該顯示卡可以是普通顯卡，也可 以是GPU顯示卡。 此時，在這種其中的一些PC機具有多個顯示卡的情況下，在本發(fā)明的同步顯示裝
置中，所有的顯示卡都與同一個基準(zhǔn)時鐘產(chǎn)生電路相連接，通過同一個基準(zhǔn)時鐘產(chǎn)生電路
產(chǎn)生的基準(zhǔn)時鐘信號使各顯示卡的時鐘信號同步，通過同一個幀同步控制電路產(chǎn)生的基準(zhǔn)
幀同步信號來調(diào)整各顯示卡的幀同步輸出，即采用相同的基準(zhǔn)幀同步信號和基準(zhǔn)時鐘信號
來共同完成顯示同步，由于采用同一個基準(zhǔn)時鐘信號，不會產(chǎn)生時鐘誤差，各個幀同步信號
也不會產(chǎn)生累積誤差，從而提高了顯示信號之間的同步的準(zhǔn)確性和持續(xù)性。 其中，在初始啟動系統(tǒng)進(jìn)行同步調(diào)整時，具體的調(diào)整方式與以上所闡述的方式相
同，對于具有多個顯示卡的PC機來說，可以是逐個對該PC機的各顯示卡的顯示通道進(jìn)行調(diào)
整，對于速度很高的PC機來說，在不影響實時性的情況下，也可以是同時進(jìn)行調(diào)整，具體的
調(diào)整方式與現(xiàn)有技術(shù)中的相同，在此不予贅述。 據(jù)此，對于這種具有多個顯示卡的PC機來說，由于該PC機內(nèi)具有兩個以上的顯示 卡，而每個顯示卡具有至少一個顯示通道，在該顯示卡為GPU顯示卡的情況下，每個GPU顯 示卡一般都具有2個顯示通道，因此，在需要通過多通道輸出進(jìn)行拼接或者疊加顯示時，在 PC機具有所需要數(shù)目的顯示卡及顯示通道的情況下，也可以是由一臺PC機來完成同步顯 示的過程，此時，本發(fā)明的同步顯示包括一臺該PC機，該PC機內(nèi)包括有至少一個主機板以 及至少兩個顯示卡，各顯示卡分別插入連接到該主機板上，主機板的信號輸入端與幀同步
8控制電路的信號輸出端相連接，各顯示卡的時鐘信號輸入端均與基準(zhǔn)時鐘產(chǎn)生電路的信號 輸出端相連接，通過同一個基準(zhǔn)時鐘產(chǎn)生電路產(chǎn)生的基準(zhǔn)時鐘信號使各顯示卡的時鐘信號 同步，通過同一個幀同步控制電路產(chǎn)生的基準(zhǔn)幀同步信號來調(diào)整各顯示卡的幀同步輸出， 即采用相同的基準(zhǔn)幀同步信號和基準(zhǔn)時鐘信號來共同完成顯示同步，由于采用同一個基準(zhǔn) 時鐘信號，不會產(chǎn)生時鐘誤差，各個幀同步信號之間也不會產(chǎn)生累積誤差，從而提高了顯示 信號之間的同步的準(zhǔn)確性和持續(xù)性。 在這種通過一臺PC機內(nèi)的多個顯示卡進(jìn)行同步顯示時，考慮到只是針對該PC機
內(nèi)的各顯示卡的顯示通道進(jìn)行同步，而無需與外部的其他PC機的同步信號進(jìn)行同步，因
此，在具體實現(xiàn)時，可以將上述方式中的同步控制電路設(shè)置在該PC機的內(nèi)部，并可以選用
一個指定頻率的晶體振蕩器或者諧振器作為基準(zhǔn)時鐘信號，該指定頻率的晶體振蕩器或者
諧振器可以是其中某一個顯示卡所對應(yīng)的晶體振蕩器或諧振器，其產(chǎn)生的時鐘信號傳輸?shù)?br> 每個顯示卡的時鐘信號輸入端。還可以選用其中一個顯示通道的幀同步信號作為基準(zhǔn)幀同
步信號，并以該基準(zhǔn)幀同步信號來控制或者調(diào)整其他顯示通道的幀同步。 其中，在初始啟動系統(tǒng)進(jìn)行同步調(diào)整時，具體的調(diào)整方式與上述實施例中的相同，
對于本發(fā)明這種具有多個顯示卡的方式來說，可以是逐個對各顯示卡的顯示通道進(jìn)行調(diào)
整，對于速度很高的PC機來說，在不影響實時性的情況下，也可以是同時進(jìn)行調(diào)整，具體的
調(diào)整方式與現(xiàn)有技術(shù)中的相同，在此不予贅述。 實施例二 在上述對實施例一的說明中，是以一個獨立的幀同步控制電路產(chǎn)生基準(zhǔn)幀同步信 號以進(jìn)行幀同步調(diào)整來進(jìn)行說明，實際上，也可以是采用其中一個顯示卡的顯示通道的幀 同步信號作為基準(zhǔn)幀同步信號，并據(jù)此來進(jìn)行幀同步調(diào)整，從而可以不必專門產(chǎn)生基準(zhǔn)幀 同步信號。 參見圖4所示，是本發(fā)明的同步顯示裝置的實施例二的結(jié)構(gòu)示意圖，在本示例中， 與上述實施例一的不同之處主要在于，本實施例中是選用其中一個顯示卡的顯示通道的幀 同步信號作為基準(zhǔn)幀同步信號。 如圖4所示，在本實施例的同步顯示裝置中，PC1的顯示卡的顯示通道的幀同步信 號，在輸出到顯示器進(jìn)行顯示的同時，還作為基準(zhǔn)幀同步信號輸出到其他的各PC機的主機 板的信號輸入端，即本實施例中是采用PC1的顯示卡的顯示通道輸出的幀同步信號作為基 準(zhǔn)幀同步信號，除了 PC1的其他各PC機根據(jù)該基準(zhǔn)幀同步信號對其顯示卡的顯示通道的幀 同步信號進(jìn)行調(diào)整。具體的同步顯示方式以及幀同步調(diào)整的方式與上述實施例一中的相 同，在此不予贅述。 其中，上述說明是以采用PC1的顯示卡的顯示通道的幀同步信號作為基準(zhǔn)幀同步 信號為例來進(jìn)行說明，這種說明僅僅是示例性的說明，實際上，也可以是選用其他的PC機 的顯示卡的顯示通道的幀同步信號作為基準(zhǔn)幀同步信號。 此外，對于某些顯示卡而言，例如GPU顯示卡，其一般具有兩個顯示通道，因此，在 具有某些顯示卡具有多個顯示通道的情況下，或者是所有的顯示卡都位于同一個PC機的 情況下，可以是采用指定的顯示通道的幀同步信號作為基準(zhǔn)幀同步信號，并根據(jù)該基準(zhǔn)幀 同步信號對其他的各顯示通道的幀同步信號進(jìn)行調(diào)整。 本實施例中的其他技術(shù)特征與上述實施例一中的相同，在此不予贅述。
在上述各實施例的說明中，是以將基準(zhǔn)幀同步信號連接到主機板的方式來進(jìn)行
說明，實際上，在具體實現(xiàn)時，也可以是采用專門設(shè)計的同步控制電路來實現(xiàn)，該同步控制
電路包括有產(chǎn)生并輸出基準(zhǔn)時鐘信號的基準(zhǔn)時鐘產(chǎn)生電路、實現(xiàn)幀同步控制的主控制部分
(稱之為幀同步控制電路)、以及一個或一個以上串行接口 (如RS232、RS485和以太網(wǎng)絡(luò)接
口等)，通過各串行接口分別接到各個PC，其中，該主控制部分可以是由單片機、DSP或FPGA
等來實現(xiàn)控制，基準(zhǔn)時鐘產(chǎn)生電路產(chǎn)生并輸出2個以上的基準(zhǔn)時鐘信號，且每個基準(zhǔn)時鐘
信號都是在經(jīng)過信號驅(qū)動后輸出，基準(zhǔn)幀同步信號和一個以上幀同步信號輸入到該同步控
制電路中，其中該基準(zhǔn)幀同步信號可以是選自其中一個顯示通道輸出的幀同步信號。以下
針對這種實施方式下的本發(fā)明的同步顯示裝置的實施例進(jìn)行說明。 實施例三 參見圖4所示，是本發(fā)明的同步顯示裝置實施例三的結(jié)構(gòu)示意圖，其是上述采用 專門設(shè)計的同步控制電路實現(xiàn)同步控制方式中的最簡單的一種方式。 在圖示中，以主控制部分為單片機或者FPGA為例來進(jìn)行說明，基準(zhǔn)時鐘產(chǎn)生電路 所產(chǎn)生的基準(zhǔn)時鐘信號clkl、 clk2分別連接到相應(yīng)的兩個顯示卡(圖中未示出)的時鐘 輸入端，Vhl表示來自顯示通道l的幀同步信號，Vh2表示來自顯示通道2的幀同步信號， 把Vhl作為基準(zhǔn)幀同步信號，F(xiàn)PGA對Vhl和Vh2進(jìn)行時間對比，比較二者之間的差異值，并 判斷該差異值是否超過了所允許的預(yù)設(shè)范圍，若超過，則把該差異值通過通信接口送到產(chǎn) 生幀同步信號Vh2的顯示通道2所對應(yīng)的PC主機板，該主機板根據(jù)該差異值調(diào)整該顯示通 道2的顯示參數(shù)，當(dāng)差異為0或達(dá)到允許的預(yù)設(shè)范圍后，把顯示參數(shù)設(shè)置為初始參數(shù)，或者 也可以是，主控制部分根據(jù)該差異值產(chǎn)生一個調(diào)整指令，該主機板根據(jù)該調(diào)整指令對顯示 通道2的顯示參數(shù)進(jìn)行調(diào)整，使兩個顯示通道的幀同步信號的差異值達(dá)到所允許的預(yù)設(shè)范 圍。 本實施例中的其他技術(shù)特征與上述實施例一中的相同，在此不予贅述。
實施例四 參見圖5中所示，是本發(fā)明的同步顯示裝置的實施例四的結(jié)構(gòu)示意圖，其是在圖4 中所示的同步顯示裝置的基礎(chǔ)上的擴展方式。 參見圖5所示，更多的顯示通道需要同步，具體的控制方式與上述圖4中所示的方
式相同基準(zhǔn)時鐘產(chǎn)生電路所產(chǎn)生的基準(zhǔn)時鐘信號clkl、 clk2.......clkn分別連接到相
應(yīng)的顯示卡(圖中未示出)的時鐘輸入端，Vhl表示來自顯示通道l的幀同步信號，Vh2表
示來自顯示通道2的幀同步信號，......，Vhn表示來自顯示通道n的幀同步信號，把Vhl
作為基準(zhǔn)幀同步信號，F(xiàn)PGA將Vhl分別與Vh2........Vhn進(jìn)行時間對比，分別判斷各自之
間的差異值是否超過了所允許的預(yù)設(shè)范圍，在差異值超過了預(yù)設(shè)范圍的情況下，把各自的 超過了預(yù)設(shè)范圍的差異值分別通過相應(yīng)的通信接口送到產(chǎn)生該幀同步信號的顯示通道所 對應(yīng)的PC機的主機板，各主機板分別根據(jù)所接收到的該差異值調(diào)整對應(yīng)的顯示通道的顯 示參數(shù)，當(dāng)差異為O或達(dá)到允許范圍后，把顯示參數(shù)設(shè)置為初始參數(shù)，或者也可以是，在差 異值超過了預(yù)設(shè)范圍的情況下主控制部分根據(jù)各差異值分別產(chǎn)生調(diào)整指令，并將該調(diào)整指 令分別發(fā)送到相應(yīng)的顯示通道所對應(yīng)的PC機的主機板，各主機板分別根據(jù)所接收到的調(diào) 整指令對對應(yīng)的顯示通道的顯示參數(shù)進(jìn)行調(diào)整，使其與基準(zhǔn)幀同步信號的差異值達(dá)到所允 許的預(yù)設(shè)范圍。
本實施例中的其他技術(shù)特征與上述實施例三中的相同，在此不予贅述。 針對上述實施例三及實施例四中的采用專門設(shè)計的同步控制電路來實現(xiàn)同步的
方式，具體的同步過程可以是 至少從兩個顯示通道提取幀同步信號(具體表現(xiàn)為一臺PC機的顯示卡的各顯示 通道或者為兩臺PC的顯示通道，"提取"意味著可能需要一個電路從捆綁的顯示信號，如 DVI中分離出來，具體的實現(xiàn)方式可以是采用現(xiàn)有技術(shù)中已有的方式)分別傳輸給同步控 制電路，基準(zhǔn)時鐘產(chǎn)生電路產(chǎn)生的基準(zhǔn)時鐘信號分別連接到各個顯卡的時鐘輸入端，同步 控制電路與PC之間有通信連接； 同步控制電路中的主控制部分接收到這些幀同步信號后，選擇或指定一個顯示通 道的幀同步信號作為基準(zhǔn)幀同步信號，對該基準(zhǔn)幀同步信號和其他各顯示通道的幀同步到 達(dá)時間進(jìn)行測量，得到各顯示通道的幀同步到達(dá)時間與基準(zhǔn)幀同步到達(dá)時間之間的偏差， 判斷該偏差值是否超過了所允許的預(yù)設(shè)范圍，并向偏差值超過了允許的預(yù)設(shè)范圍的顯示通 道所對應(yīng)的顯示卡發(fā)出調(diào)整控制指令或者發(fā)出該偏差值； 相應(yīng)的顯示卡收到調(diào)整控制指令或者發(fā)出偏差值后，對其相應(yīng)的顯示通道的顯示 參數(shù)進(jìn)行調(diào)整，以使各顯示通道的幀同步到達(dá)時間基本一致。 上述幀同步后的顯示信號可以直接輸出到顯示單元或者顯示器進(jìn)行顯示，也可以
是連接到信號分割電路，對顯示信號進(jìn)行分割后再進(jìn)行輸出實現(xiàn)拼接顯示，具體的實現(xiàn)方
式可以是與申請?zhí)枮?00810029953. 5的專利申請中所公開的方式相同，在此不予贅述。 此外，在上述實施例三、實施例四中的方案中，是將所提取的某個顯示通道的幀同
步信號作為基準(zhǔn)幀同步信號，在幀同步控制電路比較其他的各顯示卡的顯示通道的幀同步
信號與該基準(zhǔn)幀同步信號之間的差異值后，判斷該差異值是否超過了所允許的預(yù)設(shè)范圍，
若超過，則相應(yīng)的各主機板根據(jù)該差異值調(diào)整對應(yīng)的顯示卡的顯示通道的幀同步信號。實
際上，在實現(xiàn)時，也可以是由該幀同步控制電路產(chǎn)生一個基準(zhǔn)幀同步信號，并判斷該基準(zhǔn)幀
同步信號與各顯示卡的顯示通道的幀同步信號之間的差異值，判斷該差異值是否超過了所
允許的預(yù)設(shè)范圍，若超過，則相應(yīng)的主機板根據(jù)對應(yīng)的差異值對對應(yīng)的顯示卡的顯示通道
的幀同步信號進(jìn)行調(diào)整，具體的調(diào)整方式與上述實施例三、四中的方式相同，在此不予贅述。 此外，上述各顯示卡，可以是均插入連接到同一個主機板上，也可以是分別插入連 接到不同的主機板上，或者是其中某幾個主機板上插入連接有兩個以上的顯示卡，具體的 幀同步調(diào)整方式與上述各實施例中的相同，在此不予贅述。 根據(jù)上述本發(fā)明的同步顯示裝置，還可以提供一種同步顯示方法，具體的同步方 式與以上闡述中的方式相同，在此不予贅述。 由于同步顯示的處理既可以應(yīng)用在疊加顯示的處理中，也可以是應(yīng)用在拼接顯示 的處理中，因此，根據(jù)上述本發(fā)明的同步顯示裝置，本發(fā)明還可以提供一種疊加顯示系統(tǒng)、 一種拼接顯示系統(tǒng)以及疊加和拼接相結(jié)合的系統(tǒng)，其中 該疊加顯示系統(tǒng)，包括有疊加處理單元以及顯示單元，還包括如上所述的本發(fā)明 的同步顯示裝置，其中，該疊加處理單元與各顯示卡相連接，該疊加處理單元與所述顯示單 元相連接，各顯示卡的幀同步處理后的信號經(jīng)過疊加處理單元進(jìn)行疊加處理后，輸出到顯 示單元進(jìn)行顯示；
該拼接顯示系統(tǒng)，包括有由拼接單元拼接而成的拼接墻，還包括如上所述的本發(fā)
明的同步顯示裝置，其中，各所述顯示卡分別與所述拼接墻中的至少一個拼接單元對應(yīng)連
接，各顯示卡的幀同步處理后的信號分別輸出到對應(yīng)的拼接單元上進(jìn)行顯示。 以上所述的本發(fā)明實施方式，僅是針對其中幾個具體實施例的詳細(xì)說明，并不構(gòu)
成對本發(fā)明保護(hù)范圍的限定。任何在本發(fā)明的精神和原則之內(nèi)所作的修改、等同替換和改
進(jìn)等，均應(yīng)包含在本發(fā)明的權(quán)利要求保護(hù)范圍之內(nèi)。
權(quán)利要求
一種同步顯示裝置，其特征在于，包括同步控制電路，一個以上的主機板、以及兩個以上的顯示卡，任意一個主機板上插入連接有至少一個顯示卡，所述同步控制電路包括幀同步控制電路、基準(zhǔn)時鐘產(chǎn)生電路，所述幀同步控制電路的信號輸出端與各所述主機板的信號輸入端相連接，所述基準(zhǔn)時鐘產(chǎn)生電路的信號輸出端與各所述顯示卡的時鐘信號輸入端相連接，所述幀同步控制電路產(chǎn)生基準(zhǔn)幀同步信號或者是將預(yù)設(shè)顯示卡的顯示通道的幀同步信號作為基準(zhǔn)幀同步信號，各所述主機板根據(jù)所述基準(zhǔn)幀同步信號調(diào)整對應(yīng)的各顯示卡的顯示通道的幀同步信號。
2. —種同步顯示裝置，其特征在于，包括同步控制電路，一個以上的主機板、以及兩 個以上的顯示卡，任意一個主機板上插入連接有至少一個顯示卡，所述同步控制電路包括 幀同步控制電路、基準(zhǔn)時鐘產(chǎn)生電路，所述幀同步控制電路的信號輸出端與各所述主機板 的信號輸入端相連接，所述基準(zhǔn)時鐘產(chǎn)生電路的信號輸出端與各所述顯示卡的時鐘信號輸 入端相連接，各所述顯示卡的顯示信號輸出端與所述幀同步控制電路相連接，所述幀同步 控制電路產(chǎn)生基準(zhǔn)幀同步信號或者是將預(yù)設(shè)顯示卡的顯示通道的幀同步信號作為基準(zhǔn)幀 同步信號，判斷各顯示卡的顯示通道的幀同步信號與所述基準(zhǔn)幀同步信號的偏差范圍，各 所述顯示卡根據(jù)對應(yīng)的各顯示通道的所述偏差范圍調(diào)整相應(yīng)的各示通道的幀同步信號。
3. 根據(jù)權(quán)利要求1或2所述的同步顯示裝置，其特征在于 還包括連接于所述時鐘同步控制電路與各所述顯示卡之間的倍頻器； 和/或所述顯示卡為GPU顯示卡； 和/或所述幀同步控制信號通過DSR、或者DTR、或者RI、或者CTS、或者RTS信號從所述幀同 步控制電路傳輸給所述主機板。
4. 根據(jù)權(quán)利要求1或2所述的同步顯示裝置，其特征在于所述主機板的個數(shù)為1個，所述主機板與各所述顯示卡位于同一個PC機上；或者所述主機板的個數(shù)為至少2個，各主機板分別位于一個PC機上，各PC機中包括有與所 述主機板插入連接的至少一個所述顯示卡。
5. 根據(jù)權(quán)利要求3所述的同步顯示裝置，其特征在于所述主機板的個數(shù)為1個，所述主機板與各所述顯示卡位于同一個PC機上；或者所述主機板的個數(shù)為至少2個，各主機板分別位于一個PC機上，各PC機中包括有與所述主機板相連接的至少一個所述顯示卡。
6. —種疊加顯示系統(tǒng)，其特征在于，包括顯示單元、疊加處理單元，還包括如權(quán)利要求 1至5任意一項所述的同步顯示裝置，各所述顯示卡與所述疊加處理單元相連接，所述疊加 處理單元與所述顯示單元相連接。
7. —種拼接顯示系統(tǒng)，其特征在于，包括拼接墻，還包括如權(quán)利要求1至5任意一項所 述的同步顯示裝置，各所述顯示卡分別與所述拼接墻中的至少一個拼接單元對應(yīng)連接。
8. —種同步顯示裝置的同步顯示方法，所述同步顯示裝置包括同步控制電路、一個 以上的主機板、以及兩個以上的顯示卡，任意一個主機板上插入連接有至少一個顯示卡，所述同步控制電路包括幀同步控制電路、基準(zhǔn)時鐘產(chǎn)生電路，所述幀同步控制電路的信號輸 出端與各所述主機板的信號輸入端相連接，所述基準(zhǔn)時鐘產(chǎn)生電路的信號輸出端與各所述 顯示卡的時鐘信號輸入端相連接，所述同步顯示方法包括步驟各主機板根據(jù)所述幀同步控制電路的基準(zhǔn)幀同步信號對對應(yīng)的各顯示卡的顯示通道 的幀同步信號進(jìn)行同步調(diào)整。
9. 根據(jù)權(quán)利要求8所述的同步顯示方法，其特征在于，所述同步調(diào)整的方式包括檢測 所述幀同步控制電路的基準(zhǔn)幀同步信號，在檢測到所述基準(zhǔn)幀同步信號預(yù)設(shè)時間段后，初 始化各顯示卡的顯示部件。
10. 根據(jù)權(quán)利要求8或9所述的同步顯示方法，其特征在于，還包括步驟對從所述時 鐘同步電路輸出的時鐘同步信號進(jìn)行倍頻處理，倍頻處理后的時鐘同步信號送入所述顯示 卡的時鐘信號輸入端。
全文摘要
同步顯示裝置及同步顯示方法，該裝置包括同步控制電路、一個以上的主機板、兩個以上的顯示卡，任意一個主機板插入連接有至少一個顯示卡，同步控制電路包括幀同步控制電路、基準(zhǔn)時鐘產(chǎn)生電路，幀同步控制電路的信號輸出端與各主機板的信號輸入端連接，基準(zhǔn)時鐘產(chǎn)生電路的信號輸出端與各顯示卡的時鐘信號輸入端連接，幀同步控制電路產(chǎn)生基準(zhǔn)幀同步信號或?qū)㈩A(yù)設(shè)顯示卡的顯示通道的幀同步信號作為基準(zhǔn)幀同步信號，各主機板根據(jù)基準(zhǔn)幀同步信號調(diào)整對應(yīng)顯示卡的顯示通道的幀同步信號。本發(fā)明采用相同的基準(zhǔn)幀同步信號和基準(zhǔn)時鐘信號共同完成顯示同步，不會產(chǎn)生時鐘誤差，各幀同步信號之間也不會產(chǎn)生累積誤差，提高了顯示信號之間同步的準(zhǔn)確性和持續(xù)性。
文檔編號G06F3/14GK101763840SQ20091004230
公開日2010年6月30日 申請日期2009年8月31日 優(yōu)先權(quán)日2009年8月31日
發(fā)明者盧如西, 賴強 申請人:廣東威創(chuàng)視訊科技股份有限公司