專利名稱：波形數(shù)據(jù)讀取速度較高的信號發(fā)生器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種信號發(fā)生器，特別涉及一種波形數(shù)據(jù)讀取速度較高的直接數(shù)字頻 率合成(DDS，Direct Digital Frequency Synthesis)信號發(fā)生器。
背景技術(shù)：
信號發(fā)生器作為常見的激勵源，已經(jīng)被廣泛的應(yīng)用到科學(xué)研究以及工業(yè)工程領(lǐng) 域。信號發(fā)生器的一個典型應(yīng)用就是在實驗室中模擬各種信號，作為待測電路和系統(tǒng)的輸 入激勵，為測試待測電路和系統(tǒng)的各種性能指標(biāo)提供模擬環(huán)境。傳統(tǒng)意義上的信號發(fā)生器 按其信號波形分為四大類(1)正弦信號發(fā)生器主要用于測量電路和系統(tǒng)的頻率特性、非 線性失真、增益及靈敏度等；(2)函數(shù)(波形)信號發(fā)生器產(chǎn)生某些特定的周期性時間函 數(shù)波形(正弦波、方波、三角波、鋸齒波和脈沖波)信號，除可供通信、儀表和自動控制系統(tǒng) 測試用外，還廣泛用于其他非電測量領(lǐng)域；(3)脈沖信號發(fā)生器產(chǎn)生寬度、幅度和重復(fù)頻 率可調(diào)的矩形脈沖的發(fā)生器，可用于測試線性系統(tǒng)的瞬態(tài)響應(yīng)，或用作模擬信號來測試雷 達、多路通信和其他脈沖數(shù)字系統(tǒng)的性能；(4)隨機信號發(fā)生器可用于模擬實際工作條件 中的噪聲，將產(chǎn)生的隨機信號引入待測系統(tǒng)，從而測定系統(tǒng)性能；可以給被測系統(tǒng)外加一個 已知噪聲信號與系統(tǒng)內(nèi)部噪聲比較以測定噪聲系數(shù)；還可以用隨機信號代替正弦或脈沖信 號，以測定系統(tǒng)動態(tài)特性等。新一代的直接數(shù)字頻率合成信號發(fā)生器由于不僅產(chǎn)生上述傳統(tǒng)信號發(fā)生器的各 種固定波形外，還可以產(chǎn)生用戶自定義的任意波形，因此已經(jīng)逐漸成為信號發(fā)生器領(lǐng)域中 的主流技術(shù)。請參照圖1，一種現(xiàn)有技術(shù)的直接數(shù)字頻率合成信號發(fā)生器1包括相互連接的一 個控制系統(tǒng)10和一個通道單元18?？刂葡到y(tǒng)10包括一個控制單元11、一個非易失性存儲 器12、一個接口單元13、一個輸入單元14和一個時鐘單元111。通道單元18包括一個波 形處理單元15、一個數(shù)模轉(zhuǎn)換單元16和一個隨機存儲器17。非易失性存儲器12、輸入單 元14、接口單元13分別連接到控制單元11，接口單元13和時鐘單元111分別連接到波形 處理單元15，數(shù)模轉(zhuǎn)換單元16和隨機存儲器18分別連接到波形處理單元15?？刂茊卧?1由DSP構(gòu)成，非易失性存儲器12由閃存(FLASH)構(gòu)成，輸入單元14 由鍵盤構(gòu)成，接口單元13由FPGA構(gòu)成，時鐘單元111由晶振構(gòu)成，波形處理單元15由FPGA 構(gòu)成，隨機存儲器17由SRAM構(gòu)成，數(shù)模轉(zhuǎn)換單元16由DAC構(gòu)成。非易失性存儲器12內(nèi)存儲著信號發(fā)生器1運行的各種程序以及各種波表，該各種 波表包括內(nèi)建波表和用戶編輯的任意波表。內(nèi)建波形是指預(yù)先固定存儲在非易失性存儲器 12中的常用波形，如正弦信號等。任意波形是指用戶根據(jù)實際需要任意編輯或者采集的波 形，如模擬某一特殊狀況下傳感器輸出的波形?？刂茊卧?1負責(zé)接收并解析輸入單元14輸入的指令信息、負責(zé)控制對非易失性 存儲器12進行數(shù)據(jù)讀寫、負責(zé)將波表通過接口單元13轉(zhuǎn)送至通道單元18、以及負責(zé)根據(jù)該 指令信息對通道單元18的參數(shù)進行配置等工作。
接口單元13用于將控制單元11發(fā)出的控制指令、傳送的波表轉(zhuǎn)送到通道單元18 上，并用于對通道單元18的輸出進行控制。如果信號發(fā)生器1具有多個通道單元18時，接 口單元13用于將控制單元11發(fā)出的控制指令、傳送的波表轉(zhuǎn)送到指定的通道單元18上， 并用于對該指定的通道單元18的輸出進行控制，如同步控制等。時鐘單元111用于為通道單元18提供參考時鐘信號。隨機存儲器17用于存儲通道單元18將要或者正在輸出的波形的波表。波形處理 單元15用于接收自接口單元13發(fā)送過來的波表并將其存入隨機存儲器17中，波形處理單 元15還用于對參考時鐘信號變頻而產(chǎn)生第一時鐘信號并輸出至數(shù)模轉(zhuǎn)換單元16，還用于 按照第一時鐘信號將隨機存儲器17中的波表讀取出來并發(fā)送給數(shù)模轉(zhuǎn)換單元16。數(shù)模轉(zhuǎn) 換單元16用于按照第一時鐘信號將接收到的波表進行數(shù)模轉(zhuǎn)換，進而輸出波形。請參照圖2，隨機存儲器17包括N個地址端子171、M個數(shù)據(jù)端子172、一個讀使能 端173和一個寫使能端174，波形處理單元15包括N個地址端子151、M個數(shù)據(jù)端子152、一 個讀使能端153和一個寫使能端154。N個地址端子171和N個地址端子151都對應(yīng)連接 到N條地址總線176，M個數(shù)據(jù)端子172和M個數(shù)據(jù)端子152都對應(yīng)連接到M條數(shù)據(jù)線177， 讀使能端173通過讀使能信號線178與讀使能端153相連，寫使能端174通過讀使能信號 線179與讀使能端154相連。信號發(fā)生器1工作時，用戶首先通過輸入單元14選擇需要輸出的波形，控制單元 11根據(jù)用戶所選擇的波形，將與之對應(yīng)的波表從非易失性存儲器12中讀取出來，并發(fā)送到 波形處理單元15。請參照圖2和圖3，該波表190包括多個波形數(shù)據(jù)Dtl Dn，多個波形數(shù)據(jù)Dtl Dn 是依序排列的。波形處理單元15接收該波表，寫使能端154輸出高電平使寫使能端174置 為有效，N個地址端子151通過地址總線176向N個地址端子171輸出地址信號來選定將要 寫入數(shù)據(jù)的存儲單元的地址，M個數(shù)據(jù)端子152將該波形數(shù)據(jù)Dtl Dn依次通過數(shù)據(jù)線177 發(fā)送到M個數(shù)據(jù)端子172，進而將該波表存儲在隨機存儲器17內(nèi)。該波表190存入隨機存 儲器17后仍然是按照Dtl Dn的順序依次排列的，即Dtl Dn依序存儲在一段地址連續(xù)的空 間內(nèi)。將波表190全部存入隨機存儲器17內(nèi)以后，波形處理單元15讀使能端153輸出 高電平使讀使能端173置為有效，N個地址端子151通過地址總線176向N個地址端子171 輸出地址信號來選定將要讀出數(shù)據(jù)的存儲單元的地址，M個數(shù)據(jù)端子152通過數(shù)據(jù)線177從 M個數(shù)據(jù)端子172不斷的循環(huán)的依序的從隨機存儲器17中讀取該波表190，并將讀取出來 的部分數(shù)據(jù)送到數(shù)模轉(zhuǎn)換單元16進行數(shù)模轉(zhuǎn)換，從而實現(xiàn)模擬波形的輸出。在需要輸出的波形的精度較高、即對波形細節(jié)要求較高時，波表的長度會較長、單 位時間內(nèi)的波形數(shù)據(jù)量較大。因此，在對波形細節(jié)要求較高的環(huán)境使用信號發(fā)生器1時，波 形處理單元15對隨機存儲器17中波形數(shù)據(jù)的讀取速度仍顯較慢，不能滿足要求。

發(fā)明內(nèi)容
為了解決現(xiàn)有技術(shù)信號發(fā)生器中隨機存儲器的數(shù)據(jù)讀取速度較慢的問題，本發(fā)明 提供一種對隨機存儲器數(shù)據(jù)讀取速度較快的信號發(fā)生器。一種信號發(fā)生器，其包括一個控制系統(tǒng)、一個與所述控制系統(tǒng)相連接的波形處理
4單元、一個與所述波形處理單元相連接的數(shù)模轉(zhuǎn)換單元和多個隨機存儲器，所述多個隨機 存儲器公用地址線與所述波形處理單元相連接，每一個所述隨機存儲器由對應(yīng)的數(shù)據(jù)線單 獨與所述波形處理單元相連接。在本發(fā)明的一個實施方式當(dāng)中，所述每一個所述隨機存儲器具有N個地址端子， 所述地址線的數(shù)量為N條，每一個所述隨機存儲器的N個地址端子都連接到所述N條地址 線。在本發(fā)明的一個實施方式當(dāng)中，所述多個隨機存儲器公用讀使能信號線和寫使能 信號線與所述波形處理單元相連接。在本發(fā)明的一個實施方式當(dāng)中，每一個所述隨機存儲器具有一個寫使能端和一個 讀使能端，每一個所述隨機存儲器的寫使能端都連接到所述寫使能信號線，每一個所述隨 機存儲器的寫使能端都連接到所述寫使能信號線。 在本發(fā)明的一個實施方式當(dāng)中，所述控制系統(tǒng)向所述波形處理單元發(fā)送具有多個 波形數(shù)據(jù)的波表，所述多個隨機存儲器用來保存所述波表。在本發(fā)明的一個實施方式當(dāng)中，所述波形處理單元緩存從控制系統(tǒng)接收到具有原 始順序的所述波形數(shù)據(jù)并進行串并轉(zhuǎn)換，再將與所述隨機存儲器數(shù)量相同多的所述波形數(shù) 據(jù)并行寫入所述隨機存儲器。在本發(fā)明的一個實施方式當(dāng)中，所述波形處理單元從每一個所述隨機存儲器中并 行讀取一個所述波形數(shù)據(jù)，并將讀取到的波形數(shù)據(jù)恢復(fù)為所述原始順序。在本發(fā)明的一個實施方式當(dāng)中，所述隨機存儲器的個數(shù)為M，第j個隨機存儲器中 依序保存所述波表中第j+i XM個波形數(shù)據(jù)，所述M為大于0的整數(shù)，j為大于0且小于等 于M的整數(shù)，i為大于等于0的整數(shù)。在本發(fā)明的一個實施方式當(dāng)中，所述的控制系統(tǒng)包括控制單元、接口單元、輸入單 元和非易失性存儲器，所述接口單元、輸入單元、非易失性存儲器分別與所述控制單元相連 接，所述波表由所述接口單元輸入、或者由所述輸入單元編輯輸入、或者預(yù)先存儲在所述波 形存儲單元內(nèi)，所述波表由控制單元發(fā)送至所述波形處理單元。在本發(fā)明的一個實施方式當(dāng)中，所述隨機存儲器為SDRAM，特別優(yōu)選DDR2。本發(fā)明信號發(fā)生器由于采用了共多片的隨機存儲器，且隨機存儲器公用N條地址 線與波形處理單元連接，而單獨使用對應(yīng)的數(shù)據(jù)線與波形處理單元連接，使得讀、寫操作可 以同時針對隨機存儲器的相同地址，但是卻可以在一個讀、寫操作中向隨機存儲器傳輸不 同的多個波形數(shù)據(jù)。由此可見，在一個讀、寫操作中可以實現(xiàn)多個波形數(shù)據(jù)的讀寫，成倍的 提高了數(shù)據(jù)讀取速度。


圖1是一種現(xiàn)有技術(shù)的直接數(shù)字頻率合成信號發(fā)生器的模塊結(jié)構(gòu)示意圖。圖2是圖1所示信號發(fā)生器中隨機存儲器的連接關(guān)系部分放大示意圖。圖3是波表190的結(jié)構(gòu)示意圖。圖4是本發(fā)明一較佳實施方式的信號發(fā)生器的模塊結(jié)構(gòu)示意圖。圖5是圖4所示信號發(fā)生器中隨機存儲器的連接關(guān)系部分放大示意圖。圖6是波表190的結(jié)構(gòu)、波表中波形數(shù)據(jù)串并轉(zhuǎn)換、以及并行存儲過程的示意圖。
圖7是圖4所示信號發(fā)生器工作時的步驟流程圖。圖8是將波表290存入隨機存儲器27a 27d的步驟的具體步驟流程圖。圖9是從隨機存儲器27a 27d讀取波表290并進行數(shù)模轉(zhuǎn)換的步驟的具體步驟 流程圖。圖10是波形數(shù)據(jù)讀取過程、波形數(shù)據(jù)并串轉(zhuǎn)換過程的示意圖。
具體實施例方式下面介紹本發(fā)明信號發(fā)生器的一較佳實施方式。請參考圖4，本發(fā)明一較佳實施方式的信號發(fā)生器2包括相互連接的一個控制系 統(tǒng)20和一個通道單元28。控制系統(tǒng)20包括一個控制單元21、一個非易失性存儲器22、一 個接口單元23、一個輸入單元24和一個時鐘單元211。通道單元28包括一個波形處理單元 25、一個數(shù)模轉(zhuǎn)換單元26和四個隨機存儲器27。非易失性存儲器22、輸入單元24、接口單 元23分別連接到控制單元21，接口單元23和時鐘單元211分別連接到波形處理單元25， 數(shù)模轉(zhuǎn)換單元26和隨機存儲器27分別連接到波形處理單元25?？刂茊卧?1由DSP構(gòu)成，非易失性存儲器22由閃存(FLASH)構(gòu)成，輸入單元24 由鍵盤構(gòu)成，接口單元23由FPGA構(gòu)成，時鐘單元211由晶振構(gòu)成，波形處理單元25由FPGA 構(gòu)成，隨機存儲器27由DDR2構(gòu)成，數(shù)模轉(zhuǎn)換單元26由DAC構(gòu)成。非易失性存儲器22內(nèi)存儲著信號發(fā)生器2運行的各種程序以及各種波表，該各種 波表包括內(nèi)建波表和用戶編輯的任意波表。內(nèi)建波形是指預(yù)先固定存儲在非易失性存儲器 22中的常用波形，如正弦信號等。任意波形是指用戶根據(jù)實際需要任意編輯或者采集的波 形，如模擬某一特殊狀況下傳感器輸出的波形?？刂茊卧?1負責(zé)接收并解析輸入單元24輸入的指令信息、負責(zé)控制對非易失性 存儲器22進行數(shù)據(jù)讀寫、負責(zé)將波表通過接口單元23轉(zhuǎn)送至通道單元28、以及負責(zé)根據(jù)該 指令信息對通道單元28的參數(shù)進行配置等工作。接口單元23用于將控制單元21發(fā)出的控制指令、傳送的波表轉(zhuǎn)送到通道單元28 上，并用于對通道單元28的輸出進行控制。如果信號發(fā)生器2具有多個通道單元28時，接 口單元23用于將控制單元21發(fā)出的控制指令、傳送的波表轉(zhuǎn)送到指定的通道單元28上， 并用于對該指定的通道單元28的輸出進行控制，如同步控制等。時鐘單元211用于為通道單元28提供參考時鐘信號。隨機存儲器27用于存儲通道單元28將要或者正在輸出的波形的波表。波形處理 單元25用于接收自接口單元23發(fā)送過來的波表并將其存入隨機存儲器27中，波形處理單 元25還用于對參考時鐘信號變頻而產(chǎn)生第一時鐘信號并輸出至數(shù)模轉(zhuǎn)換單元26，還用于 按照第一時鐘信號將隨機存儲器27中的波表讀取出來并發(fā)送給數(shù)模轉(zhuǎn)換單元26。數(shù)模轉(zhuǎn) 換單元26用于按照第一時鐘信號將接收到的波表進行數(shù)模轉(zhuǎn)換，進而輸出波形。請參照圖5，每一個隨機存儲器27a 27d包括N個地址端子271、M個數(shù)據(jù)端子 272、一個讀使能端273和一個寫使能端274，波形處理單元25包括N個地址端子251、M個 數(shù)據(jù)端子252a、M個數(shù)據(jù)端子252b、M個數(shù)據(jù)端子252c、M個數(shù)據(jù)端子252d、一個讀使能端 253和一個寫使能端254。每一個隨機存儲器27a 27d的N個地址端子271都并聯(lián)到N 條地址線261，公用N條地址線261與N個地址端子251相連接，因此每一個隨機存儲器27a 27d的N個地址端子271接收到的地址信號都與N個地址端子251上輸出的地址信 號相同。每一個隨機存儲器27a 27d的讀使能端273并聯(lián)到讀使能信號線263，公用讀使 能信號線263與讀使能端153相連，因此當(dāng)讀使能端253輸出讀操作信號時，每一個隨機存 儲器27a 27d的讀使能端273都被置為有效狀態(tài)。每一個隨機存儲器27a 27d的寫使能端274并聯(lián)到寫使能信號線264，公用寫使 能信號線264與寫使能端254相連，因此當(dāng)寫使能端254輸出寫操作信號時，每一個隨機存 儲器27a 27d的寫使能端274都被置為有效狀態(tài)。隨機存儲器27a的M個數(shù)據(jù)端子272a通過對應(yīng)的M條數(shù)據(jù)線262a與M個數(shù)據(jù)端 子252a相連接，隨機存儲器27b的M個數(shù)據(jù)端子272b通過對應(yīng)的M條數(shù)據(jù)線262b與M個 數(shù)據(jù)端子252b相連接，隨機存儲器27c的M個數(shù)據(jù)端子272c通過對應(yīng)的M條數(shù)據(jù)線262c 與M個數(shù)據(jù)端子252c相連接，隨機存儲器27d的M個數(shù)據(jù)端子272d通過對應(yīng)的M條數(shù)據(jù) 線262d與M個數(shù)據(jù)端子252d相連接。請一并參照圖4、圖6和圖7，信號發(fā)生器2工作時，按照如下步驟進行工作步驟Sl 用戶選擇波形的步驟；用戶首先通過輸入單元24選擇需要輸出的波形，控制單元21根據(jù)用戶所選擇的 波形，將與之對應(yīng)的波表290從非易失性存儲器22中讀取出來，并發(fā)送到波形處理單元25。步驟S2 將波表290存入隨機存儲器27a 27d的步驟；請參照圖4和圖6和圖8，步驟S2具體包括如下子步驟步驟S2. 1:緩存步驟；波表190包括多個波形數(shù)據(jù)Dtl Dn，多個波形數(shù)據(jù)Dtl Dn是依序排列的。波形 處理單元25陸續(xù)依序接收波表290的每個波形數(shù)據(jù)Dtl Dn，并將接收到的波形數(shù)據(jù)Dtl Dn緩存在波形處理單元25內(nèi)部的一個緩存中。步驟S2. 2 串并轉(zhuǎn)換步驟；將緩存的波形數(shù)據(jù)四個為一組轉(zhuǎn)換為并行數(shù)據(jù)299。例如，當(dāng)緩存獲得波形數(shù)據(jù) D0 D3后，就將其轉(zhuǎn)換為并行方式的Dtl D3 ；當(dāng)緩存獲得波形數(shù)據(jù)D4 D7后，就將其轉(zhuǎn)換 為并行方式的D4 D7;之后亦然。步驟S2. 3 存入隨機存儲器的步驟；波形處理單元25的寫使能端254輸出高電平使每一個隨機存儲器27a 27d的 寫使能端274置為有效，地址端子251通過地址線261向每一個隨機存儲器27a 27d的 地址端子271輸出地址信號來選定同樣的地址。數(shù)據(jù)端子252a將波形數(shù)據(jù)Dtl通過數(shù)據(jù)線 262a發(fā)送到隨機存儲器27a ；同時的，數(shù)據(jù)端子252b將波形數(shù)據(jù)D1通過數(shù)據(jù)線262b發(fā)送 到隨機存儲器27b ；同時的，數(shù)據(jù)端子252c將波形數(shù)據(jù)D2通過數(shù)據(jù)線262c發(fā)送到隨機存儲 器27c ；同時的，數(shù)據(jù)端子252d將波形數(shù)據(jù)D3通過數(shù)據(jù)線262d發(fā)送到隨機存儲器27d。然 后，地址端子251輸出的下一個地址，將D4 D7分別存儲入隨機存儲器27a 27d。之后 以此類推，直到該并行數(shù)據(jù)299全部存入對應(yīng)的隨機存儲器27a 27d。步驟S2. 3完成以后，若將隨機存儲器27a 27d分別表示為第1 4個存儲器， 那么隨機存儲器27a 27d第j個存儲器中依序保存所述波表中第j+i X4個波形數(shù)據(jù)，j 為大于0且小于等于4的整數(shù)，i為大于等于0的整數(shù)。
作為另外的變形實施方式，如果隨機存儲器的個數(shù)為M，則第j個存儲器中依序保 存所述波表中第j+i XM個波形數(shù)據(jù)，所述M為大于0的整數(shù)，j為大于0且小于等于M的 整數(shù)，i為大于等于0的整數(shù)。步驟S3 從隨機存儲器27a 27d讀取波表290并進行數(shù)模轉(zhuǎn)換的步驟；請參照圖4和圖9和圖10，步驟S2具體包括如下子步驟步驟S3. 1 讀取波形數(shù)據(jù)的步驟；波形處理單元25的讀使能端253輸出高電平使每一個隨機存儲器27a 27d的 讀使能端273置為有效，地址端子251通過地址線261向每一個隨機存儲器27a 27d的 地址端子271輸出地址信號來選定同樣的地址。數(shù)據(jù)端子252a將波形數(shù)據(jù)Dtl通過數(shù)據(jù)線 262a從隨機存儲器27a中讀取出；同時的，數(shù)據(jù)端子252b將波形數(shù)據(jù)D1通過數(shù)據(jù)線262b 從隨機存儲器27b中讀取出；同時的，數(shù)據(jù)端子252c將波形數(shù)據(jù)D2通過數(shù)據(jù)線262c從隨 機存儲器27c中讀取出；同時的，數(shù)據(jù)端子252d將波形數(shù)據(jù)D3通過數(shù)據(jù)線262d從隨機存 儲器27d中讀取出。然后，地址端子251輸出的下一個地址，將D4 D7分別從儲入隨機存 儲器27a 27d讀取出。之后以此類推，讀取出的波形數(shù)據(jù)為并行數(shù)據(jù)299。當(dāng)讀取完隨機 存儲器27a 27d的最后一個波形數(shù)據(jù)Dn_3 Dn后，地址端子251輸出的地址信號卷回到 開始的地址，即Dtl D3對應(yīng)的地址，重復(fù)上述步驟S3. 1。步驟S3. 1所讀取的數(shù)據(jù)被存入 波形處理單元25內(nèi)部的緩存中。步驟S3. 2 并串轉(zhuǎn)換步驟；每當(dāng)讀取到將一組并行數(shù)據(jù)299后，便將該四個為一組的并行數(shù)據(jù)299恢復(fù)為原 始順序的波表290，具體為設(shè)定同一組并行數(shù)據(jù)299中，按照來自隨機存儲器27a 27d的 順序排列。例如，當(dāng)緩存獲得并行方式的Dtl D3后，將來自隨機存儲器27a的Dtl排在第1 位，將來自隨機存儲器27b的D1排在第2位，將來自隨機存儲器27c的D2排在第3位，將來 自隨機存儲器27d的D3排在第4位，之后以此類推。步驟S3. 3 數(shù)模轉(zhuǎn)換步驟；每當(dāng)一組并行數(shù)據(jù)299完成串并轉(zhuǎn)換步驟而恢復(fù)成原始順序的波表290后，再將 該波表290依序發(fā)送至數(shù)模轉(zhuǎn)換單元26，數(shù)模轉(zhuǎn)換單元26將每個波形數(shù)據(jù)Dtl Dn進行數(shù) 模轉(zhuǎn)換，從而實現(xiàn)模擬波形的輸出。本實施方式的信號發(fā)生器2由于采用了共四片的隨機存儲器27a 27d，且隨機存 儲器27a 27d公用讀使能信號線263、公用寫使能信號線264、公用N條地址線261與波 形處理單元25連接，而單獨使用對應(yīng)的數(shù)據(jù)線262a 262d與波形處理單元25連接，使得 讀、寫操作可以同時針對隨機存儲器27a 27d的相同地址，但是卻可以在一個讀、寫操作 中向隨機存儲器27a 27d傳輸不同的四個波形數(shù)據(jù)。由此可見，在一個讀、寫操作中可以 實現(xiàn)四個波形數(shù)據(jù)的讀寫，成倍的提高了數(shù)據(jù)讀取速度。作為另外的實施方式，本發(fā)明的信號發(fā)生器的隨機存儲器還可以為2個、3個或者 4個以上。隨機存儲器可以選自DDR、DDR3等其他SDRAM，也可以使用SRAM。由于SRAM相對于SDRAM來說容量小、功耗大、體積較大、且價格較高，但是SRAM的 讀寫速度高于SDRAM，因此采用本發(fā)明信號發(fā)生器的隨機存儲器的連接結(jié)構(gòu)且搭配SDRAM 即可以在提高讀寫速度的同時，克服容量小、功耗大、體積較大、且價格較高的問題。
權(quán)利要求
1.一種信號發(fā)生器，其包括一個控制系統(tǒng)、一個與所述控制系統(tǒng)相連接的波形處理 單元、一個與所述波形處理單元相連接的數(shù)模轉(zhuǎn)換單元和多個隨機存儲器，其特征在于所 述多個隨機存儲器公用地址線與所述波形處理單元相連接，每一個所述隨機存儲器由對應(yīng) 的數(shù)據(jù)線單獨與所述波形處理單元相連接。
2.根據(jù)權(quán)利要求1所述的信號發(fā)生器，其特征在于每一個所述隨機存儲器具有N個 地址端子，所述地址線的數(shù)量為N條，每一個所述隨機存儲器的N個地址端子都連接到所述 N條地址線。
3.根據(jù)權(quán)利要求1所述的信號發(fā)生器，其特征在于所述多個隨機存儲器公用讀使能 信號線和寫使能信號線與所述波形處理單元相連接。
4.根據(jù)權(quán)利要求3所述的信號發(fā)生器，其特征在于每一個所述隨機存儲器具有一個 寫使能端和一個讀使能端，每一個所述隨機存儲器的寫使能端都連接到所述寫使能信號 線，每一個所述隨機存儲器的寫使能端都連接到所述寫使能信號線。
5.根據(jù)權(quán)利要求1所述的信號發(fā)生器，其特征在于所述控制系統(tǒng)向所述波形處理單 元發(fā)送具有多個波形數(shù)據(jù)的波表，所述多個隨機存儲器用來保存所述波表。
6.根據(jù)權(quán)利要求5所述的信號發(fā)生器，其特征在于所述波形處理單元緩存從控制系 統(tǒng)接收到具有原始順序的所述波形數(shù)據(jù)并進行串并轉(zhuǎn)換，再將與所述隨機存儲器數(shù)量相同 多的所述波形數(shù)據(jù)并行寫入所述隨機存儲器。
7.根據(jù)權(quán)利要求5所述的信號發(fā)生器，其特征在于所述波形處理單元從每一個所述 隨機存儲器中并行讀取一個所述波形數(shù)據(jù)，并將讀取到的波形數(shù)據(jù)恢復(fù)為所述原始順序。
8.根據(jù)權(quán)利要求5所述的信號發(fā)生器，其特征在于所述隨機存儲器的個數(shù)為M，第j 個隨機存儲器中依序保存所述波表中第j+i XM個波形數(shù)據(jù)，所述M為大于0的整數(shù)，j為 大于0且小于等于M的整數(shù)，i為大于等于0的整數(shù)。
9.根據(jù)權(quán)利要求1所述的信號發(fā)生器，其特征在于所述的控制系統(tǒng)包括控制單元、接 口單元、輸入單元和非易失性存儲器，所述接口單元、輸入單元、非易失性存儲器分別與所 述控制單元相連接，所述波表由所述接口單元輸入、或者由所述輸入單元編輯輸入、或者預(yù) 先存儲在所述波形存儲單元內(nèi)，所述波表由控制單元發(fā)送至所述波形處理單元。
10.根據(jù)權(quán)利要求1所述的信號發(fā)生器，其特征在于所述隨機存儲器為SDRAM。
全文摘要
本發(fā)明公開了一種信號發(fā)生器，其包括一個控制系統(tǒng)、一個與控制系統(tǒng)相連接的波形處理單元25、一個與波形處理單元相連接的數(shù)模轉(zhuǎn)換單元和多個隨機存儲器27a～27d，多個隨機存儲器27a～27d公用地址線271與波形處理單元25相連接，每一個隨機存儲器27a～27d由對應(yīng)的數(shù)據(jù)線262a～262d單獨與波形處理單元25相連接。本發(fā)明信號發(fā)生器對多個隨機存儲器27a～27d的數(shù)據(jù)讀寫速度較快。
文檔編號G06F1/03GK102109876SQ200910243138
公開日2011年6月29日 申請日期2009年12月28日 優(yōu)先權(quán)日2009年12月28日
發(fā)明者李維森, 王悅, 王鐵軍 申請人:北京普源精電科技有限公司