專利名稱：一種能夠在系統(tǒng)更新程序的多標(biāo)準(zhǔn)射頻卡讀寫裝置的制作方法
技術(shù)領(lǐng)域：
一種能夠在系統(tǒng)更新程序的多標(biāo)準(zhǔn)射頻卡讀寫裝置
技術(shù)領(lǐng)域：
本實(shí)用新型涉及射頻卡讀寫裝置，尤其涉及一種能夠在系統(tǒng)更新程序的多標(biāo)準(zhǔn)射
頻卡讀寫裝置。技術(shù)背景
目前國內(nèi)外市場上已廣泛存在非接觸式只讀智能卡或射頻卡簡稱(RFID卡)，其 工作頻率多為125KHz。早期的射頻卡讀卡模塊往往只能識別一種國際標(biāo)準(zhǔn)，不具備對其他 國際標(biāo)準(zhǔn)射頻卡的使用兼容性，兼容性差，不同國際標(biāo)準(zhǔn)的射頻卡不能在同一系統(tǒng)中使用。 為此，本申請人于2006年12月11日提出了專利號為200620140958. l，名稱為一種帶有 RS485接口的射頻卡讀寫裝置的專利申請，并于2008年01月09日授權(quán)公告，該非接觸智 能卡讀寫裝置能夠識別ISO/IEC 14443A、IS0/IEC 14443B或IS0/IEC 15693等多個(gè)國際標(biāo)
準(zhǔn)，兼容性好，通用性強(qiáng)，具備與外部電路直接通信的能力，可以實(shí)現(xiàn)網(wǎng)絡(luò)化管理。 雖然經(jīng)過本申請人改進(jìn)后的非接觸智能卡讀寫裝置具備多種國際標(biāo)準(zhǔn)射頻卡的
識別功能，具備與外部電路直接通信的能力，可以實(shí)現(xiàn)網(wǎng)絡(luò)化管理；但是該裝置沒有通用的
RS232標(biāo)準(zhǔn)串行接口，不能利用ISP技術(shù)對裝置進(jìn)行程序在系統(tǒng)更新。射頻卡在本說明書中
也被稱作非接觸智能卡、射頻IC卡或智能射頻卡。 所以，如何開發(fā)出一種具有多個(gè)標(biāo)準(zhǔn)串行接口，既能夠?qū)崿F(xiàn)網(wǎng)絡(luò)化管理，又可以實(shí) 現(xiàn)程序在系統(tǒng)更新的射頻卡讀寫裝置成為本領(lǐng)域技術(shù)人員研究的重要課題。

發(fā)明內(nèi)容
本實(shí)用新型的目的就是為了解決現(xiàn)有技術(shù)中存在的問題，提出一種能夠在系統(tǒng)更 新程序的多標(biāo)準(zhǔn)射頻卡讀寫裝置，既能夠?qū)崿F(xiàn)網(wǎng)絡(luò)化管理，又可以實(shí)現(xiàn)程序在系統(tǒng)更新。 為實(shí)現(xiàn)上述目的，本實(shí)用新型專利提出了一種能夠在系統(tǒng)更新程序的多標(biāo)準(zhǔn)射頻 卡讀寫裝置，包括MCU控制電路、射頻卡讀寫電路、天線和電源，MCU控制電路的控制輸出端 連接到射頻卡讀寫電路的輸入端，MCU控制電路的地址數(shù)據(jù)總線與射頻卡讀寫電路的地址 數(shù)據(jù)總線相連接，所述MCU控制電路和射頻卡讀寫電路均與電源連接，射頻卡讀寫電路的 信號線與天線相連，還包括多路選擇器、RS232串行接口電路、RS485串行接口電路，MCU控 制電路的串行端口與多路選擇器連接，RS232串行接口電路和RS485串行接口電路的通信 信號端口與多路選擇器連接。 作為優(yōu)選，所述MCU控制電路包括微控制器MCU和輔助震蕩電路，所述輔助震蕩電 路與微控制器MCU連接。 作為優(yōu)選，所述微控制器MCU為89C51集成電路芯片。 作為優(yōu)選，所述射頻卡讀寫電路包括智能讀寫集成電路和第二輔助震蕩電路，所 述智能讀寫集成電路與第二輔助震蕩電路連接。 作為優(yōu)選，所述所述智能讀寫集成電路為RC632集成電路芯片。 作為優(yōu)選，所述RC632集成電路芯片執(zhí)行IS0/IEC 14443A、 IS0/IEC14443B和ISO/IEC 15693三種國際標(biāo)準(zhǔn)。 作為優(yōu)選，所述RS232串行接口電路和RS485串行接口電路由集成電路模塊或分 立元件電路構(gòu)成。 作為優(yōu)選，所述RS232串行接口電路采用MAX232集成電路芯片。 作為優(yōu)選，所述RS485串行接口電路采用75176集成電路芯片。 本實(shí)用新型專利的有益效果本實(shí)用新型以微控制器技術(shù)、多國際標(biāo)準(zhǔn)非接觸智
能IC卡識別、標(biāo)準(zhǔn)RS232和RS485串行接口技術(shù)為基礎(chǔ)，通過微控制器MCU芯片內(nèi)的程序
實(shí)現(xiàn)射頻卡讀寫電路的控制、操作，分析智能卡數(shù)據(jù)內(nèi)容、驗(yàn)證智能卡的用戶有效性、對有
效數(shù)據(jù)進(jìn)行處理、存儲(chǔ)和輸出。射頻卡讀寫電路通過天線與射頻卡進(jìn)行數(shù)據(jù)交換、判斷非接
觸卡的物理有效性、和MCU進(jìn)行數(shù)據(jù)傳輸、并在MCU的控制下進(jìn)行數(shù)據(jù)讀寫。微控制器MCU
通過RS232和RS485串行接口電路與外部電路通信，并通過上位機(jī)和多臺讀寫裝置間的通
信實(shí)現(xiàn)網(wǎng)絡(luò)化管理控制和裝置程序的在系統(tǒng)編程。本實(shí)用新型具有兩個(gè)標(biāo)準(zhǔn)串行接口，易
于網(wǎng)絡(luò)化、進(jìn)行深層次開發(fā)和產(chǎn)品升級，為實(shí)現(xiàn)射頻卡應(yīng)用系統(tǒng)的整合和網(wǎng)絡(luò)化控制管理
等深層次開發(fā)奠定了基礎(chǔ)。 本實(shí)用新型的特征及優(yōu)點(diǎn)將通過實(shí)施例結(jié)合附圖進(jìn)行詳細(xì)說明。

圖1是本實(shí)用新型一種能夠在系統(tǒng)更新程序的多標(biāo)準(zhǔn)射頻卡讀寫裝置的電路框 圖； 圖2是本實(shí)用新型一種能夠在系統(tǒng)更新程序的多標(biāo)準(zhǔn)射頻卡讀寫裝置的電路原 理圖。
具體實(shí)施方式
參閱圖l，能夠在系統(tǒng)更新程序的多標(biāo)準(zhǔn)射頻卡讀寫裝置，包括MCU控制電路1、射 頻卡讀寫電路2、天線3和電源4，MCU控制電路1的控制輸出端連接于射頻卡讀寫電路2的 輸入端，MCU控制電路1的地址數(shù)據(jù)總線與射頻卡讀寫電路2的地址數(shù)據(jù)總線相連接，所述 MCU控制電路1和射頻卡讀寫電路2均與電源4連接，射頻卡讀寫電路2的信號線與天線3 相連，還包括多路選擇器5、 RS232串行接口電路6和RS485串行接口電路7， MCU控制電路 1的串行端口與多路選擇器5連接，RS232串行接口電路6和RS485串行接口電路7的通信 信號端口與多路選擇器5連接。射頻卡讀寫電路2通過天線3與射頻卡進(jìn)行數(shù)據(jù)交換、判 斷非接觸卡的物理有效性、和MCU控制電路1進(jìn)行數(shù)據(jù)傳輸、并在MCU控制電路1的控制下 進(jìn)行數(shù)據(jù)讀寫。MCU控制電路1的MCU芯片內(nèi)設(shè)置有程序，對射頻卡讀寫電路2進(jìn)行控制、 操作，分析智能射頻卡的數(shù)據(jù)內(nèi)容、驗(yàn)證智能射頻卡的用戶有效性、對有效數(shù)據(jù)進(jìn)行處理、 存儲(chǔ)和輸出。MCU控制電路1通過RS232和RS485串行接口電路7與外部電路通信，并通過 上位機(jī)和多臺讀寫裝置間的通信實(shí)現(xiàn)網(wǎng)絡(luò)化管理控制和在系統(tǒng)編程。 參閱圖2，所述MCU控制電路1包括微控制器MCU和輔助振蕩電路，所述輔助振蕩 電路與微控制器MCU連接。輔助振蕩電路優(yōu)選由一個(gè)晶振、兩個(gè)濾波電容和一個(gè)電阻構(gòu)成， 通過輔助振蕩電路產(chǎn)生振蕩信號使微控制器MCU正常工作。所述微控制器MCU為89C51 集成電路芯片。所述射頻卡讀寫電路2包括智能讀寫集成電路和第二輔助振蕩電路，所述智能讀寫集成電路與第二輔助振蕩電路連接。第二輔助振蕩電路優(yōu)選由一個(gè)晶振、兩個(gè)濾 波電容和一個(gè)電阻構(gòu)成，通過第二輔助振蕩電路產(chǎn)生振蕩信號使智能讀寫集成電路正常工 作。所述智能讀寫集成電路21為RC632集成電路芯片。所述RC632集成電路芯片執(zhí)行ISO/ IEC 14443A、 IS0/IEC 14443B和IS0/IEC 15693三種國際標(biāo)準(zhǔn)。所述多路選擇器5、 RS232 和RS485串行接口電路7由標(biāo)準(zhǔn)集成電路模塊或分立元件電路構(gòu)成。所述多路選擇器5采 用74LS153集成電路芯片。所述RS232串行接口電路6采用MAX232集成電路芯片。所述 RS485串行接口電路7采用75176集成電路芯片。 89C51芯片通過片選控制P1.0、讀寫控制W和R信號來控制射頻卡讀寫電路2的 核心集成電路RC632運(yùn)行；射頻卡讀寫電路2中的RC632通過RX、TX1和TX2和射頻卡讀寫 天線3連接，對射頻卡進(jìn)行讀寫操作；RC632通過IRQ向89C51發(fā)出數(shù)據(jù)交換請求，并把數(shù)據(jù) 經(jīng)D 口送到89C51的P0 口 ；當(dāng)MCU控制電路1判斷射頻卡是有效的，而且數(shù)據(jù)內(nèi)容滿足條 件時(shí)，對數(shù)據(jù)進(jìn)行處理儲(chǔ)存，并通過射頻卡讀寫電路2把處理過的數(shù)據(jù)寫回射頻卡；89C51 的RXD和TXD是串行I/O端口 ，連接到多路選擇器5集成電路模塊74LS153的Za和Zb， 74LS153的101a、I01b、I02a、I02b分別連接標(biāo)準(zhǔn)RS485集成電路模i央75176的R、D和標(biāo)準(zhǔn) RS232集成電路模i央MAX232的R10UT、 T1IN ;89C51的P2. 0-P2. 3分別連接74LS153的S0、 Sl、Ea、Eb，用來選擇其串行1/0端口與RS232還是RS485通信；75176的B_、A+和74LS153 的R1IN、T10UT，與外部電路連接，實(shí)現(xiàn)MCU控制電路1與上位機(jī)、其他讀寫裝置以及外部網(wǎng) 絡(luò)的通信。本實(shí)用新型中采用單一電源4Vcc，直流+5V。 上述實(shí)施例是對本實(shí)用新型的說明，不是對本實(shí)用新型的限定，任何對本實(shí)用新 型簡單變換后的方案均屬于本實(shí)用新型的保護(hù)范圍。
權(quán)利要求一種能夠在系統(tǒng)更新程序的多標(biāo)準(zhǔn)射頻卡讀寫裝置，包括MCU控制電路、射頻卡讀寫電路、天線和電源，MCU控制電路的控制輸出端連接到射頻卡讀寫電路的輸入端，MCU控制電路的地址數(shù)據(jù)總線與射頻卡讀寫電路的地址數(shù)據(jù)總線相連接，所述MCU控制電路和射頻卡讀寫電路均與電源連接，射頻卡讀寫電路的信號線與天線相連，其特征在于還包括多路選擇器、RS232串行接口電路、RS485串行接口電路，MCU控制電路的串行端口與多路選擇器連接，RS232串行接口電路和RS485串行接口電路的通信信號端口與多路選擇器連接。
2. 如權(quán)利要求1所述的一種能夠在系統(tǒng)更新程序的多標(biāo)準(zhǔn)射頻卡讀寫裝置，其特征在 于所述MCU控制電路包括微控制器MCU和輔助震蕩電路，所述輔助震蕩電路與微控制器 MCU連接。
3. 如權(quán)利要求2所述的一種能夠在系統(tǒng)更新程序的多標(biāo)準(zhǔn)射頻卡讀寫裝置，其特征在 于所述微控制器MCU為89C51集成電路芯片。
4. 如權(quán)利要求1所述的一種能夠在系統(tǒng)更新程序的多標(biāo)準(zhǔn)射頻卡讀寫裝置，其特征在 于所述射頻卡讀寫電路包括智能讀寫集成電路和第二輔助震蕩電路，所述智能讀寫集成 電路與第二輔助震蕩電路連接。
5. 如權(quán)利要求4所述的一種能夠在系統(tǒng)更新程序的多標(biāo)準(zhǔn)射頻卡讀寫裝置，其特征在 于所述所述智能讀寫集成電路為RC632集成電路芯片。
6. 如權(quán)利要求5所述的一種能夠在系統(tǒng)更新程序的多標(biāo)準(zhǔn)射頻卡讀寫裝置，其特征在 于所述RC632集成電路芯片執(zhí)行IS0/IEC 14443A、 IS0/IEC14443B和IS0/IEC 15693三種 國際標(biāo)準(zhǔn)。
7. 如權(quán)利要求1所述的一種能夠在系統(tǒng)更新程序的多標(biāo)準(zhǔn)射頻卡讀寫裝置，其特征在 于所述RS232串行接口電路和RS485串行接口電路由集成電路模塊或分立元件電路構(gòu)成。
8. 如權(quán)利要求7所述的一種能夠在系統(tǒng)更新程序的多標(biāo)準(zhǔn)射頻卡讀寫裝置，其特征在 于所述RS232串行接口電路采用MAX232集成電路芯片。
9. 如權(quán)利要求7所述的一種能夠在系統(tǒng)更新程序的多標(biāo)準(zhǔn)射頻卡讀寫裝置，其特征在 于所述RS485串行接口電路采用75176集成電路芯片。
專利摘要本實(shí)用新型公開了一種能夠在系統(tǒng)更新程序的多標(biāo)準(zhǔn)射頻卡讀寫裝置，包括MCU控制電路、射頻卡讀寫電路、天線和電源，MCU控制電路的控制輸出端連接到射頻卡讀寫電路的輸入端，MCU控制電路的地址數(shù)據(jù)總線與射頻卡讀寫電路的地址數(shù)據(jù)總線相連接，所述MCU控制電路和射頻卡讀寫電路均與電源連接，射頻卡讀寫電路的信號線與天線相連，還包括多路選擇器、RS232串行接口電路、RS485串行接口電路，MCU控制電路的串行端口與多路選擇器連接，RS232串行接口電路和RS485串行接口電路的通信信號端口與多路選擇器連接。本實(shí)用新型具有兩個(gè)標(biāo)準(zhǔn)串行接口，既能夠?qū)崿F(xiàn)網(wǎng)絡(luò)化管理，又可以實(shí)現(xiàn)程序在系統(tǒng)更新。
文檔編號G06F3/06GK201465131SQ20092011975
公開日2010年5月12日 申請日期2009年5月12日 優(yōu)先權(quán)日2009年5月12日
發(fā)明者劉利民 申請人:湖州師范學(xué)院