專利名稱：存儲器存取定時調(diào)整裝置以及存儲器存取定時調(diào)整方法
技術領域：
本發(fā)明涉及調(diào)整向存儲器進行存取時的存取定時(access timing)的存儲器存取 定時調(diào)整裝置以及存儲器存取定時調(diào)整方法。
背景技術：
以往，被搭載在LSI (大規(guī)模集成電路)的內(nèi)存控制器(Memory Controller)在向 存儲器進行存取時的存取定時，由于LSI有工作頻率慢的情況，因此，存儲器組全部設為相 同的值，也就是說使用固定值也不會成為問題。但是，隨著存儲器組的功能的提高，存儲器 接口的工作頻率也會變高，存取定時也會變得嚴格，因此不是對存取定時取固定值，而是需 要按照存儲器組的狀態(tài)來進行調(diào)整。因此，在LSI的內(nèi)部設置了用于調(diào)整存取定時的寄存器，并且，通過變更該寄存器 的值，從而能夠改變LSI所輸出的用于存儲器接口的信號的定時，或者能夠改變輸入信號 的內(nèi)部定時的電路也被內(nèi)藏于LSI。以下，利用圖12對以往技術中的結構和工作進行說明。圖12是示出以往的存儲器 存取定時調(diào)整系統(tǒng)的功能結構圖。該圖中的存儲器存取定時調(diào)整系統(tǒng)包括系統(tǒng)LSI900、 外部存儲器910A、910B、910C、和910D、外部非易失性存儲器920、以及外部SRAM930。系統(tǒng)LSI900中內(nèi)藏有處理器901、外部總線控制器902、以及內(nèi)存控制器903。存儲器901與內(nèi)存控制器903和外部總線控制器902相連接。并且，內(nèi)存控制器903具有存儲器接口 904，通過存儲器總線與外部存儲器910A、 910B、910C 和 910D 相連接。并且，外部非易失性存儲器920和外部SRAM930分別通過外部總線控制器902與 處理器901相連接。處理器901在啟動時，通過外部總線控制器902，從外部非易失性存儲器920下載 引導代碼(boot code)，并執(zhí)行其中的代碼，即執(zhí)行其中的指令。并且，在外部非易失性存儲器920中被寫入存取定時調(diào)整程序，在處理器901執(zhí)行 了存取定時調(diào)整程序的情況下，處理器901將數(shù)據(jù)寫入到存儲器的某個區(qū)域，并從同一個 區(qū)域中讀出數(shù)據(jù)，對讀出的數(shù)據(jù)和期待值進行比較，來判斷一致程度。內(nèi)存控制器903中被 設置有用于調(diào)整存取定時的存取定時調(diào)整用寄存器，處理器901在每當改變對寄存器的設 定值時，都進行存儲器寫入、存儲器讀取、期待值比較，并判斷一致程度。以下對向存取定時 調(diào)整用寄存器的設定值進行具體說明。圖13是從外部存儲器向LSI內(nèi)讀入數(shù)據(jù)的情況下的工作時間圖。對于圖12中的 外部存儲器910A-910D，作為時鐘同步型存儲器，例如使用DDR SDRAM(DoubIe Data Rate Syncronous Dynamic Random Access Memory 雙倍數(shù)據(jù)率同步動態(tài)隨機存取內(nèi)存)，為了 向內(nèi)存控制器903通知傳送8位數(shù)據(jù)(圖12和圖13中被記作DQ)的定時，而使用與第一 時鐘信號同步的數(shù)據(jù)選通信號(圖12和圖13中被記作DQS)。在從外部存儲器讀出數(shù)據(jù) 的情況下，從外部存儲器將數(shù)據(jù)DQ以與數(shù)據(jù)選通DQS相同的相位來輸出。為了確保接受該
6數(shù)據(jù)，例如，內(nèi)存控制器903生成相對于與第一時鐘信號同步的數(shù)據(jù)選通信號，相位延遲了 90度的定時的數(shù)據(jù)選通信號。并且，在該數(shù)據(jù)選通信號上升以及下降時讀入8位數(shù)據(jù)。但 是，由于電源的變動以及噪聲等外界因素的影響，在接收的數(shù)據(jù)選通信號中發(fā)生波形畸變， 在檢測數(shù)據(jù)選通信號的上升和下降的邊緣時發(fā)生相位偏離。為了與此相對應，內(nèi)存控制器 903針對用于數(shù)據(jù)讀入的90度基準相位差，需要確保作為規(guī)定的相位范圍的窗口寬度。該 窗口寬度例如，作為將180度劃分成128份，并以1比特使劃分后的度數(shù)發(fā)生變化的相位 差，以比特來表現(xiàn)的最佳的相位差將成為對上述的存取定時調(diào)整用寄存器的設定值。通過上述的方法，處理器901求出正常進行存儲器存取的相位范圍，在考慮到處 理變動以及電壓變動等其他的條件的情況下，決定工作限度成為最大的存取定時調(diào)整用寄 存器的設定值。對于存取定時的最佳設定值的求出方法，可以從專利文獻1到專利文獻4中得知。在專利文獻1公開了上述的以往的技術，記載的是，作為存取定時的最佳設定值 的求出方法，將規(guī)定的數(shù)據(jù)寫入到作為檢查用地址而事先決定的地址中，并將其讀出并判 斷一致程度。也就是說，獲得存儲器存取能夠成功進行的上限值和下限值，將其中的中間值 作為能夠確保最大限度的值來使用。并且，在專利文獻2中公開的方式是，在進行存儲器存儲是否能夠成功的判斷中， 不是單純地比較期待值和讀出的值，在寫入時在數(shù)據(jù)中附加奇偶性，利用與讀出的數(shù)據(jù)的 奇偶性比較。并且，專利文獻3公開的方式是，存取的調(diào)整即變更存取定時設定值，將向存儲器 的存取的試行期間作為不進行畫面顯示的消隱期間。并且，專利文獻4公開的方式是，根據(jù)從處理器的數(shù)據(jù)寫入、從存儲器的數(shù)據(jù)讀 出、以及進行期待值比較的結果，來變更時鐘脈沖相位差(Clock skew) 0專利文獻1日本特開2001-350668號公報專利文獻2日本特開2003-216479號公報專利文獻3日本特開2005-141725號公報專利文獻4日本特開平11-316619號公報但是，上述的以往的方式不是考慮了存儲器總線的負荷狀態(tài)的方式。一般，向外部 存儲器的存取定時是根據(jù)內(nèi)存控制器與外部存儲器之間的總線的傳送量以及比特切換速 率(bit Toggle Rate)而變化的。尤其是內(nèi)存控制器與外部存儲器之間的總線的傳送量越 多電源壓降(Drop)以及噪聲就越增加，或者比特切換速率越高比特間的串道以及噪聲就 越增加，從而向外部存儲器的存取定時就越困難。也就是說，根據(jù)內(nèi)存控制器與外部存儲器之間的總線中的數(shù)據(jù)傳送量以及比特切 換速率，存取定時的窗口寬度發(fā)生變化。因此，實際上重要的是，使存儲器總線上的數(shù)據(jù)傳送量以及比特切換速率發(fā)生變 化，以對窗口寬度進行最佳化。但是，在以往的方式中，內(nèi)存控制器不能針對每個外部存儲 器分別進行存取。因此，針對定時調(diào)整對象的外部存儲器進行數(shù)據(jù)的收發(fā)，在調(diào)整存取定時 之時，不能獨立地對其他的外部存儲器進行存取。因此，不能對具體反映在實際工作時的內(nèi) 存控制器外部存儲器之間的總線上的數(shù)據(jù)傳送量以及比特切換速率的存取定時進行調(diào)整。尤其是在內(nèi)存控制器與外部存儲器之間的總線的傳送量多且比特切換速率高的
7高負荷狀態(tài)進行再現(xiàn)時，對存取定時進行調(diào)整的必要性就會增高。例如，高負荷狀態(tài)通常以 存儲器組的實際應用程序工作狀態(tài)來實現(xiàn)。但是，在這種情況下，即使想要針對其他的外部 存儲器使應用程序工作，在針對指定的外部存儲器進行定時調(diào)整時，將應用程序切換為與 通常工作時不同的使用存儲容量和地址映射來使用并非是件容易之事。因此，在不能進行高負荷狀態(tài)的存取定時最佳化的狀態(tài)下，再加上系統(tǒng)LSI、外部 存儲器以及底板的構筑狀態(tài)，由于各個特性的組合就會出現(xiàn)在實際應用程序工作時的工作 不穩(wěn)定。如果是圖像顯示專用的LSI，則能夠使用在畫面上不顯示的期間，即使用消隱期間 來進行存取定時調(diào)整。在此期間，即使存儲器存取不能進行，通過到畫面顯示開始為止將存 取定時設定返回到標準設定值，也不會使系統(tǒng)失敗而繼續(xù)進行定時調(diào)整。但是，在數(shù)字電視以及DVD記錄器等數(shù)字AV設備的系統(tǒng)LSI中，內(nèi)藏的微型計算 機以及其他的內(nèi)藏功能塊是一直使用內(nèi)存的。因此，由于存取定時調(diào)整的同時執(zhí)行，因而在 不能對外部存儲器進行存取的那一時刻系統(tǒng)被破壞，工作也會停止。這樣，實際應用程序工 作以及定時調(diào)整均不能繼續(xù)。因此，在以往的技術中所使用的方式僅是，為了不使工作停 止，而在外部SRAM空間留出包括CPU的堆棧的工作區(qū)域，并且即使向外部存儲器的存取不 能正確進行，數(shù)據(jù)出現(xiàn)亂碼，也只能通過不會使工作停止的、被稱作DMA傳送的簡易檢查模 式，來執(zhí)行低負荷狀態(tài)的存取定時調(diào)整，以求出的最佳值來利用外部存儲器。但是，例如圖14所記載的定時調(diào)整時和實際應用程序工作時的窗口寬度的比較 圖所示，即使在定時調(diào)整時，即以存儲器存取的低負荷狀態(tài)來對外部存儲器存取定時進行 最佳化，在實際應用程序工作時，即系統(tǒng)成為高負荷狀態(tài)時，根據(jù)低負荷狀態(tài)的工作范圍， 上限側和下限側的窗口寬度沒有被均衡地消減，因此，最佳值出現(xiàn)很大的偏差。在這種情況 下所發(fā)生的問題是，進行定時調(diào)整時的最佳值不能被包含在實際應用程序工作時的窗口寬 度內(nèi)，從而存儲器存取不能正常地工作。相反，一般情況下，進行低負荷的定時調(diào)整時的窗 口寬度比高負荷時的窗口寬度大，因此不會出現(xiàn)高負荷時的最佳值不能被包含在低負荷時 的窗口內(nèi)的情況。

發(fā)明內(nèi)容
鑒于上述的課題，本發(fā)明的第一個目的在于，提供一種存儲器存取定時調(diào)整裝置 以及存儲器存取定時調(diào)整方法，能夠分別對多個外部存儲器的每一個進行存取定時調(diào)整。 還有一個目的在于，提供一種即使在外部存儲器和內(nèi)存控制器之間的數(shù)據(jù)傳送量多的高負 荷狀態(tài)下，也能夠穩(wěn)定地進行存儲器存取的存儲器存取定時調(diào)整裝置以及存儲器存取定時 調(diào)整方法。為了達成上述的目的，本發(fā)明所涉及的存儲器存取定時調(diào)整裝置，調(diào)整向多個外 部存儲器進行存取的定時，其中包括多個個別存儲器接口，分別與所述多個外部存儲器的 每一個相連接，在向存儲器進行存取時進行數(shù)據(jù)的收發(fā)；以及控制單元，針對所述多個外部 存儲器中被選擇的外部存儲器，通過由與該被選擇的外部存儲器連接的個別存儲器接口進 行多次數(shù)據(jù)的收發(fā)，從而調(diào)整存取定時。據(jù)此，針對多個外部存儲器而分別設置的個別存儲器接口能夠分別針對外部存儲 器的每一個進行存取。這樣，能夠針對成為定時調(diào)整對象的外部存儲器進行數(shù)據(jù)的收發(fā)，在調(diào)整存取定時的過程中，能夠?qū)ζ渌耐獠看鎯ζ鳘毩⒌剡M行數(shù)據(jù)存取，從而能夠隨意地 使存儲器總線的數(shù)據(jù)傳送量發(fā)生變化。因此，能夠進行反映了實際工作時的存儲器總線中 的數(shù)據(jù)傳輸量的存取定時調(diào)整。并且，最好是，所述多個外部存儲器是與第一時鐘信號同步進行輸入輸出工作的 時鐘同步型存儲器；所述多個個別存儲器接口的每一個利用第二時鐘信號進行數(shù)據(jù)的輸入 輸出工作，所述第二時鐘信號是通過對所述第一時鐘信號進行延遲而得到的；所述存取定 時是所述第一時鐘信號和所述第二時鐘信號的相位差；所述控制單元，在每當使所述個別 存儲器接口中的存取定時依次變更時，就判斷存取是否成功，并將最佳存取定時調(diào)整到該 存取成功了的所述相位差的范圍內(nèi)。據(jù)此，能夠掌握數(shù)據(jù)存取能夠成功的相位差的最大范圍，因此能夠?qū)崿F(xiàn)適應性高 的存取定時的調(diào)整。并且，最好是，所述存儲器存取定時調(diào)整裝置還包括模型產(chǎn)生電路，該模型產(chǎn)生電 路產(chǎn)生指定的模型數(shù)據(jù)；所述控制單元通過使所述指定的模型數(shù)據(jù)，從與所述被選擇的外 部存儲器以外的外部存儲器連接的個別存儲器接口被發(fā)送到所述被選擇的外部存儲器以 外的外部存儲器，從而向所述多個外部存儲器施加負荷。據(jù)此，對于成為調(diào)整對象的外部存儲器以外的外部存儲器也能夠以負荷高的模式 來進行存取。這樣，能夠以存儲器總線的負荷接近于實際應用程序工作時的負荷的狀態(tài)來 工作，與以存儲器存取頻度低的低負荷時所獲得的存儲器存取定時的最佳值相比較，即使 在較高的負荷狀態(tài)下也能夠得到穩(wěn)定的設定值。并且，也可以是，所述存儲器存取定時調(diào)整裝置還包括存儲器選擇寄存器，保持 示出所述被選擇的外部存儲器的比特信息；以及地址轉換電路，被連接于所述多個個別存 儲器接口，所述地址轉換電路輸出與示出所述被選擇的外部存儲器的比特信息相對應的外 部存儲器的地址?；蛘?，也可以是，所述存儲器存取定時調(diào)整裝置還包括存儲器選擇寄存器，保持 示出所述被選擇的外部存儲器的比特信息；以及選擇器電路，被連接于所述多個個別存儲 器接口，所述選擇器電路根據(jù)示出所述被選擇的外部存儲器的比特信息，來選擇被連接于 所述被選擇的外部存儲器的個別存儲器接口。據(jù)此，通過設置存儲器選擇寄存器，即使外部存儲器的構成發(fā)生變化或者存儲器 接口周邊的連接發(fā)生變更，定時調(diào)整程序也不會受到存儲器的實際地址分配的影響。這樣， 由于可以不必變更控制單元所執(zhí)行的存取定時調(diào)整程序，因此能夠削減程序開發(fā)工序。并且，也可以是，所述存儲器存取定時調(diào)整裝置還包括非易失性存儲器，該非易失 性存儲器記憶針對所述多個外部存儲器的每一個的最佳存取定時，該最佳存取定時是通過 進行所述存取定時的調(diào)整而得到的；所述多個個別存儲器接口的每一個具有定時個別設定 寄存器，該存取定時個別設定寄存器在系統(tǒng)啟動時，記憶從所述非易失性存儲器被讀出的 所述最佳存取定時；所述多個個別存儲器接口的每一個，使被記憶在所述定時個別設定寄 存器中的所述最佳存取定時用于，與所述被選擇的外部存儲器之間進行的數(shù)據(jù)存取中。據(jù)此，在通常啟動時可以不必每次都進行存取定時調(diào)整，從而能夠縮短啟動時間。并且，也可以是，所述存儲器存取定時調(diào)整裝置還包括非易失性存儲器，該非易失 性存儲器記憶針對所述多個外部存儲器的每一個的最佳存取定時和系統(tǒng)啟動次數(shù)，所述最佳存取定時是通過進行所述存取定時的調(diào)整而得到的；所述多個個別存儲器接口的每一個 具有定時個別設定寄存器，該定時個別設定寄存器在系統(tǒng)啟動時，記憶從所述非易失性存 儲器被讀出的所述最佳存取定時；所述控制單元，在每當啟動規(guī)定次數(shù)后，重新調(diào)整存取定 時，并將通過該存取定時的調(diào)整而得到的最佳存取定時寫入到所述非易失性存儲器。據(jù)此，在通常啟動時可以不必每次都進行存取定時調(diào)整，并且存取定時調(diào)整被定 期更新，因此除能夠縮短啟動時間以外，還能夠?qū)崿F(xiàn)適應于系統(tǒng)結構以及狀態(tài)變化的向外 部存儲器的存取。并且，也可以是，所述存儲器存取定時調(diào)整裝置還包括非易失性存儲器，該非易失 性存儲器記憶針對所述多個外部存儲器的每一個的最佳存取定時和定時設定值標志，所述 最佳存取定時是通過進行所述存取定時的調(diào)整而得到的，所述定時設定值標志示出該最佳 存取定時是否有效；所述多個個別存儲器接口的每一個具有定時個別設定寄存器，該定時 個別設定寄存器在系統(tǒng)啟動時，記憶從所述非易失性存儲器被讀出的所述最佳存取定時； 所述控制單元在系統(tǒng)啟動時，在所述定時設定值標志無效的情況下，重新調(diào)整存取定時，并 將通過該存取定時的調(diào)整而得到的最佳存取定時寫入到所述非易失性存儲器。據(jù)此，只要事先使定時設定值標志無效，就能夠在下一次啟動時自動更新存取定 時調(diào)整，因此，能夠?qū)崿F(xiàn)適應于系統(tǒng)結構以及狀態(tài)變化的向外部存儲器的存取。并且，也可以是，所述存儲器存取定時調(diào)整裝置還包括存儲器信息輸入端子，該存 儲器信息輸入端子用于輸入表示所述多個外部存儲器的結構的信號；所述存儲器存取定時 調(diào)整裝置按照表示所述多個外部存儲器的結構的信號，來變更或者添加或者刪除被分配到 所述多個外部存儲器的地址空間。據(jù)此，由于能夠掌握外部存儲器的容量以及連接狀況，因此，能夠進行符合外部存 儲器的狀態(tài)的存取定時調(diào)整。并且，也可以是，所述控制單元在通過所述存取定時的調(diào)整而得到的存取定時的 最佳范圍在規(guī)定值以下的情況下，輸出警告消息。據(jù)此，在從存取定時調(diào)整結果中檢測到異常狀態(tài)的情況下，通過輸出警告消息，從 而能夠向用戶通知異常狀態(tài)。并且，本發(fā)明不僅可以作為具有這種特征的單元的存儲器存取定時調(diào)整裝置來實 現(xiàn)，也可以作為將存儲器存取定時調(diào)整裝置中所包括的特征性單元作為步驟的存儲器存取 定時調(diào)整系統(tǒng)的存儲器存取定時調(diào)整方法來實現(xiàn)。根據(jù)本發(fā)明的存儲器存取定時調(diào)整裝置以及存儲器存取定時調(diào)整方法，通過針對 多個外部存儲器的每一個分別設置存儲器接口，從而能夠?qū)Χ鄠€外部存儲器的每一個分別 進行存取定時調(diào)整，因此，能夠進行反映實際工作時的存儲器總線上的數(shù)據(jù)傳送量的存取 定時調(diào)整。尤其是，由于能夠在與存儲器總線的數(shù)據(jù)傳送量多的高負荷狀態(tài)接近的狀態(tài)下 進行存取定時調(diào)整，因此，能夠?qū)崿F(xiàn)使高負荷時的存儲器存取穩(wěn)定化的存儲器存取定時調(diào)整。


圖1是示出包括本發(fā)明的實施例1中的存儲器存取定時調(diào)整裝置的存儲器存取定 時調(diào)整系統(tǒng)的功能結構圖。
圖2是通過本發(fā)明的實施例1中的存儲器存取定時調(diào)整裝置所進行的窗口寬度檢 查結果和以往技術中的窗口寬度檢查結果的比較圖。圖3是包括示出本發(fā)明的實施例1中的第一變形例的存儲器存取定時調(diào)整裝置的 存儲器存取定時調(diào)整系統(tǒng)的功能結構圖。圖4是包括示出本發(fā)明的實施例1中的第二變形例的存儲器存取定時調(diào)整裝置的 存儲器存取定時調(diào)整系統(tǒng)的功能結構圖。圖5是示出包括本發(fā)明的實施例2中的存儲器存取定時調(diào)整裝置的存儲器存取定 時調(diào)整系統(tǒng)的功能結構圖。圖6是個別存儲器接口或者外部存儲器在讀取指定模型數(shù)據(jù)時的工作時間圖。圖7是示出包括本發(fā)明的實施例3中的存儲器存取定時調(diào)整裝置的存儲器存取定 時調(diào)整系統(tǒng)的功能結構圖。圖8是示出包括本發(fā)明的實施例4中的存儲器存取定時調(diào)整裝置的存儲器存取定 時調(diào)整系統(tǒng)的功能結構圖。圖9是包括示出本發(fā)明的實施例4中的變形例的存儲器存取定時調(diào)整裝置的存儲 器存取定時調(diào)整系統(tǒng)的功能結構圖。圖10是示出包括本發(fā)明的實施例5中的存儲器存取定時調(diào)整裝置的存儲器存取 定時調(diào)整系統(tǒng)的功能結構圖。圖11是示出本發(fā)明的實施例6中的存儲器存取定時調(diào)整裝置的工作的流程圖。圖12是以往的存儲器存取定時調(diào)整系統(tǒng)的功能結構圖。圖13是從外部存儲器向LSI內(nèi)部寫入數(shù)據(jù)時的工作時間圖。圖14是以往技術中的定時調(diào)整時和實際應用程序工作時的窗口寬度的比較圖。符號說明l、4、5、6、7a、7b、7c、8 存儲器存取定時調(diào)整裝置1A、4A、5A、6A、7A、8A、900 系統(tǒng) LSI2 多個外部存儲器2A、2B、2C、2D、910A、910B、910C、910D 外部存儲器3、31、32、33 非易失性存儲器10、40、50、60、70、80、901 處理器11、41、51、61、71、81、902 外部總線控制器12、42、52、62、72、82 內(nèi)藏 SRAM (靜態(tài)存取存儲器)13、43、53、63、73、83、903 內(nèi)存控制器(Memory Controller)32A 定時設定值標志33A 啟動次數(shù)計數(shù)值84 存儲器信息輸入端子131、431、531、631、731、831 存取選擇電路132、432、532、632、732、832、904 存儲器接口132A、132B、132C、132D、432A、432B、432C、432D、532A、532B、532C、532D、632A、 632B、632C、632D、732A、732B、732C、732D、832A、832B、832C、832D 個別存儲器接口431A、531A 存儲器選擇寄存器
43IB 地址轉換電路53IB 選擇器電路633 模型產(chǎn)生電路732A1、732B1、732C1、732D1 定時個別設定寄存器920 外部非易失性存儲器930 外部 SRAM
具體實施例方式(實施列1)本實施例1中的存儲器存取定時調(diào)整裝置包括多個個別存儲器接口和控制單 元，所述多個個別存儲器接口分別與多個外部存儲器的每一個連接，所述控制單元通過從 與被選擇的外部存儲器連接的個別存儲器接口，向該被選擇的外部存儲器進行多次的數(shù)據(jù) 的收發(fā)，從而調(diào)整存取定時。據(jù)此，在對被選擇的外部存儲器進行數(shù)據(jù)的收發(fā)，并調(diào)整存取 定時的期間中，能夠?qū)ζ渌耐獠看鎯ζ鲉为毜剡M行數(shù)據(jù)存取，并能夠任意地變化存儲器 總線的數(shù)據(jù)傳送量。因此，能夠進行反映實際工作時的存儲器總線中的數(shù)據(jù)傳送量的存取 定時調(diào)整。以下，參照附圖對本發(fā)明的實施例1中的存儲器存取定時調(diào)整裝置進行詳細說 明。圖1是示出包括本發(fā)明的實施例1中的存儲器存取定時調(diào)整裝置的存儲器存取 定時調(diào)整系統(tǒng)的功能結構圖。該圖中的存儲器存取定時調(diào)整系統(tǒng)包括存儲器存取定時調(diào) 整裝置1和多個外部存儲器2。存儲器存取定時調(diào)整裝置1包括系統(tǒng)LSI (大規(guī)模集成電 路)IA和非易失性存儲器3。多個外部存儲器2包括外部存儲器2A、2B、2C以及2D。系統(tǒng)LSIlA包括處理器10、外部總線控制器11、內(nèi)藏SRAM(靜態(tài)存取存儲器)12 以及內(nèi)存控制器13。處理器10具有作為控制單元的功能，對與外部存儲器的存取定時進行調(diào)整。非易失性存儲器3通過外部總線控制器11與處理器10連接。內(nèi)藏SRAM12通過外部總線控制器11與處理器10連接，并具有作為處理器10的 工作區(qū)域的功能。內(nèi)存控制器13被連接在處理器10和各個外部存儲器2A、2B、2C以及2D之間，該 內(nèi)存控制器13包括存取選擇電路131和存儲器接口 132。存儲器接口 132中內(nèi)藏有個別存儲器接口 132A、132B、132C以及132D，外部存儲器 2A-2D分別通過對應的個別存儲器接口 132A-132D而與存取選擇電路131連接。以下，對具有以上這種構成的本實施例1的存儲器存取定時調(diào)整系統(tǒng)的調(diào)整工作 進行說明。首先，處理器10在啟動時通過外部總線控制器11，從非易失性存儲器3讀出引導 代碼，在進行了系統(tǒng)LSIlA的各種設定之后，同樣，從非易失性存儲器3中讀出存取定時調(diào) 整程序。存取定時調(diào)整程序中記載有分別對多個外部存儲器2A-2D進行存取時的多個存儲 器地址。接著，存取選擇電路131按照處理器10所請求的存儲地址，選擇目前應該進行定時調(diào)整的外部存儲器(圖1中的外部存儲器2B)。作為圖1中的外部存儲器2A-2D，例如使用了 DDR SDRAM(DoubIe Data Rate Syncronous DRAM 雙倍數(shù)據(jù)率同步動態(tài)隨機存取內(nèi)存)。并且，為了通知從內(nèi)存控制器13 向外部存儲器2A-2D，或者從外部存儲器2A-2D向內(nèi)存控制器13傳送數(shù)據(jù)的定時，而使用與 第一時鐘信號同步的數(shù)據(jù)選通信號。在從外部存儲器2A-2D讀出數(shù)據(jù)的情況下，由于數(shù)據(jù) 是以與數(shù)據(jù)選通信號相同的相位從外部存儲器2A-2D被輸出的，因此，為了確實地接受數(shù) 據(jù)，例如，內(nèi)存控制器13首先要生成相對于被輸入的數(shù)據(jù)選通信號相位延遲了 90度的定時 的數(shù)據(jù)選通信號。并且，在該數(shù)據(jù)選通信號的上升時以及下降時讀入數(shù)據(jù)。但是，由于電源 變動以及噪聲等外界因素，在接收的數(shù)居選通信號中產(chǎn)生波形變形，在檢測數(shù)據(jù)選通信號 的邊緣(上升和下降的邊緣)時發(fā)生相位偏離。為了與此對應，內(nèi)存控制器13針對用于數(shù) 據(jù)讀入的90度基準相位差，需要確保作為規(guī)定的相位范圍的窗口寬度。該窗口寬度例如， 將180度分割為128份，并作為能夠以1比特來調(diào)整的相位差來表現(xiàn)，按照被設定在存取定 時調(diào)整用寄存器的相位差來使存取定時變化。通過上述的方法，處理器10針對外部存儲器2B，一邊使存取定時設定變化，一 邊檢查作為存儲器存取成功的相位差范圍的窗口寬度。檢查結果被陸續(xù)依次記錄到內(nèi)藏 SRAM12，檢查結束后，根據(jù)窗口寬度來決定最佳的存取定時設定值。并且，處理器10針對被連接于系統(tǒng)LSI IA的所有外部存儲器2A-2D，一邊切換調(diào)整 對象一邊按順序執(zhí)行此最佳的存取定時的決定過程。圖2是本發(fā)明的實施例1所涉及的存儲器存取定時調(diào)整裝置進行的窗口寬度檢查 結果和以往技術中的窗口寬度檢查結果的比較圖。在該圖中，橫軸是以相位差來表示的窗 口寬度。并且，從上到下按順序是，本發(fā)明的實施例1所涉及的存儲器存取定時調(diào)整裝置所 檢查的針對外部存儲器2A、2B、2C以及2D的窗口寬度，以及通過以往技術檢查的多個外部 存儲器2的窗口寬度。在本發(fā)明中，由于個別存儲器接口 132A-132D是針對各個外部存儲器2A-2D分別 被設置的，因此，能夠針對各個外部存儲器單獨地檢查窗口寬度。另一方面，在以往技術中，針對多個外部存儲器僅設置了共享的一個存儲器接口。 因此，針對各個外部存儲器不能進行單獨地窗口寬度檢查，針對所有的外部存儲器，以同一 個存取定時設定值同時檢查窗口寬度。這樣，由于要使所有的外部存儲器2A-2D都在正常 工作范圍，因此通過以往技術得到的窗口寬度變得非常窄，從而窗口寬度的變化不能與實 際工作時的存儲器總線的傳送量的變化相對應。對此，在本發(fā)明中，根據(jù)針對圖2所記載的各個外部存儲器2A-2D的窗口寬度，設 想實際工作時的存儲器總線的傳送量的變化，從而能夠設定各種窗口寬度。另外，上述的調(diào)整工作雖然是針對系統(tǒng)LSIlA的啟動時的工作進行的說明，也可 以考慮到通過某個處理切換指示，從應用程序執(zhí)行狀態(tài)移向存取定時調(diào)整程序執(zhí)行的情 況。在此情況下，對于存取定時調(diào)整程序的執(zhí)行開始以后，與上述的說明同樣。并且，作為圖1所記載的存儲器存取定時調(diào)整裝置1的構成要素的存取選擇電路 131，例如也可以采用圖3或圖4所記載的功能構成。圖3是包括示出本發(fā)明的實施例1的變形例1的存儲器存取定時調(diào)整裝置的存儲 器存取定時調(diào)整系統(tǒng)的功能結構圖。
13
該圖中的存儲器存取定時調(diào)整系統(tǒng)包括存儲器存取定時調(diào)整裝置4和多個外部 存儲器2。存儲器存取定時調(diào)整裝置4包括系統(tǒng)LSI4A和非易失性存儲器3。多個外部存 儲器2包括外部存儲器2A、2B、2C以及2D。系統(tǒng)LSI4A包括處理器40、外部總線控制器41、內(nèi)藏SRAM42、以及內(nèi)存控制器 43。內(nèi)存控制器43包括存取選擇電路431和存儲器接口 432，該存取選擇電路431和 存儲器接口 432被連接在處理器40和各個外部存儲器2A、2B、2C以及2D之間。存儲器接口 432內(nèi)藏有個別存儲器接口 432A、432B、432C、以及432D，外部存儲器 2A-2D通過分別對應的個別存儲器接口 432A-432D被連接于存取選擇電路431。該圖中的存儲器存取定時調(diào)整系統(tǒng)與圖1所記載的存儲器存取定時調(diào)整系統(tǒng)相 比較，存取選擇電路431的功能構成被具體化了這一點不同之外，其他的構成要素在功能 上是同等的。對于相同之處省略說明，以下對不同之處進行說明。存取選擇電路431包括存儲器選擇寄存器43IA和地址轉換電路431B。在圖3記載的存儲器存取調(diào)整系統(tǒng)中，存取選擇電路431讀出用于選擇成為調(diào)整 對象的外部存儲器的、并且由處理器40設定到存儲器選擇寄存器431A的比特。并且，圖4是包括示出本發(fā)明的實施例1的變形例2的存儲器存取定時調(diào)整裝置 的存儲器存取定時調(diào)整系統(tǒng)的功能結構圖。該圖中的存儲器存取定時調(diào)整系統(tǒng)包括存儲器存取定時調(diào)整裝置5和多個外部 存儲器2。存儲器存取定時調(diào)整裝置5包括系統(tǒng)LSI5A和非易失性存儲器3。多個外部存 儲器2包括外部存儲器2A、2B、2C以及2D。系統(tǒng)LSI5A包括處理器50、外部總線控制器51、內(nèi)藏SRAM52以及內(nèi)存控制器53。內(nèi)存控制器53包括存取選擇電路531和存儲器接口 532，該存取選擇電路531和 存儲器接口 532被連接于處理器50和各個外部存儲器2A、2B、2C以及2D之間。存儲器接口 532中內(nèi)藏有個別存儲器接口 532A、532B、532C以及532D，外部存儲器 2A-2D分別通過對應的個別存儲器接口 532A-532D而與存取選擇電路531連接。該圖中的存儲器存取定時調(diào)整系統(tǒng)與圖1所記載的存儲器存取定時調(diào)整系統(tǒng)相 比較，除存取選擇電路531的功能構成被具體化了這一點不同之外，其他的構成要素在功 能上是同等的。省略相同之處的說明，以下僅對不同之處進行說明。存取選擇電路531包括存儲器選擇寄存器53IA和選擇器電路531B。在圖4所記載的存儲器存取調(diào)整系統(tǒng)中，存取選擇電路531讀出被設定到存儲器 選擇寄存器531A的值，并根據(jù)該值選擇器電路531B切換信號的連接目的地，處理器50能 夠直接向成為調(diào)整對象的存儲器進行存取。在圖3或圖4所記載的存儲器存取定時調(diào)整系統(tǒng)中，被設置了存儲器選擇寄存器 431A或531A。據(jù)此，不論外部存儲器構成是否有變化，以及內(nèi)存控制器內(nèi)部的連接是否有 變更，處理器40或50所執(zhí)行的存取定時調(diào)整程序都能夠被利用。而且，即使是不同的系統(tǒng) LSI，只要將存儲器選擇寄存器的規(guī)格進行統(tǒng)一，就能夠使用完全相同的存取定時程序，從 而能夠削減程序開發(fā)工序。如以上所述，通過本發(fā)明的實施例1所涉及的存儲器存取定時調(diào)整系統(tǒng)，內(nèi)存控 制器能夠通過存取選擇電路以及個別存儲器接口，單獨地對外部存儲器進行存取。因此，能夠針對各個外部存儲器獲得最佳的存取定時，即使是外部存儲器構成發(fā)生變化或者內(nèi)存控 制器內(nèi)部的連接發(fā)生變更，各個最佳值也具有效果。并且，若應用程序以成為調(diào)查對象的外 部存儲器以外的外部存儲器容量來工作，就能夠針對成為調(diào)整對象的外部存儲器進行存取 定時調(diào)整，并且能夠確保應用程序所使用的內(nèi)存區(qū)域，從而實現(xiàn)了穩(wěn)定的應用程序的工作。并且，雖然在圖1、圖3以及圖4所記載的系統(tǒng)中，被連接于系統(tǒng)LSI1A、4A以及5A 的外部存儲器以及個別存儲器接口的數(shù)量分別為四個，不過，只要是兩個以上本發(fā)明都能 夠得到同樣的效果。并且，非易失性存儲器3可以在系統(tǒng)LSI的內(nèi)部，內(nèi)藏SRAM也可以是各個系統(tǒng)LSI 的外部的SRAM。并且，關于存取定時調(diào)整程序以及應用程序等，不需要寫入到非易失性存儲器3， 也可以從各個處理器將經(jīng)由網(wǎng)絡下載的程序讀入到與非易失性存儲器3不同的RAM。(實施例2)本實施例2中的存儲器存取定時調(diào)整裝置進一步包括模型產(chǎn)生電路，產(chǎn)生指定 的模型數(shù)據(jù)；以及控制單元，使指定的模型數(shù)據(jù)從被選擇的外部存儲器以外的外部存儲器 所連接的個別存儲器接口，被發(fā)送到被選擇的外部存儲器以外的外部存儲器。據(jù)此，與對多 個外部存儲器施加了負荷后的實際應用程序工作時接近的狀態(tài)能夠得到再現(xiàn)，因此，與存 儲器存取頻度低的低負荷時所獲得的存儲器存取定時相比較，在高負荷狀態(tài)更能夠得到穩(wěn) 定的存儲定時的設定值。以下，參照附圖對本發(fā)明的實施例2中的存儲器存取定時調(diào)整裝置進行說明。圖5是包括本發(fā)明的實施例2中的存儲器存取定時調(diào)整裝置的存儲器存取定時調(diào) 整系統(tǒng)的功能結構圖。該圖中的存儲器存取定時調(diào)整系統(tǒng)包括存儲器存取定時調(diào)整裝置6和多個外部 存儲器2。存儲器存取定時調(diào)整裝置6包括系統(tǒng)LSI6A和非易失性存儲器3。多個外部存 儲器2包括外部存儲器2A、2B、2C以及2D。系統(tǒng)LSI6A包括處理器60、外部總線控制器61、內(nèi)藏SRAM62、以及內(nèi)存控制器 63。處理器60具有作為調(diào)整與外部存儲器的存取定時的控制單元的功能。非易失性存儲器3通過外部總線控制器61與處理器60相連。內(nèi)藏SRAM62通過外部總線控制器61被連接于處理器60，具有作為處理器60的工 作區(qū)域的功能。內(nèi)存控制器63包括存取選擇電路631、存儲器接口 632、以及模型產(chǎn)生電路633，所 述存取選擇電路631、存儲器接口 632、以及模型產(chǎn)生電路633被連接在處理器60和各個外 部存儲器2A、2B、2C以及2D之間。存儲器接口 632中內(nèi)藏有個別存儲器接口 632A、632B、632C以及632D，外部存儲器 2A-2D分別通過對應的個別存儲器接口 632A-632D而與存取選擇電路631連接。模型產(chǎn)生電路633連接于存取選擇電路631。圖5中的存儲器存取定時調(diào)整系統(tǒng)與圖1所記載的實施例1所涉及的存儲器存取 定時調(diào)整系統(tǒng)相比較，除內(nèi)存控制器63的構成和功能不同之外，其他的構成要素在功能上 是同等的。省略相同之處的說明，以下僅對不同之處進行說明。
在圖5中，在處理器60針對作為調(diào)整對象的外部存儲器2B進行存取定時調(diào)整的 情況下，存取選擇電路631首先將由內(nèi)存控制器63內(nèi)的模型產(chǎn)生電路633產(chǎn)生的指定模型 數(shù)據(jù)輸出到外部存儲器2B以外的外部存儲器2A、2C、以及2D，直到外部存儲器2B的存取定 時調(diào)整結束為止，由個別存儲器接口 632A、632C、632D繼續(xù)執(zhí)行依據(jù)指定模型的外部存儲 器存取。在此，利用圖6對模型產(chǎn)生電路633所產(chǎn)生的指定模型數(shù)據(jù)進行說明。圖6是個 別存儲器接口或外部存儲器在讀入指定模型數(shù)據(jù)的情況下的工作時序圖。在針對作為調(diào)整對象的外部存儲器2B進行存取定時調(diào)整的期間中，由模型產(chǎn)生 電路633產(chǎn)生的指定模型數(shù)據(jù)被讀入到外部存儲器2A、2C以及2D之后再被讀出。之后，在 被分別連接于外部存儲器的個別存儲器接口 632A、632C以及632D讀入該指定模型數(shù)據(jù)。在 該圖中，被記載在上部的寄存器在接收的數(shù)據(jù)選通信號上升時依次保持4比特數(shù)據(jù)，被記 載的下部的寄存器在接收的數(shù)據(jù)選通信號下降時依次保持4比特數(shù)據(jù)。例如，在4比特數(shù)據(jù)列是以互為反轉關系的“A”(1010)和“5”(0101)構成的 “A5A5A5···”的情況下，由于4比特數(shù)據(jù)按照數(shù)據(jù)選通信號的變化，被交替地保持在上部 寄存器和下部寄存器，因此，在上部寄存器以“AAA…”的順序保持數(shù)據(jù)，在下部寄存器以 “555…”的順序保持數(shù)據(jù)。因此，4比特數(shù)據(jù)列“A5A5A5···”對于上部寄存器以及下部寄存 器而言是不發(fā)生變化的數(shù)據(jù)，也就是說是比特切換速率低的模型數(shù)據(jù)，但是，對于外部存儲 器總線而言，在每個數(shù)據(jù)選通的邊緣則成為數(shù)據(jù)發(fā)生變化的、比特切換速率高的模型。另一方面，在4比特數(shù)據(jù)列是“A55AA55A···”的情況下，由于4比特數(shù)據(jù)按照數(shù) 據(jù)選通信號的變化，被交替地保持在上部寄存器和下部寄存器，因此，在上部寄存器以 “A5A5···”的順序保持數(shù)據(jù)，在下部寄存器以“5A5A5···”的順序保持數(shù)據(jù)。因此，4比特數(shù)據(jù) 列“A55AA55A···”對于上部寄存器以及下部寄存器而言是數(shù)據(jù)變化大的數(shù)據(jù)，也就是說是比 特切換速率高的模型數(shù)據(jù)，但是，對于外部存儲器總線而言，在每隔兩次數(shù)據(jù)選通的邊緣則 成為進行比特切換的模型。通過組合這些模型，從而能夠?qū)崿F(xiàn)內(nèi)部總線和外部存儲器總線 比特切換速率均高的存取。再次返回到圖5對存取定時調(diào)整進行說明。在作為調(diào)整對象的外部存儲器2B的 定時調(diào)整結束時，存取選擇電路631接著執(zhí)行其他的外部存儲器的定時調(diào)整。例如，在以來 自處理器60的指示而作為調(diào)整對象的外部存儲器成為外部存儲器2C的情況下，存取選擇 電路631針對外部存儲器2A、2B以及2D執(zhí)行在模型產(chǎn)生電路633產(chǎn)生的存取模型。并且， 即使在其他的外部存儲器成為定時調(diào)整對象存儲器的情況下，也同樣針對成為調(diào)整對象的 外部存儲器以外的外部存儲器執(zhí)行同樣的處理。據(jù)此，由實施例1的只向作為調(diào)整對象的外部存儲器2B才進行存取的狀態(tài)發(fā)展 為，即使是針對外部存儲器2B以外的外部存儲器2A、2C、以及2D，也能夠進行如以上所述的 按每個時鐘來切換所有比特的高負荷的模型數(shù)據(jù)的存取。因此，實現(xiàn)了與實際應用程序工 作時接近的、存儲器接口全體以高負荷來工作的狀態(tài)。即，由于與實際應用程序工作時的最 佳存儲器存取定時接近的值能夠通過存取定時調(diào)整來獲得，因此能夠提高實際應用程序工 作時的存儲器存取穩(wěn)定性。(實施例3)本實施例3中的存儲器存取定時調(diào)整裝置包括記憶通過存取定時的調(diào)整而得到的最佳存取定時的非易失性存儲器，在系統(tǒng)啟動時，向個別存儲器接口所分別具有的存取 定時個別設定寄存器讀出最佳的存取定時，并用于與選擇了該最佳存取定時的外部存儲器 的數(shù)據(jù)存取中。這樣，在通常啟動時不需要每次都執(zhí)行存取定時調(diào)整，從而能夠縮短啟動時 間。以下，參照附圖對本發(fā)明的實施例3中的存儲器存取定時調(diào)整裝置進行詳細說 明。圖7是包括本發(fā)明的實施例3中的存儲器存取定時調(diào)整裝置的存儲器存取定時調(diào) 整系統(tǒng)的功能結構圖。該圖中的存儲器存取定時調(diào)整系統(tǒng)包括存儲器存取定時調(diào)整裝置7a 和多個外部存儲器2。存儲器存取定時調(diào)整裝置7a包括系統(tǒng)LSI7A和非易失性存儲器31。 多個外部存儲器2包括外部存儲器2A、2B、2C以及2D。系統(tǒng)LSI7A包括處理器70、外部總線控制器71、內(nèi)藏SRAM72、以及內(nèi)存控制器 73。處理器70具有作為調(diào)整與外部存儲器的存取定時的控制單元的功能。非易失性存儲器31通過外部總線控制器71與處理器70相連。內(nèi)藏SRAM72通過外部總線控制器71被連接于處理器70，具有作為處理器70的工 作區(qū)域的功能。內(nèi)存控制器73包括存取選擇電路731和存儲器接口 732，該存取選擇電路731和 存儲器接口 732被連接在處理器70和各個外部存儲器2A、2B、2C以及2D之間。存儲器接口 732中內(nèi)藏有個別存儲器接口 732A、732B、732C以及732D，外部存儲器 2A-2D分別通過對應的個別存儲器接口 732A-732D而與存取選擇電路731連接。并且，個別存儲器接口 732A、732B、732C以及732D分別包括定時個別設定寄存器 732A1、732B1、732C1 以及 732D1。圖7中的存儲器存取定時調(diào)整系統(tǒng)與圖1所記載的實施例1所涉及的存儲器存取 定時調(diào)整系統(tǒng)相比較，除內(nèi)存控制器73的構成和功能不同之外，其他的構成要素在功能上 是同等的。省略相同之處的說明，以下僅對不同之處進行說明。在圖7中，系統(tǒng)LSI7A從非易失性存儲器31讀出存取定時調(diào)整程序，并執(zhí)行存取 定時調(diào)整程序。在執(zhí)行了存取定時調(diào)整之后，處理器70向個別存儲器接口 732A-732D內(nèi)的 定時個別設定寄存器732A1-732D1，設定分別與外部存儲器對應的作為最佳存取定時的定 時最佳值。并且，同時向非易失性存儲器31寫入這些定時最佳值。并且，同時將存取定時調(diào)整程序替換為定時最佳值設定程序。在下一次系統(tǒng)啟動之時，處理器70讀入定時最佳值設定程序，并按照該程序，將 被寫入到非易失性存儲器31的定時最佳值設定到定時個別設定寄存器732A1-732D1。據(jù)此，由存取定時調(diào)整而得到的定時最佳值被存儲到非易失性存儲器中，因此，在 通常啟動時不需要每次都進行存取定時調(diào)整，從而縮短了啟動時間。并且，在上述的工作說明中，處理器70在最初的存取定時調(diào)整執(zhí)行后，將定時最 佳值寫入到非易失性存儲器31，并且說明了將存取定時調(diào)整程序改寫為定時最佳值設定程 序，不過也可以不必是由處理器70進行改寫。也可以是，被寫入有存取定時調(diào)整程序的非 易失性存儲器被連接到系統(tǒng)LSI7A，在處理器執(zhí)行該程序并獲得了定時最佳值之后，在工廠 出貨時，將被寫入有存取定時調(diào)整程序的非易失性存儲器替換為，被寫入有定時最佳值以及定時最佳值設定程序的非易失性存儲器。并且，也可以是只有定時最佳值被寫入到與包含引導代碼的非易失性存儲器31 不同的非易失性存儲器，在出貨時再改寫包含引導代碼的非易失性存儲器31的內(nèi)容。據(jù)此，只要是在向用戶的系統(tǒng)發(fā)行后不需要執(zhí)行的系統(tǒng)，就可以僅在工廠出貨時 執(zhí)行存取定時調(diào)整，由于在用戶啟動時不需要存取定時的再調(diào)整，因此能夠縮短啟動時間。(實施例4)本實施例4中的存儲器存取定時調(diào)整裝置包括非易失性存儲器，記憶最佳存取 定時和定時設定值標志，所述最佳存取定時是通過存取定時的調(diào)整而得到的，所述定時設 定值標志示出最佳存取定時是否有效；控制單元，在系統(tǒng)啟動時定時設定值標志為無效的 情況下，重新調(diào)整存取定時，并將通過該存取定時的調(diào)整而得到的最佳存取定時寫入到非 易失性存儲器。這樣，只要事先使定時設定值標志無效，在下一次啟動時存取定時調(diào)整就會 自動地被更新，因此能夠?qū)εc系統(tǒng)構成以及狀態(tài)的變化相對應的外部存儲器執(zhí)行最佳的存 取。以下，參照附圖對本發(fā)明的實施例4中的存儲器存取定時調(diào)整裝置進行詳細說 明。圖8是包括本發(fā)明的實施例4中的存儲器存取定時調(diào)整裝置的存儲器存取定時調(diào) 整系統(tǒng)的功能結構圖。該圖中的存儲器存取定時調(diào)整系統(tǒng)包括存儲器存取定時調(diào)整裝置7b 和多個外部存儲器2。存儲器存取定時調(diào)整裝置7b包括系統(tǒng)LSI7A和非易失性存儲器32。 多個外部存儲器2包括外部存儲器2A、2B、2C以及2D。圖8中的存儲器存取定時調(diào)整系統(tǒng)與圖7所記載的實施例3所涉及的存儲器存取 定時調(diào)整系統(tǒng)相比較，除非易失性存儲器32的功能以及構成不同之外，其他的構成要素在 功能上是同等的。省略相同之處的說明，以下僅對不同之處進行說明。非易失性存儲器32通過外部總線控制器71與處理器70相連。在圖8中，作為針對外部存儲器2A、2B、2C以及2D分別求出的最佳存取定時的存 取定時最佳值，由處理器70被設定到個別存儲器接口 732A-732D內(nèi)的定時個別設定寄存器 732A1-732D1。同時，處理器70將按照每個外部處理器求出的存取定時最佳值寫入到非易失性 存儲器32的指定的區(qū)域。并且，處理器70在將存取定時最佳值寫入到非易失性存儲器32的同時，將定時設 定值標志32A寫入到非易失性存儲器32上的指定區(qū)域，所述定時設定值標志32A表示以其 他的定時被寫入到非易失性存儲器32的存取定時設定值是否有效。之后，在通過系統(tǒng)的復位或再次接入電源而系統(tǒng)LSI7A被再次啟動的情況下，處 理器70從非易失性存儲器32中讀取引導代碼，在系統(tǒng)啟動過程中，檢查上述的定時設定值 標志32A，若表示有效，則將被寫入到非易失性存儲器32的存取定時最佳值設定到個別存 儲器接口 732A-732D內(nèi)的定時個別設定寄存器732A1-732D1。并且，在定時設定值標志32A表示無效的情況下，處理器70啟動存取定時調(diào)整 程序，再次進行存取定時的調(diào)整，將求出的存取定時最佳值設定到定時個別設定寄存器 732A1-732D1。據(jù)此，在每次系統(tǒng)復位或接入電源時可以不必執(zhí)行存取定時調(diào)整，只有在判斷為需要進行存取定時調(diào)整的情況下才進行存取定時調(diào)整，這樣縮短了系統(tǒng)啟動時間。在此，對于定時設定值標志32A而言，處理器70可以不必進行改寫，可以通過系統(tǒng) 在出庫時寫入固定值，在每次啟動時執(zhí)行存取定時調(diào)整，或者通常將被寫入到非易失性存 儲器32的定時設定值作為最佳值來使用。并且，在出庫時作為無效標志，在用戶一側的系統(tǒng)啟動時的初次存取定時調(diào)整結 束后，通過改寫為有效標志，從而從下一次系統(tǒng)啟動時使用非易失性存儲器32的定時最佳值。并且，以下對圖9所記載的本發(fā)明的實施例4中的存儲器存取定時調(diào)整裝置的其 他的實施例進行說明。圖9是包括示出本發(fā)明的實施例4的變形例的存儲器存取定時調(diào)整裝置的存儲器 存取定時調(diào)整系統(tǒng)的功能結構圖。該圖中的存儲器存取定時調(diào)整系統(tǒng)包括存儲器存取定時 調(diào)整裝置7c和多個外部存儲器2。存儲器存取定時調(diào)整裝置7c包括系統(tǒng)LSI7A和非易失 性存儲器33。多個外部存儲器2包括外部存儲器2A、2B、2C以及2D。圖9中的存儲器存取定時調(diào)整系統(tǒng)與圖8所記載的實施例4所涉及的存儲器存取 定時調(diào)整系統(tǒng)相比較，除非易失性存儲器33的功能以及構成不同之外，其他的構成要素在 功能上是同等的。省略相同之處的說明，以下僅對不同之處進行說明。在圖9所記載的存儲器存取定時調(diào)整系統(tǒng)中，取代圖8所記載的定時設定值標志 32A，在每次系統(tǒng)啟動時處理器70讀出被寫入到非易失性存儲器33中的啟動次數(shù)計數(shù)值 33A，并更新該值后寫回到非易失性存儲器33。根據(jù)在系統(tǒng)啟動時讀出的此啟動次數(shù)計數(shù)值 33A，處理器70決定是否執(zhí)行存取定時調(diào)整。例如，在啟動次數(shù)計數(shù)值33A比規(guī)定值小的情況下，讀出被寫入到非易失性存儲 器33中的定時最佳值，并將該值設定到個別存儲器接口 732A-732D內(nèi)的定時個別設定寄存 器 732A1-732D1。另外，在啟動次數(shù)計數(shù)值33A到達規(guī)定值的情況下，處理器70執(zhí)行存取定時調(diào)整 程序，并進行外部存儲器2A-2D的存取定時調(diào)整。并且，將得到的最佳值設定到定時個別設 定寄存器732A1-732D1，將定時最佳值寫入到非易失性存儲器33，并將啟動次數(shù)計數(shù)值33A 更新為被決定的值。之后，直到啟動次數(shù)計數(shù)值33A到達規(guī)定值為止，在系統(tǒng)啟動時將被寫入到非易 失性存儲器33的定時最佳值設定到定時個別設定寄存器732A1-732D1。并且，在上述說明中是，計數(shù)系統(tǒng)啟動次數(shù)，根據(jù)該值來判斷是否執(zhí)行存取定時調(diào) 整，不過，只要是能夠進行時間信息管理的系統(tǒng)，也可以將系統(tǒng)使用時間的合計寫入到非易 失性存儲器33以取代啟動次數(shù)計數(shù)值，從而作為是否執(zhí)行存取定時調(diào)整的判斷基準。在上述的實施例4以及變形例所示的構成中，由于能夠根據(jù)使用次數(shù)以及累積時 間等條件設定，將預先被存儲到非易失性存儲器的存取定時最佳值和通過存取定時再調(diào)整 而重新的到的存取定時最佳值區(qū)分使用，從而能夠縮短啟動時間并能夠?qū)崿F(xiàn)穩(wěn)定的存儲器 存取工作。(實施例5)本實施例5中的存儲器存取定時調(diào)整裝置還包括存儲器信息輸入端子，用于輸入 表示多個外部存儲器的構成的信號，并可以按照該信號來變更或追加或刪除被分配到多個
19外部存儲器的地址空間。據(jù)此，能夠掌握外部存儲器的容量和連接狀況，從而能夠進行與外 部存儲器的狀態(tài)相吻合的存取定時調(diào)整。以下參照附圖對本發(fā)明的實施例5中的存儲器存取定時調(diào)整裝置進行說明。圖10是包括本發(fā)明的實施例5中的存儲器存取定時調(diào)整裝置的存儲器存取定時 調(diào)整系統(tǒng)的功能結構圖。該圖中的存儲器存取定時調(diào)整系統(tǒng)包括存儲器存取定時調(diào)整裝置 8和多個外部存儲器2。存儲器存取定時調(diào)整裝置8包括系統(tǒng)LSI8A和非易失性存儲器3。 多個外部存儲器2包括外部存儲器2A、2B、2C以及2D。系統(tǒng)LSI8A包括處理器80、外部總線控制器81、內(nèi)藏SRAM82、內(nèi)存控制器83、以 及存儲器信息輸入端子84。圖10中的存儲器存取定時調(diào)整系統(tǒng)與圖1所記載的實施例1所涉及的存儲器存 取定時調(diào)整系統(tǒng)相比較，除系統(tǒng)LSI8A具有存儲器信息輸入端子84之處不同以外，其他的 構成要素在功能上是同等的。省略與圖1相同之處的說明，以下僅對不同之處進行說明。在圖10中，系統(tǒng)LSI8A具有存儲器信息輸入端子84，用于輸入存儲器信息，該存儲 器信息表示外部存儲器是否被連接到個別存儲器接口 832A、832B、832C、以及832D，并且表 示被連接的外部存儲器2A-2D的各個容量等。存儲器信息輸入端子84例如可以被連接在系統(tǒng)襯底上的雙列開關，上述存儲器 信息例如可以是將雙列開關的接通/斷開狀態(tài)作為連接信息的信息。并且，存儲器信息輸入端子84被連接于內(nèi)存控制器83內(nèi)的存取選擇電路831。存 取選擇電路831按照被輸入的存儲器信息，針對來自處理器80的存儲器存取定時調(diào)整執(zhí)行 指令，進行被分配到作為調(diào)整對象的外部存儲器的地址空間的變更或追加或刪除等。例如，在外部存儲器2A的內(nèi)存容量從標準的X字節(jié)變更為Y字節(jié)的情況下，根據(jù) 被輸入的存儲器信息來判斷該變更，在需要時，變更在外部存儲器2A-2D的存取定時調(diào)整 時所使用的存儲器地址。并且，例如在外部存儲器2B被從系統(tǒng)中取下的情況下，可以根據(jù) 被輸入的存儲器信息來判斷這一狀況，在外部存儲器2A的存取定時調(diào)整結束后，作為將要 成為下一個調(diào)整對象的外部存儲器，變更順序而選擇外部存儲器2C。并且，也可以從存取選 擇電路831將取消外部存儲器2B的定時調(diào)整這一消息通知給存儲器80。根據(jù)這一構成，可以在不變更存取定時調(diào)整程序的情況下，使存儲器構成保持一 定程度的自由度并進行變更。并且，能夠?qū)崿F(xiàn)符合外部存儲器的狀態(tài)的存取定時調(diào)整。并且，在本實施例中是將存儲器信息輸入端子84直接連接到存取選擇電路831 的，不過，也可以是將存儲器信息輸入端子84連接到系統(tǒng)LSI8A的寄存器空間中的任意的 寄存器，處理器80讀取該寄存器的值，并設定存取選擇電路831的工作。當然，反映存儲器 信息輸入端子84的狀態(tài)的寄存器的值也可以由存取選擇電路831自身來讀取，并變更工作 狀態(tài)。(實施例6)本實施例中的存儲器存取定時調(diào)整裝置還在通過存取定時的調(diào)整而得到的存取 定時的窗口寬度在規(guī)定值以下的情況下，輸出警告消息。這樣，能夠向用戶通知異常狀態(tài)。以下參照附圖對本發(fā)明實施例6中的存儲器存取定時調(diào)整裝置的存儲器存取定 時調(diào)整方法進行說明。圖11是本發(fā)明的實施例6中的存儲器存取定時調(diào)整裝置的工作流程圖。另外，本實施例中的存儲器存取定時調(diào)整裝置可以是實施例1至實施例5中的任一個存儲器存取定 時調(diào)整裝置。在此，將存儲器存取定時調(diào)整裝置作為實施例3中的存儲器存取定時調(diào)整裝 置7a來進行說明。首先，處理器70開始存取定時的調(diào)整(步驟Sll)。接著，處理器70 —邊變更存取定時，一邊針對外部存儲器2A-2D的每一個進行正 常工作范圍的窗口寬度的測定(步驟S12)。接著，處理器70判斷得到的窗口寬度是否在規(guī)定寬度以上(步驟S13)。在步驟S13中判斷為得到的窗口寬度比規(guī)定寬度大的情況下(步驟S13的“是”)， 處理器70將根據(jù)窗口寬度而決定的存取定時最佳值設定到，內(nèi)存控制器73內(nèi)的個別存儲 器接口 732A-732D所具有的定時個別設定寄存器732A1-732D1 (步驟S14)。另外，在步驟S13判斷為得到的窗口寬度在規(guī)定寬度以下的情況下(步驟S13的 “否”)，由系統(tǒng)LSI7A通過該系統(tǒng)LSI7A所具有的圖像輸出電路，在顯示畫面顯示表示性能 低下的警告，或者以LED顯示以及聲音來輸出用于發(fā)出警告的警告消息(步驟S15)。最后，結束存取定時調(diào)整(步驟S16)。并且，在上述的工作說明中，雖然對于窗口寬度是否比規(guī)定寬度大的判斷僅進行 了一次，不過也可以是，在窗口寬度在規(guī)定寬度以下的情況下，通過反復進行多次窗口寬度 的測定以及判斷，從而可以將最佳值設定到個別存儲器接口的定時個別設定寄存器，或者 將警告發(fā)信給用戶。通過以上的工作，在從存取定時調(diào)整結果中檢測到異常狀態(tài)的情況下，由于信息 能夠被輸出到系統(tǒng)LSI外部，因此能夠?qū)惓顟B(tài)通知給用戶。并且，本發(fā)明所涉及的存儲器存取定時調(diào)整裝置以及存儲器存取定時調(diào)整方法并 非受以上的實施例所限。對實施例1到實施例6中的任意的構成要素進行組合而實現(xiàn)的其 他的實施例，以及在不超脫本發(fā)明的主旨，本領域技術人員針對實施例1到實施例6能夠想 到的各種變形，以及內(nèi)藏有本發(fā)明所涉及的存儲器存取定時調(diào)整裝置的各種設備均包含在 本發(fā)明內(nèi)。例如，在實施例2中，在進行存儲器存取定時調(diào)整時為了再現(xiàn)實際應用程序工作 狀態(tài)，而產(chǎn)生指定模型數(shù)據(jù)，并使存儲器接口成為高負荷狀態(tài)，不過也可以是，在實施例2 以外的所有的實施例中，在存儲器存取定時調(diào)整時，由模型產(chǎn)生電路產(chǎn)生指定模型數(shù)據(jù)，在 使存儲器接口維持高負荷狀態(tài)的情況下，對存儲器存取定時進行調(diào)整。并且，在這種情況下可以不必與存取選擇電路相連接。例如，模型產(chǎn)生電路也可以 直接與個別存儲器接口分別連接。在這種情況下，處理器或存取選擇電路使指定模型數(shù)據(jù) 不從與成為存取定時調(diào)整對象的外部存儲器相連接的個別存儲器接口輸出，而是使指定模 型數(shù)據(jù)從除上述的外部存儲器以外的外部存儲器所連接的個別存儲器接口輸出，通過發(fā)出 這樣的指示，從而再現(xiàn)存儲器接口的高負荷狀態(tài)。本發(fā)明能夠應用于對存儲器的存取定時進行調(diào)整的存儲器存取定時調(diào)整裝置以 及存儲器存取定時調(diào)整系統(tǒng)，尤其最適于對在數(shù)字AV設備所利用的系統(tǒng)LSI的高負荷工作 狀態(tài)下的存儲器存取的工作限度進行擴大的存儲器存取定時調(diào)整裝置。
2權利要求
一種存儲器存取定時調(diào)整裝置，調(diào)整向多個外部存儲器進行存取的定時，其特征在于，包括多個個別存儲器接口，分別與所述多個外部存儲器的每一個相連接，在向存儲器進行存取時進行數(shù)據(jù)的收發(fā)；以及控制單元，針對所述多個外部存儲器中被選擇的外部存儲器，通過由與該被選擇的外部存儲器連接的個別存儲器接口進行多次數(shù)據(jù)的收發(fā)，從而調(diào)整存取定時。
2.如權利要求1所述的存儲器存取定時調(diào)整裝置，其特征在于，所述多個外部存儲器是與第一時鐘信號同步進行輸入輸出工作的時鐘同步型存儲器；所述多個個別存儲器接口的每一個利用第二時鐘信號進行數(shù)據(jù)的輸入輸出工作，所述 第二時鐘信號是通過對所述第一時鐘信號進行延遲而得到的；所述存取定時是所述第一時鐘信號和所述第二時鐘信號的相位差； 所述控制單元，在每當使所述個別存儲器接口中的存取定時依次變更時，就判斷存取 是否成功，并將最佳存取定時調(diào)整到該存取成功了的所述相位差的范圍內(nèi)。
3.如權利要求1所述的存儲器存取定時調(diào)整裝置，其特征在于，所述存儲器存取定時調(diào)整裝置還包括模型產(chǎn)生電路，該模型產(chǎn)生電路產(chǎn)生指定的模型 數(shù)據(jù)；所述控制單元通過使所述指定的模型數(shù)據(jù)，從與所述被選擇的外部存儲器以外的外部 存儲器連接的個別存儲器接口被發(fā)送到所述被選擇的外部存儲器以外的外部存儲器，從而 向所述多個外部存儲器施加負荷。
4.如權利要求1所述的存儲器存取定時調(diào)整裝置，其特征在于， 所述存儲器存取定時調(diào)整裝置還包括存儲器選擇寄存器，保持示出所述被選擇的外部存儲器的比特信息；以及 地址轉換電路，被連接于所述多個個別存儲器接口，所述地址轉換電路輸出與示出所 述被選擇的外部存儲器的比特信息相對應的外部存儲器的地址。
5.如權利要求1所述的存儲器存取定時調(diào)整裝置，其特征在于， 所述存儲器存取定時調(diào)整裝置還包括存儲器選擇寄存器，保持示出所述被選擇的外部存儲器的比特信息；以及 選擇器電路，被連接于所述多個個別存儲器接口，所述選擇器電路根據(jù)示出所述被選 擇的外部存儲器的比特信息，來選擇被連接于所述被選擇的外部存儲器的個別存儲器接
6.如權利要求1所述的存儲器存取定時調(diào)整裝置，其特征在于，所述存儲器存取定時調(diào)整裝置還包括非易失性存儲器，該非易失性存儲器記憶針對所 述多個外部存儲器的每一個的最佳存取定時，該最佳存取定時是通過進行所述存取定時的 調(diào)整而得到的；所述多個個別存儲器接口的每一個具有定時個別設定寄存器，該定時個別設定寄存器 在系統(tǒng)啟動時，記憶從所述非易失性存儲器被讀出的所述最佳存取定時；所述多個個別存儲器接口的每一個，使被記憶在所述定時個別設定寄存器中的所述最 佳存取定時用于，與所述被選擇的外部存儲器之間進行的數(shù)據(jù)存取中。
7.如權利要求1所述的存儲器存取定時調(diào)整裝置，其特征在于，所述存儲器存取定時調(diào)整裝置還包括非易失性存儲器，該非易失性存儲器記憶針對所 述多個外部存儲器的每一個的最佳存取定時和系統(tǒng)啟動次數(shù)，所述最佳存取定時是通過進 行所述存取定時的調(diào)整而得到的；所述多個個別存儲器接口的每一個具有定時個別設定寄存器，該定時個別設定寄存器 在系統(tǒng)啟動時，記憶從所述非易失性存儲器被讀出的所述最佳存取定時；所述控制單元，在每當啟動規(guī)定次數(shù)后，重新調(diào)整存取定時，并將通過該存取定時的調(diào) 整而得到的最佳存取定時寫入到所述非易失性存儲器。
8.如權利要求1所述的存儲器存取定時調(diào)整裝置，其特征在于，所述存儲器存取定時調(diào)整裝置還包括非易失性存儲器，該非易失性存儲器記憶針對所 述多個外部存儲器的每一個的最佳存取定時和定時設定值標志，所述最佳存取定時是通過 進行所述存取定時的調(diào)整而得到的，所述定時設定值標志示出該最佳存取定時是否有效；所述多個個別存儲器接口的每一個具有定時個別設定寄存器，該定時個別設定寄存器 在系統(tǒng)啟動時，記憶從所述非易失性存儲器被讀出的所述最佳存取定時；所述控制單元在系統(tǒng)啟動時，在所述定時設定值標志無效的情況下，重新調(diào)整存取定 時，并將通過該存取定時的調(diào)整而得到的最佳存取定時寫入到所述非易失性存儲器。
9.如權利要求1所述的存儲器存取定時調(diào)整裝置，其特征在于，所述存儲器存取定時調(diào)整裝置還包括存儲器信息輸入端子，該存儲器信息輸入端子用 于輸入表示所述多個外部存儲器的結構的信號；所述存儲器存取定時調(diào)整裝置按照表示所述多個外部存儲器的結構的信號，來變更或 者添加或者刪除被分配到所述多個外部存儲器的地址空間。
10.如權利要求1所述的存儲器存取定時調(diào)整裝置，其特征在于，所述控制單元在通過所述存取定時的調(diào)整而得到的存取定時的最佳范圍在規(guī)定值以 下的情況下，輸出警告消息。
11. 一種存儲器存取定時調(diào)整系統(tǒng)的存儲器存取定時調(diào)整方法，該存儲器存取定時調(diào) 整系統(tǒng)具有多個外部存儲器以及用于向該多個外部存儲器進行存取的多個個別存儲器接 口，所述存儲器存取定時調(diào)整方法包括外部存儲器選擇步驟，從所述多個外部存儲器中選擇應該調(diào)整存取定時的外部存儲 器；以及存取定時調(diào)整步驟，針對在所述外部存儲器選擇步驟被選擇的外部存儲器，通過從分 別與所述被選擇的外部存儲器連接的個別存儲器接口向該被選擇的外部存儲器進行數(shù)據(jù) 的收發(fā)，從而調(diào)整存取定時。
12.如權利要求11所述的存儲器存取定時調(diào)整系統(tǒng)的存儲器存取定時調(diào)整方法，其特 征在于，所述多個外部存儲器是與第一時鐘信號同步進行輸入輸出工作的時鐘同步型存儲器；所述多個個別存儲器接口的每一個利用第二時鐘信號，進行數(shù)據(jù)的輸入輸出工作，所 述第二時鐘信號是通過對所述第一時鐘信號進行延遲而得到的；所述存取定時是所述第一時鐘信號和所述第二時鐘信號的相位差；在所述存取定時調(diào)整步驟中包括存取判斷步驟，每當使被連接于所述被選擇的外部存儲器的個別存儲器接口中的存取 定時依次變更時，就判斷存取是否成功；以及相位差調(diào)整步驟，將最佳存取定時調(diào)整到在所述存取判斷步驟中判斷為存取成功時的 所述相位差的范圍內(nèi)。
13.如權利要求11所述的存儲器存取定時調(diào)整系統(tǒng)的存儲器存取定時調(diào)整方法，其特 征在于，包括外部存儲器負荷步驟，在該外部存儲器負荷步驟中，在執(zhí)行所述存取定時調(diào)整步驟的 同時，通過與所述被選擇的外部存儲器以外的外部存儲器連接的個別存儲器接口，從產(chǎn)生 指定的模型數(shù)據(jù)的模型產(chǎn)生電路，將指定的模型數(shù)據(jù)發(fā)送給所述被選擇的外部存儲器以外 的外部存儲器，從而向所述多個外部存儲器施加負荷。
14.如權利要求11所述的存儲器存取定時調(diào)整系統(tǒng)的存儲器存取定時調(diào)整方法，其特 征在于，在所述外部存儲器選擇步驟中包括比特保持步驟，將表示所述被選擇的外部存儲器的比特信息保持到存儲器選擇寄存 器；以及地址轉換步驟，通過被連接于所述多個個別存儲器接口的地址轉換電路，將保持在所 述存儲器選擇寄存器的比特信息轉換為所述被選擇的外部存儲器的地址。
15.如權利要求11所述的存儲器存取定時調(diào)整系統(tǒng)的存儲器存取定時調(diào)整方法，其特 征在于，在所述外部存儲器選擇步驟中包括比特保持步驟，將表示所述被選擇的外部存儲器的比特信息保持到存儲器選擇寄存 器；以及個別存儲器接口選擇步驟，根據(jù)被保持在所述存儲器選擇寄存器的比特信息，通過被 連接在所述多個個別存儲器接口的選擇電路，選擇被連接在所述被選擇的外部存儲器的個 別存儲器接口。
16.如權利要求11所述的存儲器存取定時調(diào)整系統(tǒng)的存儲器存取定時調(diào)整方法，其特 征在于，包括最佳值寫入步驟，在執(zhí)行所述存取定時調(diào)整步驟之后，將在所述存取定時調(diào)整步驟調(diào) 整的，并且分別與所述多個外部存儲器的每一個相對應的最佳存取定時寫入到非易失性存 儲器；最佳值讀出步驟，在所述最佳值寫入步驟之后，在系統(tǒng)啟動時讀出所述最佳存取定時；最佳值保持步驟，在所述最佳值讀出步驟之后，將所述多個外部存儲器的每一個所對 應的最佳存取定時，保持到所述多個個別存儲器接口的每一個所具有的定時個別設定寄存 器；以及寄存器最佳值使用步驟，在所述最佳值保持步驟之后，作為針對所述多個外部存儲器 的每一個的存取定時，而使用所述定時個別設定寄存器中所保持的所述最佳存取定時。
17.如權利要求16所述的存儲器存取定時調(diào)整系統(tǒng)的存儲器存取定時調(diào)整方法，其特征在于，所述存儲器存取定時調(diào)整方法包括最佳值再寫入步驟，在執(zhí)行所述最佳值寫入步驟之 后，每當啟動規(guī)定次數(shù)之后，重新調(diào)整存取定時，并將通過該存取定時的調(diào)整而得到的最佳 存取定時寫入到所述非易失性存儲器。
18.如權利要求16所述的存儲器存取定時調(diào)整系統(tǒng)的存儲器存取定時調(diào)整方法，其特 征在于，所述存儲器存取定時調(diào)整方法包括最佳值再寫入步驟，在執(zhí)行所述最佳值寫入步驟之 后，當事先被寫入到所述非易失性存儲器的定時設定值標志在系統(tǒng)啟動時示出無效的情況 下，重新調(diào)整存取定時，并將通過該存取定時的調(diào)整而得到的最佳存取定時寫入到所述非 易失性存儲器，所述定時設定值標志示出，已經(jīng)被寫入到所述非易失性存儲器的所述最佳 存取定時是否有效。
19.如權利要求11所述的存儲器存取定時調(diào)整系統(tǒng)的存儲器存取定時調(diào)整方法，其特 征在于，包括存儲器結構識別步驟，在執(zhí)行所述外部存儲器選擇步驟之前，通過存儲器信息輸入端 子，接收所述多個外部存儲器的結構的變更，以作為外部信號；以及存儲器地址變更步驟，按照在所述存儲器結構識別步驟接收的存儲器結構的變更信 息，來變更或者添加或者刪除被分配到所述多個外部存儲器的地址空間。
20.如權利要求11所述的存儲器存取定時調(diào)整系統(tǒng)的存儲器存取定時調(diào)整方法，其特 征在于，包括最佳范圍比較步驟，在執(zhí)行所述存取定時調(diào)整步驟之后，對通過所述存取定時的調(diào)整 而得到的存取定時的最佳范圍和規(guī)定值進行比較；以及警告輸出步驟，在所述最佳范圍比較步驟中，當所述存取定時的最佳范圍在所述規(guī)定 值以下的情況下，輸出警告消息。
全文摘要
本發(fā)明的存儲器存取定時調(diào)整裝置包括多個個別存儲器接口(632A-632D)，分別與所述多個外部存儲器(2)的每一個相連接，在向存儲器進行存取時進行數(shù)據(jù)的收發(fā)；模型產(chǎn)生電路(633)，產(chǎn)生指定的模型數(shù)據(jù)；以及處理器(60)，通過與被選擇的外部存儲器連接的個別存儲器接口對數(shù)據(jù)進行多次收發(fā)，并且在與被選擇的外部存儲器以外的外部存儲器連接的個別存儲器接口，和被選擇的外部存儲器以外的外部存儲器之間，對指定的模型數(shù)據(jù)進行收發(fā)，從而在向多個外部存儲器(2)施加負荷的同時調(diào)整存取定時。
文檔編號G06F12/00GK101925885SQ200980103369
公開日2010年12月22日 申請日期2009年1月14日 優(yōu)先權日2008年1月29日
發(fā)明者梶村利之 申請人:松下電器產(chǎn)業(yè)株式會社