專利名稱：一種存儲器多模訪問控制方法及其片上sram存儲器控制系統(tǒng)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及圖像編解碼領(lǐng)域，尤其涉及圖像編解碼處理的存儲器控制方法及其 控制系統(tǒng)。
背景技術(shù)：
H.264是由國際電信標準化部門(ITU-T)和制定MPEG的國際標準化組織 (ISO)/國際電工協(xié)會(IEC)共同制定的一種視頻編碼標準，以實現(xiàn)視頻的高壓縮比、高 圖像質(zhì)量、良好的網(wǎng)絡(luò)適應(yīng)性。H.264同時又被稱為MPEG-4AVC (“活動圖像專家組-4 的高級視頻編碼”)或稱為MPEG-4 PartlO。由于其相比以往標準的出色的性能，被人 們稱為新一代視頻編碼標準，在國際上受到了廣泛地重視和歡迎。HJ64解碼器的硬件設(shè) 計已成為研究的熱點，一個典型的H.264解碼器的流程圖如

圖1所示。整個解碼器大致 分為三個部分A.解碼殘差數(shù)據(jù)，B.解碼幀間或幀內(nèi)預(yù)測的數(shù)據(jù)，C.數(shù)據(jù)重建和去方塊 效應(yīng)濾波。關(guān)于H.264解碼器的組成，請參見參考文獻1 畢厚杰，《新一代視頻壓縮 編碼標準-HJ64/AVC》。
A部分包括幾乎所有圖像/視頻解碼其中都有的一些基本解碼步驟，比如熵解 碼、反量化和反變換。在熵解碼這步，解碼器會分析輸入的HJ64的比特流，然后得到 圖像數(shù)據(jù)(16X 16的宏塊)，并把它們送到反量化模塊來恢復(fù)初始的能量。反變換模塊會 把前面得到的數(shù)據(jù)從頻域轉(zhuǎn)換到時域。經(jīng)過以上的步驟，一個宏塊的像素殘差數(shù)據(jù)就被 解碼出來了。
B部分的功能是得到一個宏塊的預(yù)測數(shù)據(jù)。有兩種預(yù)測模式幀間預(yù)測和幀內(nèi) 預(yù)測。根據(jù)A部分解得的預(yù)測模式參數(shù)，解碼器選擇合適的預(yù)測器來生成一個宏塊的正 確的預(yù)測數(shù)據(jù)。
C部分的作用是數(shù)據(jù)重建和去塊效應(yīng)濾波。它根據(jù)A部分所得的殘差數(shù)據(jù)和B 部分所得的預(yù)測數(shù)據(jù)重建出一個宏塊的數(shù)據(jù)。然后，經(jīng)過去塊效應(yīng)濾波來減少方塊失真 以達到更好的圖像質(zhì)量。
去塊效應(yīng)濾波完成后，還采用了直接存儲器存儲裝置(DMA)把放在片內(nèi)靜態(tài)隨 機存儲器6RAM)中解碼好的數(shù)據(jù)搬運到片外同步動態(tài)隨機存儲器6DRAM)中，提高 系統(tǒng)的數(shù)據(jù)傳輸效率。
在解碼過程中，反量化反變換模塊(IQIT)、去塊效應(yīng)濾波模塊(DF)和直接存儲 器存儲模塊(DMA)將共享一塊片上SRAM作為數(shù)據(jù)臨時緩沖區(qū)(buffer)，存儲各個宏塊 的數(shù)據(jù)，作為這些模塊的數(shù)據(jù)交換區(qū)。
如圖2所示，是一個具有寫位段選擇功能的片上SRAM存儲器，其地址、數(shù)據(jù) 訪問機制如下
數(shù)據(jù)線寬度為64-bit，每個連續(xù)64-bit的數(shù)據(jù)占用一位地址；它的讀寫是時鐘同 步的，由時鐘信號(CIX)的上升沿觸發(fā)。片選信號為低電平(CEN = O)有效。當(dāng)片選信號有效且讀使能信號為高電平(CEN = 0，WEN=I)時，進入讀數(shù)據(jù)模式。在讀數(shù)據(jù) 模式時，數(shù)據(jù)根據(jù)地址信號A[i:0]讀取相應(yīng)地址的數(shù)據(jù)，輸出到輸出數(shù)據(jù)信號Q[63:0]。 當(dāng)片選信號有效且讀使能信號為低電平(CEN = 0，WEN = O)時，進入讀數(shù)據(jù)模式。根 據(jù)地址信號A[i:0]，輸入的數(shù)據(jù)D[63:0]被寫入相應(yīng)的地址中。輸入數(shù)據(jù)信號D[63:0]上 的數(shù)據(jù)會根據(jù)寫位段選擇信號BWEN[63:0]，使每個數(shù)據(jù)位各自可選是否寫入。當(dāng)寫位段 選擇腳BWEN|j]為低電平時，相應(yīng)的數(shù)據(jù)引腳D|j]被選中，數(shù)據(jù)根據(jù)地址信號寫入相應(yīng) 的地址中。下表列出了不同的信號組合所對應(yīng)的操作。關(guān)于SRAM的詳細介紹，請參 見參考文獻2 ((SMIC 65nm SRAM用戶手冊》。
權(quán)利要求
1.一種存儲器多模訪問控制方法，其特征在于將圖像數(shù)據(jù)中，1個16X16宏塊中 的每個4X4塊分為4行，分別為a、b、C、d，每行由4個字節(jié)的數(shù)據(jù)組成，訪問控制方 法包括以下過程在反量化反變換模式下，每個時鐘周期生成1列4個像素組成的32-bit數(shù)據(jù)，并把它 們寫入片上SRAM中；按順序先生成塊O的每列，再生成塊1的每列，依次直到塊15的 每列也生成完，再開始下一宏塊的生成；在塊中列的生成順序為先生成a行的第k個字 節(jié)、b行的第k個字節(jié)、c行的第k個字節(jié)、d行的第k個字節(jié)組成的32-bit數(shù)據(jù)，再生 成a行的第k+Ι個字節(jié)、b行的第k+Ι個字節(jié)、c行的第k+Ι個字節(jié)、d行的第k+Ι個字 節(jié)組成的32-bit數(shù)據(jù)；在解塊濾波模式下，每個時鐘周期讀取片上SRAM中的1行4個像素組成的32-bit數(shù) 據(jù)；按順序先讀取塊O的每行，再讀取塊1的每行，依次直到塊15的每行也讀取完，再 開始下一宏塊的讀取；在塊中行的讀取順序為先讀取a行，再讀取b行，再讀取c行， 最后讀取d行；在直接存儲器存儲模式下，每個時鐘周期讀取片上SRAM中2行8個像素組成的 64-bit數(shù)據(jù)，并把它們搬運到片外SDRAM中；做如下定義把16個塊分為8個塊對， 把塊O和和塊1稱為塊對0，把塊2和塊3稱為塊對1，以此類推，把塊14和塊15稱為 塊對7;按順序先讀取塊對0中的數(shù)據(jù)，再讀取塊對1中的數(shù)據(jù)，依次直到塊對7中的數(shù) 據(jù)也讀取完，再開始下一宏塊的讀取；在每個塊對中的數(shù)據(jù)讀取順序為從上到下，先 讀取2個a行，再讀取2個b行，再讀取2個c行，最后讀取2個d行；在缺省模式下，根據(jù)外部提供的片選使能信號、寫使能信號、寫位段選擇信號、地 址輸入信號和數(shù)據(jù)輸入信號對片上SRAM進行讀寫操作。
2.如權(quán)利要求1所述的一種存儲器多模訪問控制方法，其特征在于總線數(shù)據(jù)寬度 為64位，采用兩塊數(shù)據(jù)寬度為64位的片上SRAM支持數(shù)據(jù)存取方式。
3.如權(quán)利要求2所述的一種存儲器多模訪問控制方法，其特征在于所述1個16X16 的宏塊中的數(shù)據(jù)按如下的地址組織方式存儲在2塊片上SRAM中把1個16X16的宏塊的塊按先從左到右、在從上到下的順序從0到15排號，每個塊 分成a行、b行、c行、d行；設(shè)m=宏塊的序號，η=塊的序號，ρ = η除以2的余數(shù)，q = n-p+16Xm，k = n+p+16 Xm ；把第m個宏塊的第η塊的a行的數(shù)據(jù)放在第ρ個SRAM的地址塊q的低32_bit中， 把第m個宏塊的第η塊的b行的數(shù)據(jù)放在第ρ個SRAM的地址塊q的高32_bit中，把第 m個宏塊的第η塊的c行的數(shù)據(jù)放在第ρ+1個SRAM的地址塊k的低32_bit中，把第m 個宏塊的第η塊的c行的數(shù)據(jù)放在第ρ+1個SRAM的地址塊k的高32_bit中。
4.一種用以實現(xiàn)如權(quán)利要求1所述的存儲器多模訪問控制方法的存儲器控制系統(tǒng)，其 特征在于所述存儲器控制系統(tǒng)由2塊SRAM組成，2塊SRAM按照全局的排列順序， 全局地址塊按照兩塊SRAM地址塊交替遞增的順序排列；所述存儲器控制系統(tǒng)包括片選生成部，其輸入信號有地址模式信號、轉(zhuǎn)置模式信號、地址輸入信號的低2位 和片選使能信號；輸出信號為SRAMO的片選信號和SRAMl的片選信號；在缺省模式 下，依照照全局地址塊排列的方式，根據(jù)地址輸入信號的最低位選擇哪塊SRAM的片選使能信號有效；轉(zhuǎn)置模式有效時，由于兩塊SRAM的地址塊都要被訪問，故兩塊SRAM的片選使能信號都有效；地址模式有效而轉(zhuǎn)置模式無效時，根據(jù)地址輸入信號的低2位 來選擇哪塊SRAM的片選使能信號有效；寫位段選擇生成部，其輸入信號有地址模式信號、轉(zhuǎn)置模式信號、地址輸入信號的 低2位和寫使能信號；輸出信號為SRAMO的寫使能信號、寫位段選擇信號和SRAMl的 寫使能信號、寫位段選擇信號；按照前文所描述的地址、數(shù)據(jù)組織形式，根據(jù)輸入的地 址和模式選擇哪塊SRAM的哪個地址塊的哪幾個字節(jié)被選中以及是否被寫入；地址譯碼部，其輸入信號為地址模式信號、轉(zhuǎn)置模式信號和地址輸入信號；輸出信 號為SRAMO的地址輸入信號和SRAMl的地址輸入信號；按照前文所述的地址、數(shù)據(jù)組 織形式，根據(jù)輸入的地址和模式來生成每塊SRAM的相對地址塊；輸入數(shù)據(jù)分配部，其輸入信號為地址模式信號、轉(zhuǎn)置模式信號、地址輸入信號的低 位和輸入數(shù)據(jù)；輸出信號為SRAMO的輸入數(shù)據(jù)信號和SRAMl的輸入數(shù)據(jù)信號；按照 前文所述的數(shù)據(jù)組織方式，根據(jù)輸入的地址和模式選擇信號把輸入的數(shù)據(jù)進行分配、重 組，分配到2塊SRAM中去；輸出數(shù)據(jù)組合部，其輸入信號為地址模式信號、轉(zhuǎn)置模式信號和地址輸入信號的低 位；輸出信號為總的輸出數(shù)據(jù)信號；按照前文所述的地址組織形式，根據(jù)輸入的地址和 模式選擇信號把兩塊SRAM輸出的數(shù)據(jù)進行重組、拼接，得到滿足要求的輸出數(shù)據(jù)。
5.如權(quán)利要求4所述的存儲器控制系統(tǒng)，其特征在于將各種訪問模式按地址模式 和轉(zhuǎn)置模式劃分在反量化反變換模式下，每次是一列一列訪問的，在塊中不是按一行一行的順序訪 問，所以屬于轉(zhuǎn)置模式，即轉(zhuǎn)置模式狀態(tài)量設(shè)為1;由于每次訪問1列的32-bit數(shù)據(jù)，故 相對于缺省模式，地址模式時是特殊的，地址模式狀態(tài)量設(shè)為1 ；在去塊效應(yīng)濾波模式下，每次訪問1行的32-bit數(shù)據(jù)，故沒有轉(zhuǎn)置，轉(zhuǎn)置模式狀態(tài)量 設(shè)為0，但地址模式是特殊的，地址模式狀態(tài)量設(shè)為1;在直接存儲器存儲模式下，每次訪問的不是同一個塊中的數(shù)據(jù)，故屬于轉(zhuǎn)置模式， 轉(zhuǎn)置模式狀態(tài)量設(shè)為1;每次訪問2行的64-bit數(shù)據(jù)，故屬于普通的地址模式，地址模式 狀態(tài)量屬于0;在缺省模式下，轉(zhuǎn)置模式狀態(tài)量設(shè)為0，地址模式狀態(tài)量設(shè)為0。
6.如權(quán)利要求4或5所述的存儲器控制系統(tǒng)，其特征在于向SRAM中寫數(shù)據(jù)只要在 時鐘的上升沿提供數(shù)據(jù)和控制信號就可以，而對SRAM的讀操作需要一個時鐘周期才能 把SRAM中的數(shù)據(jù)讀出來；控制信號經(jīng)過觸發(fā)器保持一個時鐘周期，以供從兩塊SRAM 中讀出數(shù)據(jù)后進行數(shù)據(jù)拼接時使用。
全文摘要
一種存儲器多模訪問控制方法，將圖像數(shù)據(jù)中，1個16×16宏塊中的每個4×4塊分為4行，分別為a、b、c、d，每行由4個字節(jié)的數(shù)據(jù)，訪問控制方法包括以下過程在反量化反變換模式、解塊濾波模式下、直接存儲器存儲模式的存儲機制，在缺省模式下，根據(jù)外部提供的片選使能信號、寫使能信號、寫位段選擇信號、地址輸入信號和數(shù)據(jù)輸入信號對片上SRAM進行讀寫操作。以及提供了實現(xiàn)該多模訪問控制方法的存儲器控制系統(tǒng)。本發(fā)明提供一種能靈活切換訪問模式、具有轉(zhuǎn)置存儲功能、提升圖像存儲讀寫效率的存儲器多模訪問控制方法及其存儲器控制系統(tǒng)。
文檔編號G06F12/06GK102023944SQ20101059482
公開日2011年4月20日 申請日期2010年12月18日 優(yōu)先權(quán)日2010年12月18日
發(fā)明者嚴曉浪, 修思文, 馬德, 黃凱 申請人:浙江大學(xué)