專利名稱：一種輸入和輸出數(shù)據(jù)的方法和設(shè)備的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及電子領(lǐng)域，特別涉及一種輸入和輸出數(shù)據(jù)的方法和設(shè)備。
背景技術(shù)：
視頻設(shè)備通常具有采集數(shù)據(jù)和輸出數(shù)據(jù)的功能，將采集的數(shù)據(jù)以一定的速率輸出，顯示給用戶。對(duì)視頻設(shè)備中的視頻圖像進(jìn)行回放時(shí)，由于輸入視頻設(shè)備的數(shù)據(jù)的速率與視頻設(shè)備輸出數(shù)據(jù)的速率不同，在回放視頻圖像時(shí)容易出現(xiàn)回放空白或視頻堵塞的情況， 因此要對(duì)輸入和輸出數(shù)據(jù)的方式進(jìn)行控制。現(xiàn)有輸入和輸出數(shù)據(jù)時(shí)，將輸入的數(shù)據(jù)逐行緩存到視頻設(shè)備的SRAM(MaticRAM， 靜態(tài)隨機(jī)存儲(chǔ)器)，并將緩存的數(shù)據(jù)逐行輸出。在實(shí)現(xiàn)本發(fā)明的過程中，發(fā)明人發(fā)現(xiàn)現(xiàn)有技術(shù)至少存在以下問題現(xiàn)有技術(shù)逐行輸出緩存到視頻設(shè)備的SRAM中的數(shù)據(jù)，若要獲取隔行數(shù)據(jù)時(shí)，還需要對(duì)輸出的數(shù)據(jù)進(jìn)行二次處理，對(duì)數(shù)據(jù)的處理能力較弱，另外SRAM在芯片內(nèi)的面積很大，大大提高了芯片的成本。

發(fā)明內(nèi)容
為了輸出隔行數(shù)據(jù)并降低芯片的成本，本發(fā)明實(shí)施例提供了一種輸入和輸出數(shù)據(jù)的方法和設(shè)備。所述技術(shù)方案如下一種輸入和輸出數(shù)據(jù)的方法，所述方法包括接收輸入的數(shù)據(jù)，將所述數(shù)據(jù)緩存到同步動(dòng)態(tài)隨機(jī)存儲(chǔ)器的第一分區(qū)和第二分區(qū)，所述第一分區(qū)緩存滿一行數(shù)據(jù)后，將數(shù)據(jù)緩存到所述第二分區(qū)，并在所述第二分區(qū)緩存滿一行數(shù)據(jù)后繼續(xù)緩存到所述第一分區(qū)，依次循環(huán)進(jìn)行緩存；逐行輸出所述第一分區(qū)緩存的所有數(shù)據(jù)后，輸出所述第二分區(qū)緩存的數(shù)據(jù)。進(jìn)一步地，所述方法還包括所述第一分區(qū)和所述第二分區(qū)緩存的數(shù)據(jù)之和大于預(yù)設(shè)的第一閾值時(shí)，將輸入的數(shù)據(jù)切換到第三分區(qū)和第四分區(qū)進(jìn)行緩存；逐行輸出所述第三分區(qū)緩存的所有數(shù)據(jù)后，輸出所述第四分區(qū)緩存的數(shù)據(jù)。其中，所述第三分區(qū)和所述第四分區(qū)輸出的數(shù)據(jù)之和大于第二閾值時(shí)，根據(jù)所述第一分區(qū)和所述第二分區(qū)緩存的數(shù)據(jù)之和與第一閾值的關(guān)系確定繼續(xù)輸出數(shù)據(jù)的分區(qū)。其中，所述第一分區(qū)和所述第二分區(qū)的行地址相同，所述第三分區(qū)和所述第四分區(qū)的行地址相同，且所述第一分區(qū)和所述第二分區(qū)的行地址小于所述第三分區(qū)和所述第四分區(qū)的行地址；所述第一分區(qū)和所述第三分區(qū)的行地址的最高位相同，所述第二分區(qū)和所述第四分區(qū)的行地址的最高位相同。具體地，所述數(shù)據(jù)具體包括像素，所述預(yù)設(shè)的第一閾值具體包括分區(qū)緩存的像素滿一幀；相應(yīng)地，所述第一分區(qū)和所述第二分區(qū)緩存的數(shù)據(jù)之和大于預(yù)設(shè)的第一閾值時(shí)， 將輸入的數(shù)據(jù)切換到所述第三分區(qū)和所述第四分區(qū)進(jìn)行緩存，具體包括
所述第一分區(qū)和所述第二分區(qū)緩存的像素滿一幀時(shí)，將輸入的像素緩存到所述第三分區(qū)和所述第四分區(qū)，同時(shí)所述第一分區(qū)和所述第二分區(qū)輸出像素。具體地，所述數(shù)據(jù)具體包括像素，所述預(yù)設(shè)的第二閾值具體包括分區(qū)輸出的像素滿一場，所述預(yù)設(shè)的第一閾值具體包括分區(qū)緩存的像素滿一幀；相應(yīng)地，所述第三分區(qū)和所述第四分區(qū)輸出的數(shù)據(jù)之和大于預(yù)設(shè)的第二閾值時(shí)， 根據(jù)所述第一分區(qū)和所述第二分區(qū)緩存的數(shù)據(jù)之和與第一閾值的關(guān)系確定繼續(xù)輸出數(shù)據(jù)的分區(qū)具體包括所述第三分區(qū)和所述第四分區(qū)輸出的像素滿一場時(shí)，根據(jù)所述第一分區(qū)和所述第二分區(qū)緩存的像素是否滿一幀確定輸出下一場像素的分區(qū)，若所述第一分區(qū)和所述第二分區(qū)緩存的像素滿一幀，則所述第一分區(qū)和所述第二分區(qū)輸出下一場像素，否則繼續(xù)由所述第三分區(qū)和所述第四分區(qū)輸出下一場像素。本發(fā)明實(shí)施例還提供了一種控制輸入和輸出數(shù)據(jù)的設(shè)備，具體包括輸入列地址控制單元，輸入BANK控制單元，輸入行地址控制單元，輸出列地址控制單元，輸出BANK控制單元和輸出行地址控制單元；所述輸入列地址控制單元，用于將數(shù)據(jù)逐行緩存到同步動(dòng)態(tài)隨機(jī)存儲(chǔ)器的第一分區(qū)和第二分區(qū)；所述輸入BANK控制單元，連接所述輸入列地址控制單元，用于控制數(shù)據(jù)在第一分區(qū)緩存滿一行后，切換到第二分區(qū)進(jìn)行緩存；所述輸入行地址控制單元，連接所述BANK控制單元，用于控制數(shù)據(jù)逐行輸入到第一分區(qū)和第二分區(qū)中；所述輸出列地址控制單元，連接所述輸入列地址控制單元，用于控制所述第一分區(qū)和第二分區(qū)輸出數(shù)據(jù)；所述輸出行地址控制單元，連接所述輸出列地址控制單元，用于逐行輸出所述第一分區(qū)和所述第二中的數(shù)據(jù)；所述輸出BANK控制單元，連接所述輸出行地址控制單元，用于控制逐行輸出所述第一分區(qū)的所有數(shù)據(jù)后輸出所述第二分區(qū)的數(shù)據(jù)，或控制逐行輸出所述第三分區(qū)的所有數(shù)據(jù)后輸出所述第四分區(qū)的數(shù)據(jù)。進(jìn)一步地，所述輸入行地址控制單元還包括若所述第一分區(qū)和所述第二分區(qū)緩存的數(shù)據(jù)之和大于第一閾值時(shí)，將輸入的數(shù)據(jù)切換到第三分區(qū)和第四分區(qū)進(jìn)行緩存；所述輸出行地址控制單元還包括若所述第三分區(qū)和所述第四分區(qū)輸出的數(shù)據(jù)之和大于第二閾值時(shí)，根據(jù)所述第一分區(qū)和所述第二分區(qū)緩存的數(shù)據(jù)之和與第一閾值的關(guān)系確定繼續(xù)輸出數(shù)據(jù)的分區(qū)；所述輸出BANK控制單元還包括逐行輸出所述第三分區(qū)緩存的所有數(shù)據(jù)后，輸出所述第四分區(qū)緩存的數(shù)據(jù)。具體地，所述輸入列地址控制單元具體包括第一計(jì)數(shù)子單元、第一清零子單元和第一進(jìn)位子單元；所述第一計(jì)數(shù)子單元用于預(yù)設(shè)第一計(jì)數(shù)位，并對(duì)輸入的數(shù)據(jù)進(jìn)行計(jì)數(shù)得到第一計(jì)數(shù)值；所述第一清零子單元用于當(dāng)?shù)谝挥?jì)數(shù)子單元得到的第一計(jì)數(shù)值大于預(yù)設(shè)的第一計(jì)數(shù)位時(shí)進(jìn)行清零操作，以使第一計(jì)數(shù)子單元重新進(jìn)行計(jì)數(shù)操作；所述第一進(jìn)位子單元用于當(dāng)?shù)谝挥?jì)數(shù)子單元得到的第一計(jì)數(shù)值大于預(yù)設(shè)的第一計(jì)數(shù)位時(shí)，將進(jìn)位后的第一計(jì)數(shù)值的最高位輸入到第二計(jì)數(shù)子單元，以使數(shù)據(jù)逐行緩存到第一分區(qū)和第二分區(qū)；所述輸入BANK控制單元具體包括第二計(jì)數(shù)子單元、第二清零子單元和第二進(jìn)位子單元；所述第二計(jì)數(shù)子單元用于預(yù)設(shè)第二計(jì)數(shù)位，根據(jù)輸入列地址控制單元中的第一進(jìn)位子單元輸入的第一計(jì)數(shù)值的最高位進(jìn)行計(jì)數(shù)得到第二計(jì)數(shù)值；所述第二清零子單元用于第二計(jì)數(shù)子單元得到的第二計(jì)數(shù)值大于預(yù)設(shè)的第二計(jì)數(shù)位時(shí)進(jìn)行清零操作，以使第二計(jì)數(shù)子單元重新進(jìn)行計(jì)數(shù)操作；所述第二進(jìn)位子單元用于當(dāng)?shù)诙?jì)數(shù)子單元得到的第二計(jì)數(shù)值大于預(yù)設(shè)的第二計(jì)數(shù)位時(shí)，將進(jìn)位后的第二計(jì)數(shù)值輸入到第三計(jì)數(shù)子單元，以使在第一分區(qū)緩存滿一行數(shù)據(jù)后，切換到第二分區(qū)進(jìn)行緩存；所述輸入行地址控制單元具體包括第三計(jì)數(shù)子單元、第三清零子單元和第三進(jìn)位子單元；所述第三計(jì)數(shù)子單元用于預(yù)設(shè)第三計(jì)數(shù)位，并對(duì)輸入數(shù)據(jù)的行數(shù)進(jìn)行計(jì)數(shù)得到第三計(jì)數(shù)值；所述第三清零子單元用于當(dāng)?shù)谌?jì)數(shù)子單元得到的第三計(jì)數(shù)值大于預(yù)設(shè)的第三計(jì)數(shù)位時(shí)進(jìn)行清零操作，以使第三計(jì)數(shù)子單元重新進(jìn)行計(jì)數(shù)操作；所述第三進(jìn)位子單元用于當(dāng)?shù)谌?jì)數(shù)值大于預(yù)設(shè)的第三計(jì)數(shù)位時(shí)，以使輸入的數(shù)據(jù)切換到第三分區(qū)和第四分區(qū)進(jìn)行緩存。具體地，所述輸出列地址控制單元具體包括第四計(jì)數(shù)子單元、第四清零子單元和第四進(jìn)位子單元；所述第四計(jì)數(shù)子單元用于預(yù)設(shè)第四計(jì)數(shù)位，并控制第一分區(qū)和第二分區(qū)輸出數(shù)據(jù)；所述第四清零子單元用于當(dāng)?shù)谒挠?jì)數(shù)子單元得到的第四計(jì)數(shù)值大于預(yù)設(shè)的第四計(jì)數(shù)位時(shí)進(jìn)行清零操作，以使第四計(jì)數(shù)子單元重新進(jìn)行計(jì)數(shù)操作；所述第四進(jìn)位子單元用于當(dāng)?shù)谒挠?jì)數(shù)子單元得到的第四計(jì)數(shù)值大于預(yù)設(shè)的第四計(jì)數(shù)位時(shí)，將進(jìn)位后的第四計(jì)數(shù)值輸入到第五計(jì)數(shù)器；所述輸出行地址控制單元具體包括第五計(jì)數(shù)子單元、第五清零子單元和第五進(jìn)位子單元；所述第五計(jì)數(shù)子單元用于預(yù)設(shè)第五計(jì)數(shù)位，根據(jù)第四計(jì)數(shù)值將輸出的數(shù)據(jù)進(jìn)行計(jì)數(shù)得到第五計(jì)數(shù)值；所述第五清零子單元用于當(dāng)?shù)谖逵?jì)數(shù)子單元得到的第五計(jì)數(shù)值大于預(yù)設(shè)的第五計(jì)數(shù)位時(shí)進(jìn)行清零操作；所述第五進(jìn)位子單元用于當(dāng)?shù)谖逵?jì)數(shù)值大于預(yù)設(shè)第五計(jì)數(shù)位時(shí)，判斷第一分區(qū)和第二分區(qū)緩存的數(shù)據(jù)是否大于第一閾值，以確定輸出下一場數(shù)據(jù)的分區(qū)；所述輸出BANK控制單元具體包括第六計(jì)數(shù)子單元、第六清零子單元和第六進(jìn)位子單元；所述第六計(jì)數(shù)子單元用于預(yù)設(shè)第六計(jì)數(shù)位，根據(jù)輸出行地址控制單元輸入的第五計(jì)數(shù)值的最高位進(jìn)行計(jì)數(shù)得到第六計(jì)數(shù)值；所述第六清零子單元用于當(dāng)?shù)诹?jì)數(shù)值大于預(yù)設(shè)的第六計(jì)數(shù)位時(shí)執(zhí)行清零操作；所述第六進(jìn)位子單元用于當(dāng)?shù)诹?jì)數(shù)值大于預(yù)設(shè)的第六計(jì)數(shù)位時(shí)切換輸出數(shù)據(jù)的分區(qū)。本發(fā)明實(shí)施例提供的技術(shù)方案帶來的有益效果是通過將輸入的數(shù)據(jù)在 SDRAM (Synchronous Dynamic Random Access Memory，同步動(dòng)態(tài)隨機(jī)存儲(chǔ)器)的第一分區(qū)和第二分區(qū)進(jìn)行緩存，并逐行輸出第一分區(qū)的所有數(shù)據(jù)后，輸出第二分區(qū)的數(shù)據(jù)，從而能夠?qū)⒕彺娴臄?shù)據(jù)隔行輸出，達(dá)到了單獨(dú)輸出奇場數(shù)據(jù)或偶場數(shù)據(jù)的效果；另外，由于采用了 SDRAM緩存數(shù)據(jù)，降低了芯片成本。


圖1是本發(fā)明實(shí)施例1中提供的輸入和輸出數(shù)據(jù)的方法流程圖2是本發(fā)明實(shí)施例2中提供的輸入和輸出數(shù)據(jù)的方法流程圖；圖3是本發(fā)明實(shí)施例2中提供的SDRAM的結(jié)構(gòu)示意圖；圖4是本發(fā)明實(shí)施例3中提供的控制輸入和輸出數(shù)據(jù)的設(shè)備的結(jié)構(gòu)示意圖。
具體實(shí)施例方式為使本發(fā)明的目的、技術(shù)方案和優(yōu)點(diǎn)更加清楚，下面將結(jié)合附圖對(duì)本發(fā)明實(shí)施方式作進(jìn)一步地詳細(xì)描述。實(shí)施例1參見圖1，本發(fā)明實(shí)施例提供了一種輸入和輸出數(shù)據(jù)的方法，具體包括步驟101 接收輸入的數(shù)據(jù)，將所述數(shù)據(jù)緩存到第一分區(qū)和第二分區(qū)，具體地，所述第一分區(qū)緩存滿一行數(shù)據(jù)后，將數(shù)據(jù)緩存到所述第二分區(qū)，并在所述第二分區(qū)緩存滿一行數(shù)據(jù)后繼續(xù)緩存到所述第一分區(qū)，依次循環(huán)進(jìn)行緩存；步驟102 逐行輸出所述第一分區(qū)緩存的所有數(shù)據(jù)后，輸出所述第二分區(qū)緩存的數(shù)據(jù)。本實(shí)施例提供的輸入和輸出數(shù)據(jù)的方法，通過將輸入的數(shù)據(jù)在SDRAM的第一分區(qū)和第二分區(qū)進(jìn)行緩存，并逐行輸出第一分區(qū)的所有數(shù)據(jù)后，輸出第二分區(qū)的數(shù)據(jù)，從而能夠?qū)⒕彺娴臄?shù)據(jù)隔行輸出，達(dá)到了單獨(dú)輸出奇場數(shù)據(jù)或偶場數(shù)據(jù)的效果；同時(shí)，由于采用了 SDRAM緩存數(shù)據(jù)，降低了芯片成本；另外對(duì)于同一個(gè)分區(qū)，既能緩存數(shù)據(jù)也能輸出數(shù)據(jù)，提高了每個(gè)分區(qū)的利用率，提高了輸出數(shù)據(jù)的效率，實(shí)現(xiàn)了緩存數(shù)據(jù)的速率和輸出速率不匹配時(shí)的穩(wěn)定輸出，保證了數(shù)據(jù)輸出的連續(xù)性和實(shí)時(shí)性。實(shí)施例2本實(shí)施例采用SDRAM緩存并輸出數(shù)據(jù)，該SDRAM有2個(gè)BANK，實(shí)際應(yīng)用中，可以采用一片至少16Mb的16位SDRAM，如采用IS42VS16100E芯片，該IS42VS16100E芯片是一片 521K Words χ 16Bits χ 2Banks 的 SDRAM。它有兩個(gè) Bank，每個(gè) Bank 有 2048 行(行地址 0x0-0x7FF)，每行有256列(列地址OxO-OxFF)存儲(chǔ)單元。每個(gè)存儲(chǔ)單元為16bit。為了保證數(shù)據(jù)輸出的連續(xù)性和實(shí)時(shí)性，本實(shí)施例根據(jù)SDRAM的行地址對(duì)SDRAM進(jìn)行分區(qū)，分為4個(gè)區(qū)域第一分區(qū)AO、第二分區(qū)Al、第三分區(qū)B0、第四分區(qū)Bi，參見圖2，其中，第一分區(qū)AO、第二分區(qū)Al統(tǒng)稱A區(qū)，第三分區(qū)B0、第四分區(qū)Bl統(tǒng)稱B區(qū)，第一分區(qū)AO、 第三分區(qū)BO統(tǒng)稱0區(qū)，第二分區(qū)Al、第四分區(qū)Bl統(tǒng)稱1區(qū)，具體地，本實(shí)施例中以采用 IS42VS16100E芯片為例進(jìn)行說明，可以將行地址0x0_0x3FF分為A區(qū)，行地址0x400_0x7FF 分為B區(qū)，BankO為0區(qū)，Bankl為1區(qū)，本實(shí)施例中的數(shù)據(jù)具體包括像素。參見圖3，本發(fā)明實(shí)施例提供了一種輸入和輸出數(shù)據(jù)的方法，具體包括步驟201 接收輸入的像素，并將像素依序緩存到AO區(qū)和Al區(qū)，并同時(shí)由BO區(qū)和 Bl區(qū)輸出像素；針對(duì)該步驟，本實(shí)施例具體根據(jù)分區(qū)的行地址依序緩存像素，將輸入的像素依序緩存到A區(qū)的0行(AO區(qū)的0行，Al區(qū)的0行)，A區(qū)的1行(A0區(qū)的1行，Al區(qū)的1行)， A區(qū)的2行(A0區(qū)的2行，Al區(qū)的2行)……也就是說首先緩存到AO區(qū)的0行，Al區(qū)的1 行，并依序緩存到AO區(qū)的1行，Al區(qū)的1行等，從而將輸入的像素依序緩存到A區(qū)。步驟202 =A區(qū)緩存的像素滿一幀時(shí)，將輸入的像素緩存到BO區(qū)和Bl區(qū)，并同時(shí)通過AO區(qū)和Al區(qū)輸出像素；針對(duì)該步驟，本實(shí)施例中設(shè)定第一閾值具體包括分區(qū)緩存的像素滿一幀；本實(shí)施例設(shè)定A區(qū)緩存的像素滿一幀時(shí)，將輸入的像素緩存到B區(qū)，是為了在分區(qū)緩存的像素已滿一幀時(shí)，輸出該幀的像素。該步驟中B區(qū)中緩存像素的方式與上述步驟201在A區(qū)中緩存像素的方法相同， 也是根據(jù)分區(qū)的行地址依序緩存像素，即將輸入的像素依序緩存到B區(qū)的0行，B區(qū)的1行， B區(qū)的2行……此處不再贅述。步驟203 分區(qū)輸出的像素滿一場時(shí)，根據(jù)另一分區(qū)緩存的像素是否滿一幀確定輸出下一場像素的分區(qū)。針對(duì)該步驟，本實(shí)施例設(shè)定第二閾值具體包括分區(qū)輸出的像素滿一場；具體地，分區(qū)輸出的像素滿一場時(shí)，根據(jù)另一分區(qū)緩存的像素是否滿一幀確定輸出下一場像素的分區(qū)具體包括在步驟201中B區(qū)輸出的像素滿一場的條件下，若A區(qū)緩存的像素滿一幀時(shí)，則A 區(qū)輸出下一場像素，若A區(qū)緩存的像素不滿一幀，則B區(qū)繼續(xù)輸出下一場像素。或，在步驟202中A區(qū)輸出的像素滿一場的條件下，若B區(qū)緩存的像素滿一幀時(shí)，則B 區(qū)輸出下一場像素，若B區(qū)緩存的像素不滿一幀，則A區(qū)繼續(xù)輸出下一場像素。本實(shí)施例中根據(jù)分區(qū)緩存的像素是否滿一幀，確定輸出下一場像素的分區(qū)的意義是在分區(qū)輸出的像素滿一場時(shí)，若另一分區(qū)緩存的像素滿一幀，則表明另一分區(qū)中新的一幀已經(jīng)準(zhǔn)備好，則另一分區(qū)輸出下一場像素，否則繼續(xù)由當(dāng)前分區(qū)輸出下一場像素。例如，對(duì)于步驟201中，若A區(qū)緩存的像素滿一幀，則表明A區(qū)中新的一幀已經(jīng)準(zhǔn)備好，在此條件下，若B區(qū)輸出完整一場后，即切換到另一區(qū)(A區(qū))輸出下一場像素，切換的同時(shí)，A區(qū)緩存的像素已經(jīng)不滿一幀；同理，對(duì)于步驟202中，若B區(qū)緩存的像素滿一幀， 則表明B區(qū)中新的一幀已經(jīng)準(zhǔn)備好，在此條件下，若A區(qū)輸出完整一場后，即切換到另一區(qū) (B區(qū))輸出下一場，切換的同時(shí)，B區(qū)緩存的像素已經(jīng)不滿一幀。本實(shí)施例中接收逐行輸入的像素，并將接收的像素根據(jù)奇偶場隔行輸出，實(shí)現(xiàn)了視頻采集設(shè)備逐行將像素輸入到SDRAM中，而回放設(shè)備隔行輸出像素的轉(zhuǎn)換。對(duì)于像素的輸入，將輸入的第0行像素輸入到0區(qū)(AO或B0)，第1行輸入到1區(qū)， 第2行輸入到0區(qū)，第3行輸入到1區(qū)……如此逐行切換。即，0區(qū)緩存偶行像素，1區(qū)緩存
奇行像素。對(duì)于像素的輸出，在輸出狀態(tài)機(jī)的控制下，通過AO區(qū)或BO區(qū)依次將整個(gè)0區(qū)的像素輸出，完成偶場的輸出，再通過Al區(qū)或Bl區(qū)依次將整個(gè)1區(qū)輸出奇場……如此切換，依次輸出奇偶場。本實(shí)施例提供的方法，通過將輸入的數(shù)據(jù)在第一分區(qū)和第二分區(qū)緩存，并逐行輸出所述第一分區(qū)緩存的所有數(shù)據(jù)后，輸出所述第二分區(qū)緩存的數(shù)據(jù)，從而能夠?qū)⒕彺娴臄?shù)據(jù)隔行輸出，達(dá)到了單獨(dú)輸出奇場數(shù)據(jù)或偶場數(shù)據(jù)的效果，滿足了只針對(duì)奇場數(shù)據(jù)或偶場數(shù)據(jù)的回放設(shè)備的需求；同時(shí)，由于采用了 SDRAM緩存數(shù)據(jù)，降低了芯片成本；另外對(duì)于同一個(gè)分區(qū)，既能緩存數(shù)據(jù)也能輸出數(shù)據(jù)，提高了每個(gè)分區(qū)的利用率，也提高了輸出數(shù)據(jù)的效率，實(shí)現(xiàn)了緩存數(shù)據(jù)的速率和輸出速率不匹配時(shí)的穩(wěn)定輸出，保證了數(shù)據(jù)輸出的連續(xù)性和實(shí)時(shí)性。
實(shí)施例3參見圖4，本發(fā)明實(shí)施例提供了一種控制輸入和輸出數(shù)據(jù)的設(shè)備，具體包括輸入列地址控制單元301，輸入BANK控制單元302，輸入行地址控制單元303，輸出列地址控制單元 304，輸出BANK控制單元305和輸出行地址控制單元306，其中輸入列地址控制單元301，用于將數(shù)據(jù)緩存到同步動(dòng)態(tài)隨機(jī)存儲(chǔ)器的第一分區(qū)和第二分區(qū)；輸入BANK控制單元302，連接所述輸入列地址控制單元301，用于控制數(shù)據(jù)在第一分區(qū)緩存滿一行后，切換到第二分區(qū)進(jìn)行緩存；輸入行地址控制單元303，連接所述BANK控制單元302，用于控制數(shù)據(jù)逐行輸入到第一分區(qū)和第二分區(qū)中；輸出列地址控制單元304，連接所述輸入列地址控制單元301，用于控制所述第一分區(qū)和第二分區(qū)輸出數(shù)據(jù)；輸出行地址控制單元305，連接所述輸出列地址控制單元304，用于逐行輸出所述第一分區(qū)和所述第二分區(qū)中的數(shù)據(jù)；輸出BANK控制單元306，連接所述輸出行地址控制單元305，用于控制逐行輸出所述第一分區(qū)的所有數(shù)據(jù)后輸出所述第二分區(qū)的數(shù)據(jù)。具體地，本實(shí)施例中的緩存是指時(shí)間上的緩，如在某一時(shí)刻，當(dāng)前幀數(shù)據(jù)輸入到第一分區(qū)或第二分區(qū)，此處從第三分區(qū)或第四分區(qū)輸出的是前一幀的數(shù)據(jù)。而這前一幀的數(shù)據(jù)，是在前一時(shí)刻緩存到第三分區(qū)或第四分區(qū)的。也就是說隨著時(shí)間的前進(jìn)，當(dāng)前幀被輪流地緩存到第一分區(qū)和第二分區(qū)，第三分區(qū)和第四分區(qū)，而輸出也是輪流地從第三分區(qū)和第四分區(qū)、第一分區(qū)和第二分區(qū)輸出。在某個(gè)時(shí)刻，將數(shù)據(jù)緩存到第一分區(qū)和第二分區(qū)，同時(shí)，此時(shí)由第三分區(qū)和第四分區(qū)輸出之前已經(jīng)緩存到第三分區(qū)和第四分區(qū)的數(shù)據(jù)，而對(duì)于以后的某個(gè)時(shí)刻，可能將數(shù)據(jù)切換到第三分區(qū)和第四分區(qū)進(jìn)行緩存數(shù)據(jù)，同時(shí)，此時(shí)由第一分區(qū)和第二分區(qū)輸出之前已經(jīng)緩存到第一分區(qū)和第二分區(qū)的數(shù)據(jù)。對(duì)于某個(gè)分區(qū)，在某個(gè)時(shí)刻是用于緩存輸入的數(shù)據(jù)的，而在另一個(gè)時(shí)刻，該分區(qū)可能是用于輸出緩存數(shù)據(jù)的，因而，對(duì)于分區(qū)而言，既能緩存數(shù)據(jù)，也能輸出數(shù)據(jù)。本實(shí)施例以將數(shù)據(jù)緩存到第一分區(qū)和第二分區(qū)為例進(jìn)行說明，同理也可以將數(shù)據(jù)緩存到第三分區(qū)和第四分區(qū)，具體實(shí)施方式
與上述實(shí)施例類似，此處不再贅述。具體地，下面對(duì)輸入列地址控制單元，輸入BANK控制單元，輸入行地址控制單元，輸出列地址控制單元，輸出BANK控制單元，輸出行地址控制單元的結(jié)構(gòu)進(jìn)行詳細(xì)說明；輸入列地址控制單元301具體包括第一計(jì)數(shù)子單元、第一清零子單元和第一進(jìn)位子單元，第一計(jì)數(shù)子單元用于預(yù)設(shè)第一計(jì)數(shù)位，并對(duì)輸入的數(shù)據(jù)進(jìn)行計(jì)數(shù)得到第一計(jì)數(shù)值； 第一清零子單元用于當(dāng)?shù)谝挥?jì)數(shù)子單元得到的第一計(jì)數(shù)值大于預(yù)設(shè)的第一計(jì)數(shù)位時(shí)進(jìn)行清零操作，以使第一計(jì)數(shù)子單元重新進(jìn)行計(jì)數(shù)操作；第一進(jìn)位子單元用于當(dāng)?shù)谝挥?jì)數(shù)子單元得到的第一計(jì)數(shù)值大于預(yù)設(shè)的第一計(jì)數(shù)位時(shí)，將進(jìn)位后的第一計(jì)數(shù)值的最高位輸入到第二計(jì)數(shù)子單元，以使數(shù)據(jù)逐行緩存到第一分區(qū)和第二分區(qū)。實(shí)際應(yīng)用中，本實(shí)施例輸入列地址控制單元的第一計(jì)數(shù)器預(yù)設(shè)8位計(jì)數(shù)位，初始化輸入時(shí)，輸入的像素緩存到AO區(qū)，當(dāng)?shù)谝挥?jì)數(shù)值為8時(shí)執(zhí)行進(jìn)位操作，表示此時(shí)AO區(qū)的已緩存滿一行，像素切換到Al區(qū)進(jìn)行緩存，并重復(fù)執(zhí)行計(jì)數(shù)操作和進(jìn)位操作。若初始輸入的像素緩存到BO區(qū)，則當(dāng)?shù)谝挥?jì)數(shù)值為8時(shí)執(zhí)行進(jìn)位操作，像素切換到Bl區(qū)進(jìn)行緩存，并重復(fù)執(zhí)行計(jì)數(shù)操作和進(jìn)位操作。輸入BANK控制單元302具體包括第二計(jì)數(shù)子單元、第二清零子單元和第二進(jìn)位子單元；第二計(jì)數(shù)子單元用于預(yù)設(shè)第二計(jì)數(shù)位，根據(jù)輸入列地址控制單元中的第一進(jìn)位子單元輸入的第一計(jì)數(shù)值的最高位進(jìn)行計(jì)數(shù)得到第二計(jì)數(shù)值；第二清零子單元用于當(dāng)?shù)诙?jì)數(shù)子單元得到的第二計(jì)數(shù)值大于預(yù)設(shè)的第二計(jì)數(shù)位時(shí)進(jìn)行清零操作，以使第二計(jì)數(shù)子單元重新進(jìn)行計(jì)數(shù)操作；第二進(jìn)位子單元用于當(dāng)?shù)诙?jì)數(shù)子單元得到的第二計(jì)數(shù)值大于預(yù)設(shè)的第二計(jì)數(shù)位時(shí)，將進(jìn)位后的第二計(jì)數(shù)值輸入到第三計(jì)數(shù)子單元，以使在第一分區(qū)緩存滿一行數(shù)據(jù)后，切換到第二分區(qū)進(jìn)行緩存。實(shí)際應(yīng)用中，本實(shí)施例在輸入BANK控制單元中預(yù)設(shè)1位計(jì)數(shù)位，初始化輸入時(shí)，輸入的像素緩存到0區(qū)，輸入行地址控制單元執(zhí)行進(jìn)位操作后，輸入的像素緩存到1區(qū)，當(dāng)?shù)诙?jì)數(shù)值為1時(shí)執(zhí)行進(jìn)位操作，表示1區(qū)已緩存滿一行，開始將像素緩存到0區(qū)的下一行， 并重復(fù)執(zhí)行計(jì)數(shù)操作和進(jìn)位操作。輸入行地址控制單元303具體包括第三計(jì)數(shù)子單元、第三清零子單元和第三進(jìn)位子單元，第三計(jì)數(shù)子單元用于預(yù)設(shè)第三計(jì)數(shù)位，并對(duì)輸入像素的行數(shù)進(jìn)行計(jì)數(shù)得到第三計(jì)數(shù)值；第三清零子單元用于當(dāng)?shù)谌?jì)數(shù)子單元得到的第三計(jì)數(shù)值大于預(yù)設(shè)的第三計(jì)數(shù)位時(shí)進(jìn)行清零操作，以使第三計(jì)數(shù)子單元重新進(jìn)行計(jì)數(shù)操作；第三進(jìn)位子單元用于當(dāng)?shù)谌?jì)數(shù)值大于預(yù)設(shè)的第三計(jì)數(shù)位時(shí)，以使數(shù)據(jù)的數(shù)據(jù)切換到第三分區(qū)和第四分區(qū)進(jìn)行緩存。實(shí)際應(yīng)用中，本實(shí)施例輸入列地址控制單元的第三計(jì)數(shù)器中預(yù)設(shè)10位計(jì)數(shù)位，初始化輸入時(shí)，將輸入的像素緩存到AO區(qū)的第1行，當(dāng)?shù)谌?jì)數(shù)值為10時(shí)執(zhí)行進(jìn)位操作，表示此時(shí)已緩存滿一場，開始切換到另一場，即將像素切換到BO區(qū)進(jìn)行緩存。輸出列地址控制單元304具體包括第四計(jì)數(shù)子單元、第四清零子單元和第四進(jìn)位子單元；第四計(jì)數(shù)子單元用于預(yù)設(shè)第四計(jì)數(shù)位，并控制第一分區(qū)和第二分區(qū)輸出數(shù)據(jù)；第四清零子單元用于當(dāng)?shù)谒挠?jì)數(shù)子單元得到的第四計(jì)數(shù)值大于預(yù)設(shè)的第四計(jì)數(shù)位時(shí)進(jìn)行清零操作，以使第四計(jì)數(shù)子單元重新進(jìn)行計(jì)數(shù)操作；第四進(jìn)位子單元用于當(dāng)?shù)谒挠?jì)數(shù)子單元得到的第四計(jì)數(shù)值大于預(yù)設(shè)的第四計(jì)數(shù)位時(shí)，將進(jìn)位后的第四計(jì)數(shù)值輸入到輸出行地址控制單元的第五計(jì)數(shù)器。實(shí)際應(yīng)用中，本實(shí)施例輸出列地址控制單元的第四計(jì)數(shù)器預(yù)設(shè)8位計(jì)數(shù)位，初始化輸出BO區(qū)的第1行像素，當(dāng)?shù)谒挠?jì)數(shù)值為8時(shí)執(zhí)行進(jìn)位操作，表示此時(shí)已輸出BO區(qū)的第 1行像素，開始輸出BO區(qū)的第2行像素；輸出行地址控制單元305具體包括第五計(jì)數(shù)子單元、第五清零子單元和第五進(jìn)位子單元；第五計(jì)數(shù)子單元用于預(yù)設(shè)第五計(jì)數(shù)位，根據(jù)第四計(jì)數(shù)值將輸出的數(shù)據(jù)進(jìn)行計(jì)數(shù)得到第五計(jì)數(shù)值；第五清零子單元用于當(dāng)?shù)谖逵?jì)數(shù)子單元得到的第五計(jì)數(shù)值大于預(yù)設(shè)的第五計(jì)數(shù)位時(shí)進(jìn)行清零操作；第五進(jìn)位子單元用于當(dāng)?shù)谖逵?jì)數(shù)值大于預(yù)設(shè)第五計(jì)數(shù)位時(shí)，判斷第一分區(qū)和第二分區(qū)緩存的數(shù)據(jù)是否大于第一閾值，以確定輸出下一場數(shù)據(jù)的分區(qū)；實(shí)際應(yīng)用中，本實(shí)施例輸出行地址控制單元的第五計(jì)數(shù)器中預(yù)設(shè)10位計(jì)數(shù)位，初始化輸出時(shí)，先輸出第1行的像素，當(dāng)?shù)谖逵?jì)數(shù)值為10時(shí)執(zhí)行進(jìn)位操作，表示此時(shí)已輸出一場，根據(jù)第一分區(qū)和第二分區(qū)緩存的數(shù)據(jù)是否大于第一閾值，確定是否要切換到另一分區(qū)進(jìn)行輸出，若第一分區(qū)和第二分區(qū)緩存的數(shù)據(jù)大于第一閾值，則切換到另一分區(qū)進(jìn)行輸出， 否則繼續(xù)在當(dāng)前分區(qū)輸出像素。輸出BANK控制單元306具體包括第六計(jì)數(shù)子單元、第六清零子單元和第六進(jìn)位子單元；第六計(jì)數(shù)子單元用于預(yù)設(shè)第六計(jì)數(shù)位，根據(jù)輸出行地址控制單元輸入的第五計(jì)數(shù)值的最高位進(jìn)行計(jì)數(shù)得到第六計(jì)數(shù)值；第六清零子單元用于當(dāng)?shù)诹?jì)數(shù)值大于預(yù)設(shè)的第六計(jì)數(shù)位時(shí)執(zhí)行清零操作；第六進(jìn)位子單元用于當(dāng)?shù)诹?jì)數(shù)值大于預(yù)設(shè)的第六計(jì)數(shù)位時(shí)切換輸出數(shù)據(jù)的分區(qū)。實(shí)際應(yīng)用中，本實(shí)施例初始化輸出BO區(qū)的像素，當(dāng)輸出BANK控制單元執(zhí)行進(jìn)位操作時(shí)，控制輸出Bl區(qū)的像素。本實(shí)施例提供的設(shè)備，通過在輸入列地址控制單元緩存輸入的數(shù)據(jù)，并逐行輸出所述第一分區(qū)緩存的所有數(shù)據(jù)后，輸出所述第二分區(qū)緩存的數(shù)據(jù)，從而能夠?qū)⒕彺娴臄?shù)據(jù)隔行輸出，達(dá)到了單獨(dú)輸出奇場數(shù)據(jù)或偶場數(shù)據(jù)的效果，滿足了只針對(duì)奇場數(shù)據(jù)或偶場數(shù)據(jù)的回放設(shè)備的需求；同時(shí)，由于采用了 SDRAM緩存數(shù)據(jù)，降低了芯片成本；另外對(duì)于同一個(gè)分區(qū)，既能緩存數(shù)據(jù)也能輸出數(shù)據(jù)，提高了每個(gè)分區(qū)的利用率，也提高了輸出數(shù)據(jù)的效率，實(shí)現(xiàn)了緩存數(shù)據(jù)的速率和輸出速率不匹配時(shí)的穩(wěn)定輸出，保證了數(shù)據(jù)輸出的連續(xù)性和實(shí)時(shí)性。以上實(shí)施例提供的技術(shù)方案中的全部或部分內(nèi)容可以通過軟件編程實(shí)現(xiàn)，其軟件程序存儲(chǔ)在可讀取的存儲(chǔ)介質(zhì)中，存儲(chǔ)介質(zhì)例如計(jì)算機(jī)中的硬盤、光盤或軟盤。 以上所述僅為本發(fā)明的較佳實(shí)施例，并不用以限制本發(fā)明，凡在本發(fā)明的精神和原則之內(nèi)，所作的任何修改、等同替換、改進(jìn)等，均應(yīng)包含在本發(fā)明的保護(hù)范圍之內(nèi)。
權(quán)利要求
1.一種輸入和輸出數(shù)據(jù)的方法，其特征在于，所述方法包括接收輸入的數(shù)據(jù)，將所述數(shù)據(jù)緩存到同步動(dòng)態(tài)隨機(jī)存儲(chǔ)器的第一分區(qū)和第二分區(qū)，所述第一分區(qū)緩存滿一行數(shù)據(jù)后，將數(shù)據(jù)緩存到所述第二分區(qū)，并在所述第二分區(qū)緩存滿一行數(shù)據(jù)后繼續(xù)緩存到所述第一分區(qū)，依次循環(huán)進(jìn)行緩存；逐行輸出所述第一分區(qū)緩存的所有數(shù)據(jù)后，輸出所述第二分區(qū)緩存的數(shù)據(jù)。
2.如權(quán)利要求1所述的方法，其特征在于，所述方法還包括所述第一分區(qū)和所述第二分區(qū)緩存的數(shù)據(jù)之和大于預(yù)設(shè)的第一閾值時(shí)，將輸入的數(shù)據(jù)切換到第三分區(qū)和第四分區(qū)進(jìn)行緩存；逐行輸出所述第三分區(qū)緩存的所有數(shù)據(jù)后，輸出所述第四分區(qū)緩存的數(shù)據(jù)。
3.如權(quán)利要求2所述的方法，其特征在于，所述第三分區(qū)和所述第四分區(qū)輸出的數(shù)據(jù)之和大于第二閾值時(shí)，根據(jù)所述第一分區(qū)和所述第二分區(qū)緩存的數(shù)據(jù)之和與第一閾值的關(guān)系確定繼續(xù)輸出數(shù)據(jù)的分區(qū)。
4.如權(quán)利要求2所述的方法，其特征在于，所述第一分區(qū)和所述第二分區(qū)的行地址相同，所述第三分區(qū)和所述第四分區(qū)的行地址相同，且所述第一分區(qū)和所述第二分區(qū)的行地址小于所述第三分區(qū)和所述第四分區(qū)的行地址；所述第一分區(qū)和所述第三分區(qū)的行地址的最高位相同，所述第二分區(qū)和所述第四分區(qū)的行地址的最高位相同。
5.如權(quán)利要求2所述的方法，其特征在于，所述數(shù)據(jù)具體包括像素，所述預(yù)設(shè)的第一閾值具體包括分區(qū)緩存的像素滿一幀；相應(yīng)地，所述第一分區(qū)和所述第二分區(qū)緩存的數(shù)據(jù)之和大于預(yù)設(shè)的第一閾值時(shí)，將輸入的數(shù)據(jù)切換到所述第三分區(qū)和所述第四分區(qū)進(jìn)行緩存，具體包括所述第一分區(qū)和所述第二分區(qū)緩存的像素滿一幀時(shí)，將輸入的像素緩存到所述第三分區(qū)和所述第四分區(qū)，同時(shí)所述第一分區(qū)和所述第二分區(qū)輸出像素。
6.如權(quán)利要求3所述的方法，其特征在于，所述數(shù)據(jù)具體包括像素，所述預(yù)設(shè)的第二閾值具體包括分區(qū)輸出的像素滿一場，所述預(yù)設(shè)的第一閾值具體包括分區(qū)緩存的像素滿一幀；相應(yīng)地，所述第三分區(qū)和所述第四分區(qū)輸出的數(shù)據(jù)之和大于預(yù)設(shè)的第二閾值時(shí)，根據(jù)所述第一分區(qū)和所述第二分區(qū)緩存的數(shù)據(jù)之和與第一閾值的關(guān)系確定繼續(xù)輸出數(shù)據(jù)的分區(qū)具體包括所述第三分區(qū)和所述第四分區(qū)輸出的像素滿一場時(shí)，根據(jù)所述第一分區(qū)和所述第二分區(qū)緩存的像素是否滿一幀確定輸出下一場像素的分區(qū)，若所述第一分區(qū)和所述第二分區(qū)緩存的像素滿一幀，則所述第一分區(qū)和所述第二分區(qū)輸出下一場像素，否則繼續(xù)由所述第三分區(qū)和所述第四分區(qū)輸出下一場像素。
7.—種控制輸入和輸出數(shù)據(jù)的設(shè)備，其特征在于具體包括輸入列地址控制單元，輸入 BANK控制單元，輸入行地址控制單元，輸出列地址控制單元，輸出BANK控制單元和輸出行地址控制單元；所述輸入列地址控制單元，用于將數(shù)據(jù)逐行緩存到同步動(dòng)態(tài)隨機(jī)存儲(chǔ)器的第一分區(qū)和第二分區(qū)；所述輸入BANK控制單元，連接所述輸入列地址控制單元，用于控制數(shù)據(jù)在第一分區(qū)緩存滿一行后，切換到第二分區(qū)進(jìn)行緩存；所述輸入行地址控制單元，連接所述BANK控制單元，用于控制數(shù)據(jù)逐行輸入到第一分區(qū)和第二分區(qū)中；所述輸出列地址控制單元，連接所述輸入列地址控制單元，用于控制所述第一分區(qū)和第二分區(qū)輸出數(shù)據(jù)；所述輸出行地址控制單元，連接所述輸出列地址控制單元，用于逐行輸出所述第一分區(qū)和所述第二分區(qū)中的數(shù)據(jù)；所述輸出BANK控制單元，連接所述輸出行地址控制單元，用于控制逐行輸出所述第一分區(qū)的所有數(shù)據(jù)后輸出所述第二分區(qū)的數(shù)據(jù)。
8.如權(quán)利要求7所述的設(shè)備，其特征在于，所述輸入行地址控制單元還包括若所述第一分區(qū)和所述第二分區(qū)緩存的數(shù)據(jù)之和大于第一閾值時(shí)，將輸入的數(shù)據(jù)切換到第三分區(qū)和第四分區(qū)進(jìn)行緩存；所述輸出行地址控制單元還包括若所述第三分區(qū)和所述第四分區(qū)輸出的數(shù)據(jù)之和大于第二閾值時(shí)，根據(jù)所述第一分區(qū)和所述第二分區(qū)緩存的數(shù)據(jù)之和與第一閾值的關(guān)系確定繼續(xù)輸出數(shù)據(jù)的分區(qū)；所述輸出BANK控制單元還包括逐行輸出所述第三分區(qū)緩存的所有數(shù)據(jù)后，輸出所述第四分區(qū)緩存的數(shù)據(jù)。
9.如權(quán)利要求7或8所述的設(shè)備，其特征在于，所述輸入列地址控制單元具體包括第一計(jì)數(shù)子單元、第一清零子單元和第一進(jìn)位子單元；所述第一計(jì)數(shù)子單元用于預(yù)設(shè)第一計(jì)數(shù)位，并對(duì)輸入的數(shù)據(jù)進(jìn)行計(jì)數(shù)得到第一計(jì)數(shù)值；所述第一清零子單元用于當(dāng)?shù)谝挥?jì)數(shù)子單元得到的第一計(jì)數(shù)值大于預(yù)設(shè)的第一計(jì)數(shù)位時(shí)進(jìn)行清零操作，以使第一計(jì)數(shù)子單元重新進(jìn)行計(jì)數(shù)操作；所述第一進(jìn)位子單元用于當(dāng)?shù)谝挥?jì)數(shù)子單元得到的第一計(jì)數(shù)值大于預(yù)設(shè)的第一計(jì)數(shù)位時(shí)，將進(jìn)位后的第一計(jì)數(shù)值的最高位輸入到第二計(jì)數(shù)子單元，以使數(shù)據(jù)逐行緩存到第一分區(qū)和第二分區(qū)；所述輸入BANK控制單元具體包括第二計(jì)數(shù)子單元、第二清零子單元和第二進(jìn)位子單元；所述第二計(jì)數(shù)子單元用于預(yù)設(shè)第二計(jì)數(shù)位，根據(jù)輸入列地址控制單元中的第一進(jìn)位子單元輸入的第一計(jì)數(shù)值的最高位進(jìn)行計(jì)數(shù)得到第二計(jì)數(shù)值；所述第二清零子單元用于根據(jù)第二計(jì)數(shù)子單元得到的第二計(jì)數(shù)值大于預(yù)設(shè)的第二計(jì)數(shù)位時(shí)進(jìn)行清零操作，以使第二計(jì)數(shù)子單元重新進(jìn)行計(jì)數(shù)操作；所述第二進(jìn)位子單元用于當(dāng)?shù)诙?jì)數(shù)子單元得到的第二計(jì)數(shù)值大于預(yù)設(shè)的第二計(jì)數(shù)位時(shí)，將進(jìn)位后的第二計(jì)數(shù)值輸入到第三計(jì)數(shù)子單元，以使在第一分區(qū)緩存滿一行數(shù)據(jù)后，切換到第二分區(qū)進(jìn)行緩存；所述輸入行地址控制單元具體包括第三計(jì)數(shù)子單元、第三清零子單元和第三進(jìn)位子單元；所述第三計(jì)數(shù)子單元用于預(yù)設(shè)第三計(jì)數(shù)位，并對(duì)輸入數(shù)據(jù)的行數(shù)進(jìn)行計(jì)數(shù)得到第三計(jì)數(shù)值；所述第三清零子單元用于當(dāng)?shù)谌?jì)數(shù)子單元得到的第三計(jì)數(shù)值大于預(yù)設(shè)的第三計(jì)數(shù)位時(shí)進(jìn)行清零操作，以使第三計(jì)數(shù)子單元重新進(jìn)行計(jì)數(shù)操作；所述第三進(jìn)位子單元用于當(dāng)?shù)谌?jì)數(shù)值大于預(yù)設(shè)的第三計(jì)數(shù)位時(shí)，以使輸入的數(shù)據(jù)切換到第三分區(qū)和第四分區(qū)進(jìn)行緩存。
10.如權(quán)利要求7或8所述的設(shè)備，其特征在于，所述輸出列地址控制單元具體包括第四計(jì)數(shù)子單元、第四清零子單元和第四進(jìn)位子單元；所述第四計(jì)數(shù)子單元用于預(yù)設(shè)第四計(jì)數(shù)位，并控制第一分區(qū)和第二分區(qū)輸出數(shù)據(jù)；所述第四清零子單元用于當(dāng)?shù)谒挠?jì)數(shù)子單元得到的第四計(jì)數(shù)值大于預(yù)設(shè)的第四計(jì)數(shù)位時(shí)進(jìn)行清零操作，以使第四計(jì)數(shù)子單元重新進(jìn)行計(jì)數(shù)操作；所述第四進(jìn)位子單元用于當(dāng)?shù)谒挠?jì)數(shù)子單元得到的第四計(jì)數(shù)值大于預(yù)設(shè)的第四計(jì)數(shù)位時(shí)，將進(jìn)位后的第四計(jì)數(shù)值輸入到第五計(jì)數(shù)器；所述輸出行地址控制單元具體包括第五計(jì)數(shù)子單元、第五清零子單元和第五進(jìn)位子單元；所述第五計(jì)數(shù)子單元用于預(yù)設(shè)第五計(jì)數(shù)位，根據(jù)第四計(jì)數(shù)值將輸出的數(shù)據(jù)進(jìn)行計(jì)數(shù)得到第五計(jì)數(shù)值；所述第五清零子單元用于當(dāng)?shù)谖逵?jì)數(shù)子單元得到的第五計(jì)數(shù)值大于預(yù)設(shè)的第五計(jì)數(shù)位時(shí)進(jìn)行清零操作；所述第五進(jìn)位子單元用于當(dāng)?shù)谖逵?jì)數(shù)值大于預(yù)設(shè)第五計(jì)數(shù)位時(shí)，判斷第一分區(qū)和第二分區(qū)緩存的數(shù)據(jù)是否大于第一閾值，以確定輸出下一場數(shù)據(jù)的分區(qū)；所述輸出BANK控制單元具體包括第六計(jì)數(shù)子單元、第六清零子單元和第六進(jìn)位子單元；所述第六計(jì)數(shù)子單元用于預(yù)設(shè)第六計(jì)數(shù)位，根據(jù)輸出行地址控制單元輸入的第五計(jì)數(shù)值的最高位進(jìn)行計(jì)數(shù)得到第六計(jì)數(shù)值；所述第六清零子單元用于當(dāng)?shù)诹?jì)數(shù)值大于預(yù)設(shè)的第六計(jì)數(shù)位時(shí)執(zhí)行清零操作；所述第六進(jìn)位子單元用于當(dāng)?shù)诹?jì)數(shù)值大于預(yù)設(shè)的第六計(jì)數(shù)位時(shí)切換輸出數(shù)據(jù)的分區(qū)。
全文摘要
本發(fā)明公開了一種輸入和輸出數(shù)據(jù)的方法和設(shè)備，屬于電子領(lǐng)域。該方法包括接收輸入的數(shù)據(jù)，將所述數(shù)據(jù)緩存到同步動(dòng)態(tài)隨機(jī)存儲(chǔ)器的第一分區(qū)和第二分區(qū)，所述第一分區(qū)緩存滿一行數(shù)據(jù)后，將數(shù)據(jù)緩存到所述第二分區(qū)，并在所述第二分區(qū)緩存滿一行數(shù)據(jù)后繼續(xù)緩存到所述第一分區(qū)，依次循環(huán)進(jìn)行緩存；逐行輸出所述第一分區(qū)緩存的所有數(shù)據(jù)后，輸出所述第二分區(qū)緩存的數(shù)據(jù)。本發(fā)明通過將數(shù)據(jù)分別緩存到第一分區(qū)和第二分區(qū)，從而能夠?qū)⒕彺娴臄?shù)據(jù)隔行輸出，達(dá)到了單獨(dú)輸出奇場數(shù)據(jù)和偶場數(shù)據(jù)的效果；另外，采用SDRAM緩存數(shù)據(jù)降低了芯片成本。
文檔編號(hào)G06F12/06GK102176204SQ20111002757
公開日2011年9月7日 申請(qǐng)日期2011年1月26日 優(yōu)先權(quán)日2011年1月26日
發(fā)明者袁協(xié), 鄧中亮 申請(qǐng)人:北京郵電大學(xué)