專利名稱：一種基于dma的雙緩沖乒乓并行結(jié)構(gòu)圖像處理優(yōu)化方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種圖像處理優(yōu)化方法，尤其涉及一種基于DMA的雙緩沖乒乓并行結(jié)構(gòu)圖像處理優(yōu)化方法，屬于嵌入式圖像處理算法優(yōu)化領(lǐng)域。
背景技術(shù)：
隨著數(shù)字處理方法的發(fā)展，數(shù)字圖像處理技術(shù)無論在科學(xué)研究上、工業(yè)生產(chǎn)上或管理部門中都得到越來越多的應(yīng)用。景象匹配、圖像融合、目標(biāo)跟蹤等圖像處理技術(shù)在航空航天領(lǐng)域有著廣泛的應(yīng)用。實(shí)時(shí)圖像處理具有數(shù)據(jù)量大，數(shù)據(jù)處理相關(guān)性高等特點(diǎn)，而實(shí)時(shí)的應(yīng)用環(huán)境決定了實(shí)時(shí)系統(tǒng)必須具有強(qiáng)大的運(yùn)算能力?；贒SP的開發(fā)平臺可以為其提供高速數(shù)據(jù)處理的能力，其可編程性也使得我們可以在硬件一級獲得系統(tǒng)設(shè)計(jì)的極大靈活性。而如何充分利用處理器的硬件結(jié)構(gòu)及資源、發(fā)揮它的高速處理能力，優(yōu)化編程也成為圖像處理領(lǐng)域中的另一個(gè)重要課題。圖像處理算法具有運(yùn)算復(fù)雜，數(shù)據(jù)量大，數(shù)據(jù)處理相關(guān)性高等特點(diǎn)，運(yùn)算復(fù)雜意味著算法包含大量數(shù)據(jù)存取的操作，圖像數(shù)據(jù)量大造成無法將全部圖像存儲在DSP內(nèi)部高速緩存中，數(shù)據(jù)處理相關(guān)性高導(dǎo)致數(shù)據(jù)搬移和數(shù)據(jù)處理必須依次進(jìn)行，這些特點(diǎn)使得DSP平臺上的圖像處理算法存在計(jì)算時(shí)間過長、實(shí)時(shí)性不高等不足。目前，公開文獻(xiàn)相關(guān)論題的介紹主要集中在數(shù)字圖像處理算法、DSP程序優(yōu)化方法以及嵌入式系統(tǒng)設(shè)計(jì)方案等單一專業(yè)方向，對嵌入式實(shí)時(shí)圖像處理算法優(yōu)化方法的介紹較少，優(yōu)化方法各有不同，尚未見有對 DSP平臺上基于DMA的雙緩沖乒乓并行結(jié)構(gòu)圖像處理優(yōu)化算法設(shè)計(jì)的論述。

發(fā)明內(nèi)容
本發(fā)明的技術(shù)解決問題是克服現(xiàn)有技術(shù)的不足，提供一種基于DMA的雙緩沖乒乓并行結(jié)構(gòu)圖像處理優(yōu)化方法，能夠充分利用CPU和DMA控制器并行工作的特點(diǎn)，提高了嵌入式圖像處理的效率。本發(fā)明的技術(shù)解決方案是一種基于DMA的雙緩沖乒乓并行結(jié)構(gòu)圖像處理優(yōu)化方法，DSP外接SDRAM，待處理的圖像存儲在SDRAM中，步驟如下(1)將SDRAM中的圖像數(shù)據(jù)劃分為2N條圖像條帶，其中N為自然數(shù)，在DSP的內(nèi)部 RAM中開辟奇偶緩沖區(qū)用于存放奇偶圖像條帶數(shù)據(jù)；O) DSP中的CPU向DMA控制器連續(xù)發(fā)出第1條圖像條帶和第2條圖像條帶的搬入申請后，CPU進(jìn)入阻塞狀態(tài)等待第1條圖像條帶搬入完畢，DMA控制器接到CPU發(fā)出的搬入申請后依次從SDRAM中將第1條圖像條帶和第2條圖像條帶分別搬入到內(nèi)部RAM開辟的奇偶緩沖區(qū)中；(3)當(dāng)DMA控制器將第i條圖像條帶從SDRAM中搬入到內(nèi)部RAM的奇數(shù)緩沖區(qū)后， CPU在內(nèi)部RAM對第i條圖像條帶進(jìn)行圖像處理，CPU對第i條圖像條帶處理完成后依次向 DMA控制器發(fā)出第i條圖像條帶處理輸出數(shù)據(jù)的搬出申請和第i+2條圖像條帶的搬入申請， i = l;
3
(4)當(dāng)DMA控制器將第i+Ι條圖像條帶從SDRAM中搬入到內(nèi)部RAM的偶數(shù)緩沖區(qū)后，CPU在內(nèi)部RAM對第i+Ι條圖像條帶進(jìn)行圖像處理，CPU對第i+Ι條圖像條帶處理完成后依次向DMA控制器發(fā)出第i+Ι條圖像條帶處理輸出數(shù)據(jù)的搬出申請和第i+3條圖像條帶的搬入申請，i = l;(5)按照步驟(3)-(4)的處理過程完成其余2N-2條圖像條帶的圖像處理，i依次取3，5，7. . . 2N-1,當(dāng)CPU對第2N-1條圖像條帶和第2N條圖像條帶處理完成后向DMA控制器發(fā)出第2N-1條圖像條帶處理輸出數(shù)據(jù)和第2N條圖像條帶處理輸出數(shù)據(jù)的搬出申請，DMA 控制器將第2N-1條圖像條帶處理輸出數(shù)據(jù)和第2N條圖像條帶處理輸出數(shù)據(jù)搬出到SDRAM 中。本發(fā)明與現(xiàn)有技術(shù)相比的有益效果是本發(fā)明是在DSP平臺上提出的一種基于 DMA的雙緩沖乒乓并行結(jié)構(gòu)的圖像處理優(yōu)化方法，該方法能夠充分利用DMA的快速數(shù)據(jù)傳輸能力和DMA控制器與CPU的并行工作方式，能夠有效地提高CPU和DMA控制器的利用率， 加快圖像處理算法的運(yùn)行速度，提升DSP在實(shí)時(shí)圖像處理方面的性能，在景象匹配、圖像融合、目標(biāo)跟蹤等實(shí)時(shí)圖像處理領(lǐng)域可以廣泛應(yīng)用，也可用于軍事領(lǐng)域，具有顯著的社會和軍事效益。


圖1是以Ti公司TMS30C6000系列為例的DSP內(nèi)部結(jié)構(gòu)示意圖；圖2是本發(fā)明基于DMA的逐步優(yōu)化方法示意圖；圖3是本發(fā)明圖像處理優(yōu)化方法的流程圖。
具體實(shí)施例方式為了加快數(shù)據(jù)存取速度，在DSP內(nèi)部高速緩存處理圖像數(shù)據(jù)，使數(shù)據(jù)搬移和數(shù)據(jù)處理并行運(yùn)行，本發(fā)明提出了這種在DSP平臺上基于DMA的雙緩沖乒乓并行結(jié)構(gòu)的圖像處理優(yōu)化算法，可以很好的解決上述問題。本發(fā)明提出了兩個(gè)重要的概念，作為技術(shù)方案實(shí)施的基礎(chǔ)(1)提出圖像條帶的概念一個(gè)圖像條帶可以包含一行或多行圖像數(shù)據(jù)，并將實(shí)時(shí)圖像劃分為2N個(gè)圖像條帶，圖像處理的對象將針對圖像條帶數(shù)據(jù)進(jìn)行。(2)劃分圖像處理的三個(gè)過程圖像條帶搬入，圖像條帶處理，圖像條帶搬出。圖像條帶數(shù)據(jù)的搬入搬出由DMA控制器負(fù)責(zé)完成，圖像條帶數(shù)據(jù)的處理由CPU負(fù)責(zé)完成，兩者可以并行工作。在明確了圖像條帶和圖像處理過程的基礎(chǔ)上，本發(fā)明分別從代碼執(zhí)行、數(shù)據(jù)空間分配、處理時(shí)序安排、雙緩沖并行設(shè)計(jì)等幾個(gè)方面給出了明確的解決方案，很好的解決了 DSP內(nèi)部高速緩存有限、外部存儲空間處理速度慢等一般圖像處理算法設(shè)計(jì)的常見問題。本發(fā)明的技術(shù)方案主要包括以下幾個(gè)方面(1)將圖像處理算法的程序代碼段(text)映射到DSP內(nèi)部高速緩存空間，以加快程序取指速度，提高圖像處理算法的執(zhí)行速度。(2)在外部擴(kuò)展的存儲空間(例如SDRAM存儲器)開辟實(shí)時(shí)圖像存儲空間，保存完整的實(shí)時(shí)圖數(shù)據(jù)，避免DSP內(nèi)部存儲空間不足導(dǎo)致對實(shí)時(shí)圖像存儲空間的限制。
4
(3)在DSP內(nèi)部開辟兩套高速緩沖區(qū)，緩沖區(qū)將采用乒乓結(jié)構(gòu)交替使用。每個(gè)緩沖區(qū)包含輸入數(shù)據(jù)區(qū)和輸出數(shù)據(jù)區(qū)，用于保存圖像條帶數(shù)據(jù)。記為BufOddln，BufOddOut, BufEvenIn, BufEvenOut0(4)將圖像條帶標(biāo)記為奇數(shù)條帶和偶數(shù)條帶，奇數(shù)條帶圖像數(shù)據(jù)占用奇緩沖區(qū) BufOddln,BufOddOut ；偶數(shù)條帶圖像數(shù)據(jù)占用偶緩沖區(qū)BufEvenln，BufEvenOut。奇偶緩沖區(qū)數(shù)據(jù)無相關(guān)性，互不影響。(5)圖像處理算法將在內(nèi)部高速緩沖區(qū)中針對圖像條帶進(jìn)行處理，以達(dá)到圖像處理的最優(yōu)性能。(6)采用DMA方式完成圖像條帶數(shù)據(jù)的搬入、搬出操作，提高數(shù)據(jù)的傳輸速度。即提交DMA申請，由DMA控制器負(fù)責(zé)將保存在外部存儲空間的源圖像條帶數(shù)據(jù)搬入內(nèi)部高速緩沖的輸入數(shù)據(jù)區(qū)；將經(jīng)過處理后的圖像條帶數(shù)據(jù)由內(nèi)部高速緩沖的輸出數(shù)據(jù)區(qū)搬出到外部存儲空間。(7)設(shè)計(jì)奇偶圖像條帶的數(shù)據(jù)搬移、數(shù)據(jù)處理時(shí)序，利用奇偶圖像條帶數(shù)據(jù)無相關(guān)性的特點(diǎn)，實(shí)現(xiàn)數(shù)據(jù)搬移和數(shù)據(jù)處理分條帶并行執(zhí)行，從而大大提高圖像處理算法的運(yùn)行速度。例如當(dāng)CPU進(jìn)行奇條帶圖像數(shù)據(jù)處理的時(shí)候，DMA控制器可以同時(shí)進(jìn)行偶條帶圖像數(shù)據(jù)的搬移操作。(8)當(dāng)基于DMA的雙緩沖乒乓并行結(jié)構(gòu)處理形成后，可根據(jù)不同圖像處理算法，測算圖像條帶數(shù)據(jù)搬移與數(shù)據(jù)處理的時(shí)間，調(diào)整圖像條帶的大小，使CPU和DMA控制器的利用率達(dá)到最高，形成快速圖像處理算法的最優(yōu)方案。根據(jù)當(dāng)前主流的DSP品牌分析，Ti和AD公司的DSP芯片市場占有率無論在民用還是軍用領(lǐng)域均大大領(lǐng)先其他品牌。從應(yīng)用技術(shù)的角度來看，基于Ti和AD公司的DSP嵌入式軟件開發(fā)技術(shù)是具有相通性的，本發(fā)明提出的基于DMA的雙緩沖乒乓結(jié)構(gòu)并行圖像處理優(yōu)化算法是一種通用性的算法優(yōu)化方法，不局限于DSP芯片的具體廠商和型號。下面以 TI公司的TMS320C6000系列DSP為例，介紹本發(fā)明的
具體實(shí)施例方式直接存儲器訪問(Direct Memory Access,DMA)是C6000DSP的一種重要的數(shù)據(jù)訪問方式，多通道DMA控制器是獨(dú)立于CPU內(nèi)核的片內(nèi)集成外設(shè)(見圖1)，它可以在沒有CPU 核心單元參與的情況下，完成DSP存儲空間內(nèi)的數(shù)據(jù)搬移，與CPU內(nèi)核并行工作。DMA的傳輸操作是通過設(shè)置控制寄存器來實(shí)現(xiàn)的。一個(gè)典型的QDMA操作順序應(yīng)當(dāng)是QDMA_SRC = SRC_ADDRESS ；QDMA_DST = DST_ADDRESS ；QDMA_CNT = DATA_LEN ；QDMA_S OPT = 0PT_C0MMAND ；其中，QDMA_SRC、QDMA_DST、QDMA_CNT、QDMA_S_0PT都是 QDMA 的物理寄存器，分別設(shè)置源地址、目標(biāo)地址、數(shù)據(jù)長度和通道選擇參數(shù)。為了更方便的使用DMA方式，DSP的CSL (Chip Support Library)提供了基于DMA/ EDMA 的 DAT 系歹Ij API 函數(shù)。其中 DAT_fill、DAT_copy、DAT_copy2d 可以輕松的利用 DMA 方式實(shí)現(xiàn)數(shù)據(jù)填充、數(shù)據(jù)塊搬移、子幀提取、矩陣轉(zhuǎn)置等操作。DAT_wait、DAT_busy、DAT_ setPriority等函數(shù)用于獲得或控制DMA的傳輸狀態(tài)。在實(shí)時(shí)圖像處理的應(yīng)用中，靈活運(yùn)用這些API函數(shù)就可以很高效地實(shí)現(xiàn)圖像截取、轉(zhuǎn)置，優(yōu)化比較復(fù)雜的圖像處理算法?；贒MA的圖像處理算法逐步優(yōu)化第一步利用高速的片內(nèi)RAM圖像處理的輸入和輸出數(shù)據(jù)量較大，一般都存放在外部擴(kuò)展存儲器中(如 SDRAM)。直接在外部擴(kuò)展存儲器上進(jìn)行算法處理(如圖2的第一種處理方式所示)，雖然不用進(jìn)行數(shù)據(jù)搬移，但會因?yàn)橥獯孑^低的讀寫速度大大制約算法的實(shí)現(xiàn)效率，這是實(shí)時(shí)系統(tǒng)所不能容忍的。C6000系列DSP提供了共享劃分的L2Cache和用戶區(qū)片內(nèi)高速緩存，由于片內(nèi)高速緩存與CPU工作在同一時(shí)鐘頻率，比外部擴(kuò)展存儲器性能高得多。將運(yùn)算數(shù)據(jù)放在片內(nèi)高速緩存中處理(如圖2的第二種處理方式所示)，圖像處理時(shí)間將大大降低，雖然增加了數(shù)據(jù)搬移的過程，但仍可以提高實(shí)時(shí)圖像處理系統(tǒng)的性能。第二步利用DMA方式搬移數(shù)據(jù)將圖像數(shù)據(jù)放在片內(nèi)高速緩存進(jìn)行算法運(yùn)算固然會大大加快數(shù)據(jù)訪問速度，提高算法效率，但隨之必然會產(chǎn)生大量的內(nèi)外存儲器之間的數(shù)據(jù)傳輸。如果用CPU控制內(nèi)存逐一讀寫(如圖2的第二種處理方式所示)，可能會導(dǎo)致事倍功半，算法運(yùn)行的提升會完全埋沒在頻繁的內(nèi)外存讀寫操作中，而CPU也一直處于Busy的工作狀態(tài)。此時(shí)，充分利用DMA 的快速存儲器訪問方式(如圖2的第三種處理方式所示，即本發(fā)明的處理方式)，可以大大提高內(nèi)外存儲器的訪問速度，并解放CPU，為算法計(jì)算和數(shù)據(jù)傳輸?shù)牟⑿袑?shí)現(xiàn)提供了條件。第三步雙緩沖模式實(shí)現(xiàn)并行完成圖像數(shù)據(jù)到片內(nèi)高速緩存的DMA搬移，是片內(nèi)高速緩存上算法計(jì)算的前提， 而算法完成也是輸出數(shù)據(jù)DMA搬移的前提，這三個(gè)操作是有相關(guān)性的。簡單的DMA搬入、片內(nèi)高速緩存計(jì)算、DMA搬出的模式雖然避免了頻繁的外部存儲器讀寫，但是卻沒有充分利用 DMA控制器與CPU內(nèi)核并行工作的特點(diǎn)。而且片內(nèi)高速緩存空間有限，對于尺寸較大的圖像，也無法一次將整幅圖像搬入片內(nèi)高速緩存進(jìn)行處理。將圖像分割成條帶，在內(nèi)存中開辟雙緩沖區(qū)進(jìn)行乒乓操作，就可以充分利用DMA 控制器與CPU并行工作的特點(diǎn)，實(shí)現(xiàn)大尺寸圖像不同條帶間DMA數(shù)據(jù)搬移與CPU算法運(yùn)算之間的并行工作，從而將整個(gè)算法效率提升一個(gè)等級。并行算法的優(yōu)化程度取決于是DMA 傳輸和CPU運(yùn)算兩者耗時(shí)較大的那個(gè)，當(dāng)DMA傳輸時(shí)間(傳入+傳出)與CPU運(yùn)算時(shí)間最接近時(shí)，DMA控制器和CPU就可以達(dá)到最大程度的并行，利用率達(dá)到最高，形成快速圖像處理算法的最優(yōu)方案。本發(fā)明提出的優(yōu)化方法具有通用性，適用于各種圖像條帶數(shù)據(jù)無相關(guān)性的圖像處理，具體的雙緩沖模式實(shí)現(xiàn)并行處理優(yōu)化的過程如圖3所示。(I)DSP中的CPU向DMA控制器連續(xù)發(fā)出第1條圖像條帶和第2條圖像條帶的搬入申請后，CPU進(jìn)入阻塞狀態(tài)等待第1條圖像條帶搬入完畢，DMA控制器接到CPU發(fā)出的搬入申請后依次從SDRAM中將第1條圖像條帶和第2條圖像條帶分別搬入到內(nèi)部RAM開辟的奇偶緩沖區(qū)中；(2)當(dāng)DMA控制器將第1條圖像條帶從SDRAM中搬入到內(nèi)部RAM的奇數(shù)緩沖區(qū)后， CPU在內(nèi)部RAM對第1條圖像條帶進(jìn)行圖像處理，CPU對第1條圖像條帶處理完成后依次向 DMA控制器發(fā)出第1條圖像條帶處理輸出數(shù)據(jù)的搬出申請和第3條圖像條帶的搬入申請；(3)當(dāng)DMA控制器將第2條圖像條帶從SDRAM中搬入到內(nèi)部RAM的偶數(shù)緩沖區(qū)后，
6CPU在內(nèi)部RAM對第2條圖像條帶進(jìn)行圖像處理，CPU對第2條圖像條帶處理完成后依次向 DMA控制器發(fā)出第2條圖像條帶處理輸出數(shù)據(jù)的搬出申請和第4條圖像條帶的搬入申請；(4)當(dāng)DMA控制器將第3條圖像條帶從SDRAM中搬入到內(nèi)部RAM的奇數(shù)緩沖區(qū)后， CPU在內(nèi)部RAM對第3條圖像條帶進(jìn)行圖像處理，CPU對第3條圖像條帶處理完成后依次向 DMA控制器發(fā)出第3條圖像條帶處理輸出數(shù)據(jù)的搬出申請和第5條圖像條帶的搬入申請；(5)當(dāng)DMA控制器將第4條圖像條帶從SDRAM中搬入到內(nèi)部RAM的偶數(shù)緩沖區(qū)后， CPU在內(nèi)部RAM對第4條圖像條帶進(jìn)行圖像處理，CPU對第4條圖像條帶處理完成后依次向 DMA控制器發(fā)出第4條圖像條帶處理輸出數(shù)據(jù)的搬出申請和第6條圖像條帶的搬入申請；(6)步驟(幻-03)作為一個(gè)處理循環(huán)，按照步驟0)-(3)的處理過程完成其余 2N-4條圖像條帶的圖像處理，當(dāng)CPU對第2N-1條圖像條帶和第2N條圖像條帶處理完成后向DMA控制器發(fā)出第2N-1條圖像條帶處理輸出數(shù)據(jù)和第2N條圖像條帶處理輸出數(shù)據(jù)的搬出申請，DMA控制器將第2N-1條圖像條帶處理輸出數(shù)據(jù)和第2N條圖像條帶處理輸出數(shù)據(jù)搬出到SDRAM中。以圖像的小波水平變換為例，按照圖3的算法流程對圖像進(jìn)行基于DMA的雙緩沖乒乓結(jié)構(gòu)并行圖像處理優(yōu)化算法處理，對優(yōu)化前后的運(yùn)行時(shí)間進(jìn)行測試，測試結(jié)果驗(yàn)證了優(yōu)化方案的有效性，優(yōu)化率達(dá)3倍以上，詳見表1所示。表1基于DMA的雙緩沖乒乓結(jié)構(gòu)并行圖像處理優(yōu)化結(jié)果
測試項(xiàng)目優(yōu)化前運(yùn)行時(shí)間 (CPU cycles)優(yōu)化后運(yùn)行時(shí)間 (CPU cycles)優(yōu)化率100x100圖像小波水平變換16046844791013.3512x512圖像小波水平變換454391912091873.7 本發(fā)明未詳細(xì)描述內(nèi)容為本領(lǐng)域技術(shù)人員公知技術(shù)。
權(quán)利要求
1. 一種基于DMA的雙緩沖乒乓并行結(jié)構(gòu)圖像處理優(yōu)化方法，DSP外接SDRAM，待處理的圖像存儲在SDRAM中，其特征在于步驟如下(1)將SDRAM中的圖像數(shù)據(jù)劃分為2N條圖像條帶，其中N為自然數(shù)，在DSP的內(nèi)部RAM 中開辟奇偶緩沖區(qū)用于存放奇偶圖像條帶數(shù)據(jù)；O) DSP中的CPU向DMA控制器連續(xù)發(fā)出第1條圖像條帶和第2條圖像條帶的搬入申請后，CPU進(jìn)入阻塞狀態(tài)等待第1條圖像條帶搬入完畢，DMA控制器接到CPU發(fā)出的搬入申請后依次從SDRAM中將第1條圖像條帶和第2條圖像條帶分別搬入到內(nèi)部RAM開辟的奇偶緩沖區(qū)中；(3)當(dāng)DMA控制器將第i條圖像條帶從SDRAM中搬入到內(nèi)部RAM的奇數(shù)緩沖區(qū)后，CPU 在內(nèi)部RAM對第i條圖像條帶進(jìn)行圖像處理，CPU對第i條圖像條帶處理完成后依次向DMA 控制器發(fā)出第i條圖像條帶處理輸出數(shù)據(jù)的搬出申請和第i+2條圖像條帶的搬入申請，i = 1 ；(4)當(dāng)DMA控制器將第i+Ι條圖像條帶從SDRAM中搬入到內(nèi)部RAM的偶數(shù)緩沖區(qū)后， CPU在內(nèi)部RAM對第i+Ι條圖像條帶進(jìn)行圖像處理，CPU對第i+Ι條圖像條帶處理完成后依次向DMA控制器發(fā)出第i+Ι條圖像條帶處理輸出數(shù)據(jù)的搬出申請和第i+3條圖像條帶的搬入申請，i = l;(5)按照步驟(3)- )的處理過程完成其余2N-2條圖像條帶的圖像處理，i依次取3， 5,7... 2N-1,當(dāng)CPU對第2N-1條圖像條帶和第2N條圖像條帶處理完成后向DMA控制器發(fā)出第2N-1條圖像條帶處理輸出數(shù)據(jù)和第2N條圖像條帶處理輸出數(shù)據(jù)的搬出申請，DMA控制器將第2N-1條圖像條帶處理輸出數(shù)據(jù)和第2N條圖像條帶處理輸出數(shù)據(jù)搬出到SDRAM中。
全文摘要
一種基于DMA的雙緩沖乒乓并行結(jié)構(gòu)圖像處理優(yōu)化方法，DSP外接SDRAM，待處理的圖像存儲在SDRAM中，將SDRAM中的圖像數(shù)據(jù)劃分為2N條圖像條帶，在DSP的內(nèi)部RAM中開辟奇偶緩沖區(qū)用于存放奇偶圖像條帶數(shù)據(jù)，然后利用DMA的快速數(shù)據(jù)傳輸能力和DMA控制器與CPU的并行工作方式，實(shí)現(xiàn)對存儲在SDRAM中的圖像進(jìn)行優(yōu)化處理。本發(fā)明有效地提高CPU和DMA控制器的利用率，加快圖像處理算法的運(yùn)行速度，提升DSP在實(shí)時(shí)圖像處理方面的性能，在景象匹配、圖像融合、目標(biāo)跟蹤等實(shí)時(shí)圖像處理領(lǐng)域可以廣泛應(yīng)用，也可用于軍事領(lǐng)域。
文檔編號G06F13/28GK102222316SQ201110170108
公開日2011年10月19日 申請日期2011年6月22日 優(yōu)先權(quán)日2011年6月22日
發(fā)明者劉建兵, 張 誠, 李彥, 楊威, 靳曉園, 馬穎勁 申請人:北京航天自動控制研究所