專利名稱：一種vga多路分配電路及其工作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種VGA多路分配電路及其工作方法。
背景技術(shù)：
目前大多數(shù)計(jì)算機(jī)與外部顯示設(shè)備之間都是通過(guò)模擬VGA接口連接，計(jì)算機(jī)生產(chǎn)的顯示圖像信息的R、G、B三原色信號(hào)和行、場(chǎng)同步信號(hào)通過(guò)VGA接口及其連接電纜傳輸?shù)斤@示設(shè)備中。利用VGA信號(hào)多路分配電路輸出可以有2路、4路、8路、16路、32路甚至更多，它是專門分配VGA信號(hào)的接口設(shè)備，廣泛地應(yīng)用在多媒體教學(xué)、會(huì)議展示、電子公告、大屏幕顯示系統(tǒng)、影視、帶VGA輸入接口的電視機(jī)展示、金融證券等場(chǎng)所?，F(xiàn)有的VGA信號(hào)多路分配器，其電路復(fù)雜，需要外加獨(dú)立電源，并且長(zhǎng)距離時(shí)圖像易出現(xiàn)拖尾、重影現(xiàn)象，還會(huì)出現(xiàn)由于距離過(guò)長(zhǎng)造成行同步信號(hào)中消隱信號(hào)的丟失，圖像出現(xiàn)回掃線。中國(guó)專利文獻(xiàn)CN 201039364Y公開了一種視頻分配器，其電路包括視頻輸入電路、視頻放大電路、隔離級(jí)電路、視頻輸出電路和電源模塊，以上電路均采用大量三極管、電阻、電容等分立元件構(gòu)成。該方案同樣存在電路復(fù)雜、需要外加獨(dú)立電源，長(zhǎng)距離時(shí)圖像易出現(xiàn)拖尾、重影、回掃線的問(wèn)題。

發(fā)明內(nèi)容
本發(fā)明要解決的技術(shù)問(wèn)題是提供一種適于消除回掃線的VGA多路分配電路及其工作方法。實(shí)現(xiàn)本發(fā)明目的的技術(shù)方案是提供一種適于消除回掃線VGA多路分配器，包括 VGA輸入接口和多個(gè)VGA輸出接口 ；其特征還包括VGA輸入接口中的1腳、2腳、3腳與所述 VGA多路分配器中的R、G、B通道信號(hào)分配電路的輸入端相連，所述通道分配電路的輸出端分別與各VGA輸出接口(401)的1腳、2腳、3腳連接；所述R、G、B通道信號(hào)分配電路結(jié)構(gòu)相同，分別對(duì)應(yīng)VGA信號(hào)中的R、G、B三基色模擬信號(hào)，用于對(duì)所述R、G、B三基色模擬信號(hào)分別進(jìn)行處理；
所述R通道信號(hào)分配電路，包含與VGA輸入接口的1腳相連的信號(hào)放大電路，用于對(duì) VGA中的單色R模擬信號(hào)分別進(jìn)行放大；所述信號(hào)放大電路的輸出端與信號(hào)驅(qū)動(dòng)電路的輸入端相連，該信號(hào)驅(qū)動(dòng)電路用于將所述R通道信號(hào)分配電路的高輸出阻抗轉(zhuǎn)變?yōu)榈洼敵鲎杩梗?duì)放大后的單色模擬信號(hào)的電流進(jìn)行放大，提高驅(qū)動(dòng)能力；VGA輸入接口的13腳與用于輸入行同步信號(hào)來(lái)消除回掃線的信號(hào)驅(qū)動(dòng)電路相連；所述信號(hào)驅(qū)動(dòng)電路的輸出端分別與各VGA輸出接口的1腳、2腳、3腳連接。進(jìn)一步，為解決傳輸距離長(zhǎng)的技術(shù)問(wèn)題，所述信號(hào)放大電路，包括與VGA輸入接口與實(shí)現(xiàn)輸入阻抗匹配的下拉電阻、第一級(jí)放大電路的輸入端相連的，且下拉電阻的阻值為 75Ω。第一級(jí)放大電路的輸出端與第二級(jí)放大電路的輸入端相連，所述第一級(jí)放大電路的電壓增益Aul=-I,實(shí)現(xiàn)信號(hào)的反相，所述第二級(jí)放大電路的電壓增益Au2=_3，實(shí)現(xiàn)電路的反相比例運(yùn)算，通過(guò)兩個(gè)非門構(gòu)成的運(yùn)算放大電路實(shí)現(xiàn)對(duì)信號(hào)的三倍放大。射極跟隨電路的信號(hào)輸出端通過(guò)多個(gè)并聯(lián)輸出匹配阻抗的分別與各VGA輸出接口的1腳對(duì)應(yīng)連接；且匹配阻抗的阻值為75 Ω。進(jìn)一步，所述第一級(jí)放大電路包括信號(hào)輸入端和第一耦合電容負(fù)極相連，且所述第一耦合電容正極與高頻加速電容、第一輸入電阻的一端連接，高頻加速電容、第一輸入電阻的另一端與第一反饋電阻的一端相連，且與第一邏輯非門輸入端相連，且第一耦合電容為22 μ F，高頻加速電容為5pF ；所述邏輯非門的輸輸出端與第一反饋電阻的另一端相連， 且與第二級(jí)放大電路輸入端相連；所述第二級(jí)放大電路包括第二輸入電阻的一端與所述第一級(jí)放大電路的邏輯非門的輸出端相連，第二邏輯非門輸入端與第二輸入電阻的另一端和第二反饋電阻的一端相連，所述第二邏輯非門的輸出端與第二反饋電阻的另一端和第二耦合電容的負(fù)極相連，該第二耦合電容的正極與信號(hào)驅(qū)動(dòng)電路輸入端相連，且第二耦合電容為22 μ F。進(jìn)一步，為滿足提供合適的驅(qū)動(dòng)電流和解決傳輸距離長(zhǎng)易出現(xiàn)拖尾、重影、回掃線的圖像技術(shù)問(wèn)題，所述信號(hào)驅(qū)動(dòng)電路包括與放大電路輸出端相連的射極跟隨電路，行同步信號(hào)送至用于消除回掃線行消隱電路，且該行消隱電路與所述射極跟隨電路相連，射極跟隨電路的信號(hào)輸出端與多個(gè)并聯(lián)輸出匹配阻抗的一端公共點(diǎn)相連，所述多個(gè)并聯(lián)輸出匹配阻抗的另一端分別與多個(gè)VGA輸出接口的1腳對(duì)應(yīng)連接；所述射極跟隨電路包括第一三極管的基極與第二耦合電容的正極相連，第一三極管的發(fā)射極與第二三極管基極相連，第一三極管的集電極和第二三極管的集電極連接構(gòu)成復(fù)合管，并且該連接點(diǎn)與電源相連，第一三極管和第二三極管的發(fā)射極分別與兩電阻一端相連，且該兩電阻另一端接地，第二三極管的發(fā)射極作為射極跟隨電路的信號(hào)輸出端；所述行消隱電路包括第三三極管的集電極與第二耦合電容的正極相連，偏置電阻的一端用于輸入行同步信號(hào)，且所述偏置電阻的另一端與第三三極管的基極與相連，三極管的發(fā)射極與第一二極管的陽(yáng)極相連，第一二極管的陰極與第二二極管的陽(yáng)極相連，且第二二極管的陰極接地，當(dāng)同步信號(hào)到來(lái)時(shí)產(chǎn)生第一三極管的基極鉗位電壓。進(jìn)一步，為降低能耗和成本，同時(shí)簡(jiǎn)化電路，所述的VGA多路分配器中的放大電路部分的邏輯非門可采用+5V單電源供電的COMS和TTL集成電路。上述的VGA多路分配器的工作方法，包括
VGA信號(hào)從一 VGA輸入接口(1)輸入，VGA信號(hào)中的R、G、B三基色模擬信號(hào)分別通過(guò) VGA輸入接口(1)中的1腳、2腳、3腳接到所述VGA多路分配器中的R、G、B通道信號(hào)分配電路501、502、503的對(duì)應(yīng)的輸入端；R、G、B通道信號(hào)分配電路501、502、503同步工作且工作方法相同。其中，R通道信號(hào)分配電路501的工作方法包括以下步驟
①、當(dāng)?shù)谝荒M信號(hào)R接入到R通道信號(hào)分配電路501中的輸入端，先經(jīng)過(guò)位于信號(hào)放大電路201的第一級(jí)放大電路21，輸出的第二模擬信號(hào)R’與輸入的第一模擬信號(hào)R相位相反，且電壓值大小不變，該所述第二模擬信號(hào)R’通過(guò)第二級(jí)放大電路輸出第三模擬信號(hào) R’，，所述第三模擬信號(hào)R’，與所述第二模擬信號(hào)R’相位相反，且電壓值為所述第二模擬信號(hào)R’的電壓值的三倍；
②、所述第三模擬信號(hào)R’’連接到信號(hào)驅(qū)動(dòng)電路的輸入端，且VGA輸入接口的13腳與所述信號(hào)驅(qū)動(dòng)電路301相連，用于傳輸行同步信號(hào)；
③、若所述同步信號(hào)到來(lái)時(shí)，高電平通過(guò)偏置電阻送至第三三極管的基極，使第三三極管處于飽和導(dǎo)通狀態(tài)，構(gòu)成復(fù)合管的第一三極管的基極電壓鉗位，復(fù)合管工作在放大區(qū)，且使由復(fù)合管構(gòu)成的射極跟隨電路對(duì)第三模擬信號(hào)的電流進(jìn)行放大，即產(chǎn)生第四模擬信號(hào)； 該第四模擬信號(hào)R’’’經(jīng)過(guò)多個(gè)并聯(lián)輸出匹配阻抗分別送至相應(yīng)個(gè)數(shù)的VGA輸出接口的1 腳；若未有所述行同步信號(hào)到來(lái)時(shí)，低電平通過(guò)偏置電阻送至第三三極管的基極，第三三極管處于截止?fàn)顟B(tài)，復(fù)合管處于截止區(qū)，使第三模擬信號(hào)無(wú)法通過(guò)復(fù)合管進(jìn)行電流放大，無(wú)法產(chǎn)生第四模擬信號(hào)，用于顯像管中電子槍在回掃的時(shí)候關(guān)閉電子束，即不掃描圖像信號(hào)， 消除回掃線。同時(shí)，VGA信號(hào)中的G、B基色模擬信號(hào)，根據(jù)上述步驟①-③，相應(yīng)產(chǎn)生的模擬信號(hào)分別送至各VGA輸出接口的2腳、3腳。本發(fā)明具有的技術(shù)效果(1)能長(zhǎng)距離時(shí)圖像不出現(xiàn)拖尾、重影、回掃線等現(xiàn)象， 實(shí)現(xiàn)高保真VGA視頻信號(hào)傳輸。(2)電路簡(jiǎn)單，利用非門構(gòu)成放大器可靠性高，功耗低，無(wú)需外加電源就能工作，即插即用。


為了使本發(fā)明的內(nèi)容更容易被清楚的理解，下面根據(jù)的具體實(shí)施例并結(jié)合附圖， 對(duì)本發(fā)明作進(jìn)一步詳細(xì)的說(shuō)明，其中
圖1本發(fā)明的VGA多路分配電路結(jié)構(gòu)框圖。圖2本發(fā)明的R通道信號(hào)分配電路結(jié)構(gòu)框圖。圖3本發(fā)明的R、G、B通道信號(hào)分配電路圖。
具體實(shí)施例方式下面結(jié)合附圖及實(shí)施例對(duì)本發(fā)明進(jìn)行詳細(xì)說(shuō)明 (實(shí)施例1)
如圖1，一種VGA多路分配器，包括VGA輸入接口 1和多個(gè)VGA輸出接口 401 ；其特征在于還包括VGA輸入接口 1中的1腳、2腳、3腳與所述VGA多路分配器中的R、G、B通道信號(hào)分配電路501、502、503的輸入端相連，所述R、G、B通道分配電路501、502、503的輸出端分別與各VGA輸出接口 401的1腳、2腳、3腳連接；
所述R、G、B通道信號(hào)分配電路501、502、503結(jié)構(gòu)相同，分別對(duì)應(yīng)VGA信號(hào)中的R、G、B 三基色模擬信號(hào)，用于對(duì)所述R、G、B三基色模擬信號(hào)分別進(jìn)行處理；
所述R通道信號(hào)分配電路501，包含與VGA輸入接口 1的1腳相連的信號(hào)放大電路201， 用于對(duì)VGA中的單色模擬信號(hào)R進(jìn)行放大；所述信號(hào)放大電路201的輸出端與信號(hào)驅(qū)動(dòng)電路301的輸入端相連，該信號(hào)驅(qū)動(dòng)電路301用于將所述R通道信號(hào)分配電路501的高輸出阻抗轉(zhuǎn)變?yōu)榈洼敵鲎杩梗?duì)放大后的單色模擬信號(hào)R的電流進(jìn)行放大；VGA輸入接口 1的 13腳與用于輸入行同步信號(hào)(也稱H信號(hào))來(lái)消除回掃線的信號(hào)驅(qū)動(dòng)電路301相連；所述信號(hào)驅(qū)動(dòng)電路301的輸出端分別與各VGA輸出接口 401的1腳、2腳、3腳連接。如圖2，所述信號(hào)放大電路201包括與VGA輸入接口 1與實(shí)現(xiàn)輸入阻抗匹配的下拉電阻Rin、第一級(jí)放大電路21的輸入端相連，且下拉電阻Rin的阻值為75 Ω ；第一級(jí)放大電路21的輸出端與第二級(jí)放大電路22的輸入端相連。為了在消除回掃線，增加VGA分配電路的驅(qū)動(dòng)能力，在所述信號(hào)驅(qū)動(dòng)電路301中， 放大電路201輸出端射極跟隨電路31相連，行同步信號(hào)送至用于消除回掃線的行消隱電路 32，且該行消隱電路32與所述射極跟隨電路31相連；射極跟隨電路31的信號(hào)輸出端通過(guò)多個(gè)并聯(lián)輸出匹配阻抗RO分別與相應(yīng)個(gè)數(shù)的VGA輸出接口 401的1腳對(duì)應(yīng)連接；且匹配阻抗RO的阻值為75 Ω。如圖3，所述第一級(jí)放大電路21，包括信號(hào)輸入端和第一耦合電容Cl負(fù)極相連， 且所述第一耦合電容Cl正極與高頻加速電容C2、第一輸入電阻Rl的一端連接，高頻加速電容C2、第一輸入電阻Rl的另一端與第一反饋電阻R2的一端相連，且與第一邏輯非門m輸入端相連，所述邏輯非門W的輸輸出端與第一反饋電阻R2的另一端相連，且與第二級(jí)放大電路輸入端相連。所述第二級(jí)放大電路22，包括第二輸入電阻R3的一端與所述第一級(jí)放大電路的邏輯非門W的輸出端相連，第二邏輯非門N2輸入端與第二輸入電阻R3的另一端和第二反饋電阻R4的一端相連，所述第二邏輯非門N2的輸出端與第二反饋電阻R4的另一端和第二耦合電容C3的負(fù)極相連，且第二耦合電容C3的正極與信號(hào)驅(qū)動(dòng)電路輸入端相連。因?yàn)橐笏鲂盘?hào)放大電路201的輸入與輸出同相，且本發(fā)明采用非門構(gòu)成反相比例運(yùn)算放大電路，所以采用第一、第二放大電路連接方式來(lái)實(shí)現(xiàn)同相且電壓增益三倍；第一級(jí)放大電路的電壓增益Aul=-I,實(shí)現(xiàn)信號(hào)的反相，第二級(jí)放大電路的電壓增益Au2=-3， 實(shí)現(xiàn)電路的反相比例運(yùn)算；第一耦合電容Cl為22 μ F，第二耦合電容C3為22 μ F，高頻加速電容C2為5pF。所述射極跟隨電路31，包括第一三極管V4的基極與第二耦合電容C3的正極相連，第一三極管V4的發(fā)射極與第二三極管V5基極相連，第一三極管V4的集電極和第二三極管V5的集電極連接構(gòu)成復(fù)合管，并且該連接點(diǎn)與電源相連，第一三極管V4和第二三極管 V5的發(fā)射極分別與兩個(gè)電阻R6、R7 一端相連，且兩個(gè)電阻R6、R7另一端接地，第二三極管 V5的發(fā)射極作為射極跟隨電路31的信號(hào)輸出端。所述行消隱電路32，包括第三三極管V3的集電極與第二耦合電容C3的正極相連，偏置電阻R5的一端用于輸入行同步信號(hào)，且所述偏置電阻R5的另一端與第三三極管V3 的基極與相連，三極管V3的發(fā)射極與第一二極管Vl的陽(yáng)極相連，第一二極管Vl的陰極與第二二極管V2的陽(yáng)極相連，且第二二極管V2的陰極接地，當(dāng)同步信號(hào)到來(lái)時(shí)產(chǎn)生第一三極管V4的基極鉗位電壓。所述第一三極管V4、第二三極管V5的發(fā)射極分別連接的兩個(gè)電阻R6、R7阻值分別為3k Ω禾口 75 Ω。為了簡(jiǎn)化電路，降低成本，提高所述的VGA多路分配器的可靠性，在該電路中的放大電路部分的邏輯非門可采用+5V單電源供電的COMS和TTL集成電路，所述的VGA多路分配器的工作電源采用VGA輸入接口(1)的第9腳提供的+5V電壓。作為優(yōu)化的實(shí)施方式，提高電路集成度，降低功耗，所述+5V單電源供電的COMS 和TTL集成電路，可采用六非門74HCU04AP集成電路；為最大程度的消除拖尾和重影現(xiàn)象， 滿足高品質(zhì)圖像質(zhì)量的要求，所述由非門構(gòu)成的第一級(jí)放大電路輸入電阻和反饋電阻分別為Rl=3kQ、R2=3kQ、由非門構(gòu)成第二級(jí)放大電路R3=l. 2k Ω , R4=3. 6k Ω。
(實(shí)施例2)
上述實(shí)施例1中的VGA多路分配器的工作方法，包括
VGA信號(hào)從一 VGA輸入接口 1輸入，VGA信號(hào)中的R、G、B三基色模擬信號(hào)分別通過(guò)VGA 輸入接口 1中的1腳、2腳、3腳接到所述VGA多路分配器中的R、G、B通道信號(hào)分配電路 501,502,503的對(duì)應(yīng)的輸入端；R、G、B通道信號(hào)分配電路501、502、503同步工作且工作方法相同；其中，R通道信號(hào)分配電路501的工作方法包括以下步驟
①、當(dāng)?shù)谝荒M信號(hào)R通過(guò)上述①步驟接入到R通道信號(hào)分配電路(501)中的輸入端， 先經(jīng)過(guò)位于信號(hào)放大電路201的第一級(jí)放大電路(21 )，輸出的第二模擬信號(hào)R’與輸入的第一模擬信號(hào)R相位相反，且電壓值大小不變，該所述第二模擬信號(hào)R，，通過(guò)第二級(jí)放大電路 22輸出第三模擬信號(hào)R’’，所述第三模擬信號(hào)R’’與所述第二模擬信號(hào)R’相位相反，且電壓值為所述第二模擬信號(hào)R’的電壓值的三倍；
②、所述第三模擬信號(hào)R’’連接到信號(hào)驅(qū)動(dòng)電路301的輸入端，且VGA輸入接口1的13 腳與所述信號(hào)驅(qū)動(dòng)電路301相連，用于傳輸行同步信號(hào)；
③、若所述同步信號(hào)到來(lái)時(shí)，高電平通過(guò)偏置電阻R5送至第三三極管(V3)的基極，使第三三極管(V3)處于飽和導(dǎo)通狀態(tài)，構(gòu)成復(fù)合管V4、V5的第一三極管V4的基極電壓鉗位， 復(fù)合管V4、V5工作在放大區(qū)，且使由復(fù)合管V4、V5構(gòu)成的射極跟隨電路31對(duì)第三模擬信號(hào) R’’的電流進(jìn)行放大，即產(chǎn)生第四模擬信號(hào)R’’’ ；該第四模擬信號(hào)R’’’送至多個(gè)并聯(lián)輸出匹配阻抗RO的一端公共點(diǎn)，分別從所述多個(gè)并聯(lián)輸出匹配阻抗RO的另一端輸出，且分別送至多個(gè)VGA輸出接口 401的1腳；若未有所述行同步信號(hào)到來(lái)時(shí)，低電平通過(guò)偏置電阻R5 送至第三三極管V3的基極，第三三極管V3處于截止?fàn)顟B(tài)，復(fù)合管V4、V5處于截止區(qū)，使第三模擬信號(hào)R’，無(wú)法通過(guò)復(fù)合管進(jìn)行電流放大，無(wú)法產(chǎn)生第四模擬信號(hào)R’ ’ ’，顯像管中電子槍在回掃的時(shí)候關(guān)閉電子束，即不掃描圖像信號(hào)，用于消除回掃線。同時(shí)，VGA信號(hào)中的G、B基色模擬信號(hào)，根據(jù)上述步驟①-③，相應(yīng)產(chǎn)生的模擬信號(hào)分別送至各VGA輸出接口的2腳、3腳。顯然，上述實(shí)施例僅僅是為清楚地說(shuō)明本發(fā)明所作的舉例，而并非是對(duì)本發(fā)明的實(shí)施方式的限定。對(duì)于所屬領(lǐng)域的普通技術(shù)人員來(lái)說(shuō)，在上述說(shuō)明的基礎(chǔ)上還可以做出其它不同形式的變化或變動(dòng)。這里無(wú)需也無(wú)法對(duì)所有的實(shí)施方式予以窮舉。而這些屬于本發(fā)明的精神所引伸出的顯而易見的變化或變動(dòng)仍處于本發(fā)明的保護(hù)范圍之中。
權(quán)利要求
1.一種VGA多路分配器，包括VGA輸入接口(1)和多個(gè)VGA輸出接口(401);其特征在于還包括VGA輸入接口(1)中的1腳、2腳、3腳與所述VGA多路分配器中的R、G、B通道信號(hào)分配電路(501、502、503)的輸入端相連，所述R、G、B通道分配電路(501、502、503)的輸出端分別與各VGA輸出接口(401)的1腳、2腳、3腳連接；所述R、G、B通道信號(hào)分配電路(501、502、503)結(jié)構(gòu)相同，分別對(duì)應(yīng)VGA信號(hào)中的R、G、 B三基色模擬信號(hào)，用于對(duì)所述R、G、B三基色模擬信號(hào)分別進(jìn)行處理；所述R通道信號(hào)分配電路(501)，包含與VGA輸入接口( 1)的1腳相連的信號(hào)放大電路 (201)，用于對(duì)VGA中的單色模擬信號(hào)(R)進(jìn)行放大；所述信號(hào)放大電路(201)的輸出端與信號(hào)驅(qū)動(dòng)電路(301)的輸入端相連，該信號(hào)驅(qū)動(dòng)電路(301)用于將所述R通道信號(hào)分配電路 (501)的高輸出阻抗轉(zhuǎn)變?yōu)榈洼敵鲎杩?，并?duì)放大后的單色模擬信號(hào)(R)的電流進(jìn)行放大； VGA輸入接口(1)的13腳與用于輸入行同步信號(hào)來(lái)消除回掃線的信號(hào)驅(qū)動(dòng)電路(301)相連； 所述信號(hào)驅(qū)動(dòng)電路(301)的輸出端分別與各VGA輸出接口(401)的1腳、2腳、3腳連接。
2.根據(jù)權(quán)利要求1所述的VGA多路分配器，其特征在于所述信號(hào)放大電路(201)包括與VGA輸入接口(1)與實(shí)現(xiàn)輸入阻抗匹配的下拉電阻(RIN)、第一級(jí)放大電路(21)的輸入端相連，且下拉電阻(Rin)的阻值為75Ω ；第一級(jí)放大電路(21)的輸出端與第二級(jí)放大電路(22)的輸入端相連。
3.根據(jù)權(quán)利要求2所述的VGA多路分配器，其特征在于所述第一級(jí)放大電路(21)包括信號(hào)輸入端和第一耦合電容(Cl)負(fù)極相連，且所述第一耦合電容(Cl)正極與高頻加速電容(C2)、第一輸入電阻(Rl)的一端連接，高頻加速電容(C2)、第一輸入電阻(Rl)的另一端與第一反饋電阻(R2)的一端相連，且與第一邏輯非門(Ni)輸入端相連，所述邏輯非門 (Ni)的輸輸出端與第一反饋電阻(R2)的另一端相連，且與第二級(jí)放大電路輸入端相連。
4.根據(jù)權(quán)利要求2或3所述的VGA多路分配器，其特征在于所述第二級(jí)放大電路(22) 包括第二輸入電阻(R3)的一端與所述第一級(jí)放大電路的邏輯非門(Ni)的輸出端相連，第二邏輯非門(N2)輸入端與第二輸入電阻(R3)的另一端和第二反饋電阻(R4)的一端相連， 所述第二邏輯非門(N2)的輸出端與第二反饋電阻(R4)的另一端和第二耦合電容(C3)的負(fù)極相連，且第二耦合電容(C3)的正極與信號(hào)驅(qū)動(dòng)電路輸入端相連。
5.根據(jù)權(quán)利要求2所述的VGA多路分配器，其特征在于所述第一級(jí)放大電路的電壓增益Aul=-I,實(shí)現(xiàn)信號(hào)的反相，第一耦合電容(Cl)為22 μ F，高頻加速電容(C2)為5pF ；所述第二級(jí)放大電路的電壓增益Au2=-3，實(shí)現(xiàn)電路的反相比例運(yùn)算，第二耦合電容(C3)為 22 μ F。
6.根據(jù)權(quán)利要求1所述的VGA多路分配器，其特征在于所述信號(hào)驅(qū)動(dòng)電路(301)包括與放大電路(201)輸出端相連的射極跟隨電路(31)，行同步信號(hào)送至用于消除回掃線的行消隱電路(32)，且該行消隱電路(32)與所述射極跟隨電路(31)相連；射極跟隨電路 (31)的信號(hào)輸出端通過(guò)多個(gè)并聯(lián)輸出匹配阻抗(R0)分別與各VGA輸出接口(401)的1腳對(duì)應(yīng)連接；且匹配阻抗(R0)的阻值為75 Ω。
7.根據(jù)權(quán)利要求1或6所述的VGA多路分配器，其特征在于所述射極跟隨電路(31) 包括第一三極管(V4)的基極與第二耦合電容(C3)的正極相連，第一三極管(V4)的發(fā)射極與第二三極管(V5)基極相連，第一三極管(V4)的集電極和第二三極管(V5)的集電極連接構(gòu)成復(fù)合管，并且該連接點(diǎn)與電源相連，第一三極管(V4)和第二三極管(V5)的發(fā)射極分別與兩個(gè)電阻(R6、R7) —端相連，且兩個(gè)電阻(R6、R7)另一端接地，第二三極管(V5)的發(fā)射極作為射極跟隨電路(31)的信號(hào)輸出端。
8.根據(jù)權(quán)利要求1或6所述的VGA多路分配器，其特征在于所述行消隱電路(32)包括第三三極管(V3)的集電極與第二耦合電容(C3)的正極相連，偏置電阻(R5)的一端用于輸入行同步信號(hào)，且所述偏置電阻(R5)的另一端與第三三極管(V3)的基極與相連，三極管 (V3)的發(fā)射極與第一二極管(Vl)的陽(yáng)極相連，第一二極管(Vl)的陰極與第二二極管(V2) 的陽(yáng)極相連，且第二二極管(V2)的陰極接地，當(dāng)同步信號(hào)到來(lái)時(shí)產(chǎn)生第一三極管(V4)的基極鉗位電壓。
9.根據(jù)權(quán)利要求1所述的VGA多路分配器，其特征在于所述的VGA多路分配器中的放大電路部分的邏輯非門可采用+5V單電源供電的COMS和TTL集成電路；所述的VGA多路分配器的工作電源采用VGA輸入接口(1)的第9腳提供的+5V電壓。
10.一種VGA多路分配器的工作方法，包括VGA信號(hào)從一 VGA輸入接口(1)輸入，VGA信號(hào)中的R、G、B三基色模擬信號(hào)分別通過(guò) VGA輸入接口(1)中的1腳、2腳、3腳接到所述VGA多路分配器中的R、G、B通道信號(hào)分配電路(501、502、503)的對(duì)應(yīng)的輸入端；R、G、B通道信號(hào)分配電路(501、502、503)同步工作且工作方法相同；其中，R通道信號(hào)分配電路(501)的工作方法包括以下步驟①、當(dāng)?shù)谝荒M信號(hào)(R)接入到R通道信號(hào)分配電路(501)中的輸入端，先經(jīng)過(guò)位于信號(hào)放大電路(201)的第一級(jí)放大電路(21)，輸出的第二模擬信號(hào)(R’)與輸入的第一模擬信號(hào)(R)相位相反，且電壓值大小不變，該所述第二模擬信號(hào)(R’)通過(guò)第二級(jí)放大電路(22) 輸出第三模擬信號(hào)(R’，)，所述第三模擬信號(hào)(R’，)與所述第二模擬信號(hào)(R’ )相位相反，且電壓值為所述第二模擬信號(hào)(R’)的電壓值的三倍；②、所述第三模擬信號(hào)(R’’)連接到信號(hào)驅(qū)動(dòng)電路(301)的輸入端，且VGA輸入接口(1) 的13腳與所述信號(hào)驅(qū)動(dòng)電路(301)相連，用于傳輸行同步信號(hào)；③、若所述同步信號(hào)到來(lái)時(shí)，高電平通過(guò)偏置電阻(R5)送至第三三極管(V3)的基極， 使第三三極管(V3)處于飽和導(dǎo)通狀態(tài)，復(fù)合管(V4、V5)工作在放大區(qū)，且使由復(fù)合管(V4、 V5)構(gòu)成的射極跟隨電路(31)對(duì)第三模擬信號(hào)(R’’)的電流進(jìn)行放大，即產(chǎn)生第四模擬信號(hào)(R’ ’ ’)；該第四模擬信號(hào)(R’，，)經(jīng)過(guò)多個(gè)并聯(lián)輸出匹配阻抗(RO)分別送至相應(yīng)個(gè)數(shù)的 VGA輸出接口(401)的1腳；若未有所述行同步信號(hào)到來(lái)時(shí)，低電平通過(guò)偏置電阻(R5)送至第三三極管(V3)的基極，第三三極管(V3)處于截止?fàn)顟B(tài)，復(fù)合管(V4、V5)處于截止區(qū)，使第三模擬信號(hào)(R’，)無(wú)法通過(guò)復(fù)合管進(jìn)行電流放大，無(wú)法產(chǎn)生第四模擬信號(hào)(R’ ’’)，顯像管中電子槍在回掃的時(shí)候關(guān)閉電子束，即不掃描圖像信號(hào)，用于消除回掃線；同時(shí)，VGA信號(hào)中的G、B基色模擬信號(hào)，根據(jù)上述步驟①_③，相應(yīng)產(chǎn)生的模擬信號(hào)分別送至各VGA輸出接口(401)的2腳、3腳。
全文摘要
本發(fā)明涉及一種VGA多路分配器及其工作方法，包括VGA輸入接口，多個(gè)VGA輸出接口，VGA多路分配電路，包括三個(gè)結(jié)構(gòu)相同的R、G、B通道信號(hào)分配電路分別對(duì)應(yīng)VGA信號(hào)中的R、G、B三基色模擬信號(hào)，用于對(duì)所述R、G、B三基色模擬信號(hào)分別進(jìn)行處理。本發(fā)明克服了市面上多數(shù)的VGA信號(hào)多路分配器，其電路復(fù)雜，需要獨(dú)立電源，并且長(zhǎng)距離時(shí)圖像易出現(xiàn)拖尾、重影現(xiàn)象的缺陷。本發(fā)明是利用一塊+5V供電的六非門74HCU04AP集成電路構(gòu)成三組放大電路滿足對(duì)分別R、G、B三基色模擬信號(hào)信號(hào)進(jìn)行放大，并且直接從VGA輸入接口接入電源；并聯(lián)下拉電阻、串聯(lián)電阻實(shí)現(xiàn)輸入、輸出阻抗匹配，長(zhǎng)距離時(shí)圖像不出現(xiàn)拖尾、重影現(xiàn)象。
文檔編號(hào)G06F3/14GK102332246SQ201110299709
公開日2012年1月25日 申請(qǐng)日期2011年9月28日 優(yōu)先權(quán)日2011年9月28日
發(fā)明者徐斐, 徐煜明, 韓雁 申請(qǐng)人:常州工學(xué)院