專利名稱：具有可通過降低數(shù)量的端子編程的地址的電子設(shè)備的制作方法
技術(shù)領(lǐng)域：
根據(jù)本發(fā)明的一個或多個實施方式的技術(shù)方案整體涉及電子設(shè)備。更具體而言，該技術(shù)方案涉及電子設(shè)備的編程。
背景技術(shù)：
電子設(shè)備(例如集成電子設(shè)備)可以用于復(fù)雜電子系統(tǒng)中以執(zhí)行其具體的功能。為此目的，存在于電子系統(tǒng)中的電子設(shè)備應(yīng)當(dāng)能夠彼此交互；例如，在典型的電子系統(tǒng)中，通常具有控制功能的電子設(shè)備(如微控制器)應(yīng)當(dāng)具有與不同的外圍電子設(shè)備(如存儲器、轉(zhuǎn)換器、傳感器等等)的接口，以在其上執(zhí)行特定操作。為了允許在相同的電子系統(tǒng)中的電子設(shè)備彼此通信，典型地而言，該電子設(shè)備中的每一個連接到一組共享的線(稱為總線)，二進(jìn)制數(shù)字(或比特)的形式的數(shù)據(jù)和/或其它電信號沿著該總線進(jìn)行交換。為了確保電子設(shè)備之間的通信正確地發(fā)生，有必要建立由對應(yīng)的通信協(xié)議定義的
一組通信規(guī)則。例如，廣泛使用的、被稱為I2C( “內(nèi)部集成電路”)的通信協(xié)議允許通過具有雙向傳輸線(即攜帶數(shù)據(jù)的線(或數(shù)據(jù)線)和攜帶同步信號的線(或時鐘線))的相同的串行總線來彼此連接的不同電子設(shè)備之間的通信。該I2C協(xié)議還規(guī)定存在至少一個電子設(shè)備作為主機(jī)，該主機(jī)能夠向其所尋址的一個或多個從屬電子設(shè)備請求通信。因此，能夠通過對應(yīng)的地址來唯一地識別連接到相同的總線的每個從屬電子設(shè)備是重要的。具體而言，當(dāng)主機(jī)電子設(shè)備希望開始通信時，其通過數(shù)據(jù)線向連接到相同的總線的全部從屬電子設(shè)備提供其希望與之通信的從屬電子設(shè)備的地址；后者接收該地址(通過對應(yīng)的通信接口，稱為I2C接口)并且根據(jù)其值使得對應(yīng)的從屬電子設(shè)備能夠或不能夠與該主機(jī)電子設(shè)備通信?！愣?，由比特串來定義從屬電子設(shè)備的地址。通常將從屬電子設(shè)備的地址編程在字段中(以便允許產(chǎn)生被不同地編程的彼此相等的從屬電子設(shè)備)。為此目的，向從屬電子設(shè)備提供N個編程管腳，每個編程管腳連接到地線或者電源線，以便分別將地址的對應(yīng)比特設(shè)置為0或1。為了尋址N個從屬電子設(shè)備，有必要使用具有P = INT[Iog2N]個比特的地址，并且因此使用相等數(shù)量的編程管腳。雖然在原則上可連接到相同的總線上的從屬電子設(shè)備的數(shù)量可以相對較大，并且這基本上取決于總線參數(shù)(例如其容量和速度)，但是典型而言，該數(shù)量受到與從屬電子設(shè)備的大小和功能一致而能夠有效地用于對地址進(jìn)行編程的編程管腳的數(shù)量的限制。例如，I2C協(xié)議的相對常見的版本使用7比特地址；將每個從屬電子設(shè)備的7比特地址邏輯地分割成兩個比特分組，其中一個分組包括由該從屬電子設(shè)備的制造商固定的比特(最高位比特)，并且另一個分組包括通過各自的編程管腳來實際上編程的可變比特(最低位比特)。例如，I2C協(xié)議的某些最近的版本規(guī)定在該7比特地址中，最高位比特是前五個比特而最低位比特是剩下的兩個比特；這樣，可以實際上區(qū)分連接到相同的總線的4個不同的從屬電子設(shè)備的該兩個最低位比特涉及對每個從屬電子設(shè)備使用兩個編程管腳。然而，在特定應(yīng)用中，針對每個從屬電子設(shè)備的編程管腳雖然降低了數(shù)量但是可能涉及顯著的技術(shù)限制。事實上，隨著從屬電子設(shè)備的小型化的趨勢日益增長，從屬電子設(shè)備變得越來越小，并且因此它們具有相應(yīng)地受到限制的管腳的總數(shù)(由編程管腳和專用于電子設(shè)備的功能的功能管腳給定)。然而，由于從屬電子設(shè)備的小型化通常與其功能的增加(或者至少不減少)相關(guān)聯(lián)，所以功能管腳的數(shù)量(影響從屬電子設(shè)備的功能)不能顯著減少；因此，在該情況中，針對每個從屬電子設(shè)備的編程管腳的數(shù)量可能對管腳的總數(shù)的百分比有顯著影響(從而即使針對每個從屬電子設(shè)備的僅僅兩個編程管腳也可能是限制性的)。

發(fā)明內(nèi)容
整體而言，根據(jù)本發(fā)明的一個或多個實施方式的技術(shù)方案基于利用編程信號的時間變化來確定地址的思想。具體而言，在獨(dú)立權(quán)利要求中陳述了根據(jù)本發(fā)明的具體實施方式
的技術(shù)方案的一個或多個方面，在從屬權(quán)利要求中指示了相同的技術(shù)方案的有利的特征(以引用的方式將其措詞逐字包括在這里)。更具體而言，根據(jù)本發(fā)明的實施方式的技術(shù)方案的一方面提出了一種電子設(shè)備(例如從屬電子設(shè)備)。該電子設(shè)備包括用于接收對應(yīng)的編程信號的一組編程端子(例如一個或多個管腳)和用于根據(jù)該編程信號向該電子設(shè)備分配地址(例如包括固定部分和實際可編程的可變部分的7比特地址)的分配裝置。在根據(jù)本發(fā)明的實施方式的技術(shù)方案中，該分配裝置包括用于提供一組比較信號(例如接地信號、電源信號、數(shù)據(jù)信號和同步信號)的裝置，該比較信號的至少一部分(例如該數(shù)據(jù)信號和該同步信號)在(例如由發(fā)送該地址的該固定部分所必要的時間所定義的)非零的比較間隔期間是可變的，以及用于根據(jù)該編程信號與該比較信號在該比較間隔期間的比較來確定該地址的比較裝置(例如包括組合和順序元件的邏輯網(wǎng)絡(luò))。根據(jù)本發(fā)明的一個實施方式的技術(shù)方案的另一個方面提出了包括一個或多個該電子設(shè)備的復(fù)雜系統(tǒng)。根據(jù)本發(fā)明的一個實施方式的技術(shù)方案的進(jìn)一步的方面提出了對應(yīng)的編程方法(具有在已作必要的修正后應(yīng)用于該方法的電子設(shè)備的從屬權(quán)利要求中所陳述的有利的特征)。


通過參考應(yīng)結(jié)合附圖(其中用相同或相似的附圖標(biāo)記來表示對應(yīng)的元件，并且為了說明簡潔的目的不重復(fù)對它們的解釋)來閱讀的單純作為非限制性的指示而給出的下文的詳細(xì)描述，將最好地理解根據(jù)本發(fā)明的一個或多個實施方式的技術(shù)方案以及進(jìn)一步的特征和其優(yōu)點。對此，應(yīng)清楚地理解附圖無需按比例繪制(其中一些細(xì)節(jié)可以放大并且/或者簡化)并且除非相反地指示否則它們僅用于概念性地說明所述結(jié)構(gòu)和過程。具體地圖IA示意性地顯示了根據(jù)本發(fā)明的實施方式的電子系統(tǒng)；圖IB示意性地顯示了根據(jù)本發(fā)明的實施方式的電子設(shè)備；
圖2顯示了根據(jù)本發(fā)明的實施方式的分配塊的電路方案；圖3A-3D顯示了根據(jù)本發(fā)明的實施方式的不同配置中的圖2的分配塊的重要信號的定性的時序圖。
具體實施例方式具體參考圖1A，其示意性地顯示了根據(jù)本發(fā)明的實施方式的電子系統(tǒng)100。電子系統(tǒng)100包括多個電子設(shè)備；具體而言，電子系統(tǒng)100包括用作從屬(即能夠被尋址到以接收通信請求)的電子設(shè)備105(在該圖中的實例中有四個)以及用作主機(jī)(即能夠單獨(dú)地尋址每個從屬電子設(shè)備105以請求與其通信)的電子設(shè)備110(在該圖中的實例中有一個)。雖然在圖中為了簡單的目的而由相似的功能塊表示從屬電子設(shè)備105，但是從屬電子設(shè)備105可以在功能上彼此不同(例如它們可以是存儲器、轉(zhuǎn)換器、傳感器等等)。電子設(shè)備105、110中的每一個連接到實現(xiàn)雙向總線I2C(電子設(shè)備105、110可以通過其來根據(jù)I2C通信協(xié)議交換操作信號)的相同的通信線。更具體而言，該總線包括數(shù)據(jù)線SDA ( “串行數(shù)據(jù)”)和同步線SCL( “串行時鐘”)，主機(jī)電子設(shè)備110與從屬電子設(shè)備105之間在該數(shù)據(jù)線SDA之上以比特(其可以表示信息或地址)的形式交換數(shù)據(jù)信號，主機(jī)電子設(shè)備110在該同步線SCL之上向從屬電子設(shè)備105發(fā)送時鐘信號。在總線SDA、SCL之上的信號在時間上可以具有低邏輯值或0(例如由地線GND供應(yīng)的地電壓所定義)和高邏輯值或1 (例如由電源線VDD所提供的電源電壓VDD所定義，例如相對于低電壓的VDD =3. 3V)。電子系統(tǒng)100還包括兩個上拉電阻器Rpull_up，每個上拉電阻器連接在對應(yīng)的線SDA、SCL與線VDD之間。該上拉電阻器Rpull_up通常用于，當(dāng)電子設(shè)備105、110之間不存在通信的情況下，將總線SDA、SCL保持在固定的邏輯電平，在具體情況中在高邏輯電平下。電子設(shè)備105和電子設(shè)備110中的每一個包括兩個參考管腳Pem、PVDD和兩個功能管腳PSDA、Psclo管腳P 和管腳Pvdd分別連接到線GND和線VDD ；管腳Psda和管腳Ps^分別連接到線SDA和線SCL。在根據(jù)本發(fā)明的實施方式的技術(shù)方案中，每個電子設(shè)備105包括單個編程管腳P e，用于唯一地對其地址編程。如圖中可見的，每個從屬電子設(shè)備105的管腳Ppto以固定的方式連接到線GND、VDD、SDA和SCL中的不同的一個；具體地，在示例性地示出的實施方式中，從屬電子設(shè)備105的管腳Ppto從左到右地分別連接到線GND、線VDD、線SDA 和線 SCL。圖IB示意性地顯示了根據(jù)本發(fā)明的實施方式的電子設(shè)備。更詳細(xì)地參考圖IB中示意性地顯示的每個從屬電子設(shè)備105，其包括連接到管腳Psda和管腳Psa的接口塊115(用于接收來自線SDA的信號或信號SDA、以及來自線SCL的信號或信號SCL)并且能夠執(zhí)行與主機(jī)電子設(shè)備110的通信功能(例如信號SCL的臨時信息的串行獲取和/或發(fā)送)或執(zhí)行處理功能(例如地址獲取和識別)。在根據(jù)本發(fā)明的一個實施方式的技術(shù)方案中，從屬電子設(shè)備105還包括分配塊120，分配塊120接收應(yīng)用于管腳Pproe的編程信號或信號PR0G、與可以應(yīng)用于管腳Ppto的不同的信號PROG相同的多個比較信號(即信號GND、VDD、SDA和SCL)以及一對初始化信號S1、S2，并且(根據(jù)信號PR0G)向接口塊115提供從屬電子設(shè)備105的地址ADD--例如7比特地址。
從屬電子設(shè)備105還包括(如圖所示在接口塊115的內(nèi)部，或者在接口塊115的外部)初始化塊125，初始化塊125接收信號SDA、SCL并且向分配塊120提供信號Si、S2。在根據(jù)本發(fā)明的一個實施方式的技術(shù)方案中(如下文所詳述的)，根據(jù)在信號PROG與信號GND、VDD、SDA、SCL之間在時間上的比較來確定地址ADD。事實上，在該情況中，信號GND、VDD、SDA和SCL中的至少一部分是在時間上可變的(在所討論的該情況中即信號SDA、SCL)；因此，在特定時間段之后，有可能識別信號PR0G(例如，以用于確定其何時與信號GND、VDD、SDA和SCL中的一個相等)。換句話說，用于確定地址ADD所必要的信息至少部分地被在時間上進(jìn)行編碼(通過信號PR0G)而不是被在空間上進(jìn)行編碼(通過編程信號的對應(yīng)的數(shù)量)。這樣，有可能相應(yīng)地降低編程管腳的數(shù)量；事實上，現(xiàn)在以比較信號的數(shù)量和編程管腳的數(shù)量的組合來定義地址的有可能的值的數(shù)量。具體而言，在提供對應(yīng)數(shù)量的比較信號的條件下，有可能使得編程管腳的數(shù)量也完全獨(dú)立于地址值的數(shù)量(對任意數(shù)量的地址值減少到僅有一個編程管腳)。因此，有可能對于相同的功能管腳降低管腳總數(shù)(因此降低從屬電子設(shè)備的大小)或者對于從屬電子設(shè)備的相同的尺寸增加功能管腳的總數(shù)(并且因此增加從屬電子設(shè)備的功能)。顯然，地址的分配(或編程)操作不再是即時的(由于對應(yīng)的信息至少部分地被分布在時間上)；但是，在實踐中這不是問題，因為這樣操作可能只要執(zhí)行一次(例如在從屬電子設(shè)備加電時)，所以對從屬電子設(shè)備的正常操作無任何實際影響，或者(為了避免電功率浪費(fèi))在主機(jī)電子設(shè)備的每個尋址操作時執(zhí)行該操作；在后一種情況中，地址分配發(fā)生在每個尋址操作的結(jié)尾。此外，在上述具體的實施方式中，信號GND、VDD、SDA、SCL在從屬電子設(shè)備105之中已經(jīng)全部可用于其他目的，并且可以從對應(yīng)的管腳PeND、PVDD、PSDA、PSa直接得到它們；因此地址ADD的分配操作對從屬電子設(shè)備105的結(jié)構(gòu)具有很小的影響。在上述的具體實例中，從屬電子設(shè)備105需要單個管腳Prare來通過(根據(jù)應(yīng)用于該管腳的信號)選擇確定地址ADD的四個可能的值中的一個值(例如當(dāng)編程信號PROG分別等于信號GND、VDD、SDA、SCL時，該地址的一部分在00、01、10和11之間變化)；對此，應(yīng)當(dāng)注意到在已知的技術(shù)方案中，為了獲得相同數(shù)量的地址ADD的值，從屬電子設(shè)備105將需要兩個編程管腳(用于接收4個可能的配置00、01、10和11中的一個中的固定在邏輯電平0或邏輯電平1的編程信號)。這樣，即使在存在從屬電子設(shè)備105的高度小型化的情況下，編程管腳的數(shù)量對于功能管腳的總數(shù)具有較低百分比的影響；因此，這允許在不惡化從屬電子設(shè)備的功能的前提下實現(xiàn)從屬電子設(shè)備的大小的降低。轉(zhuǎn)到圖2，其顯示了根據(jù)本發(fā)明的實施方式的分配塊120的電路方案。分配塊120包括雙穩(wěn)態(tài)元件(或鎖存器)2051；即能夠存儲二進(jìn)制數(shù)據(jù)的存儲器元件；鎖存器括分別用于接收要存儲的數(shù)據(jù)和用于復(fù)位鎖存器205i的信號的數(shù)據(jù)端子D和初始化端子RST1以及用于提供所存儲的數(shù)據(jù)的輸出端子仏。在示例性的所述實施方式中，鎖存器205i是低電平有效，即當(dāng)出現(xiàn)在端子D和端子RST1的信號(或信號D和RST1)兩者都處于高邏輯電平時發(fā)生存儲。此外，鎖存器ZOS1被配置為使得如果信號D和信號RST1分別處于高邏輯電平和低邏輯電平，則端子A處的信號(信號Q1)處于低邏輯電平，然而如果信號D和信號RST1分別處于低邏輯電平和高邏輯電平，則信號％處于高邏輯電平。要避免出現(xiàn)信號D和信號RST1兩者都處于低邏輯電平的情況，這是因為該情況必然涉及信號％的不確定性。分配塊120還包括與鎖存器205i類似的三個鎖存器2052、2053、2054，并且其中，用類似的附圖標(biāo)記表示對應(yīng)的初始化和輸出端子(以及相應(yīng)的信號)(但分別用下標(biāo)2(即RST2和Q2)、下標(biāo)3(即RST3和Q3)和下標(biāo)4(即RST4和Q4)加以區(qū)分)；相反，如圖所見，鎖存器205^205^20^,20 的全部彼此連接的數(shù)據(jù)端子由相同的附圖標(biāo)記D表示。分配塊120還包括邏輯反相器210和另一個邏輯反相器220 (例如兩個都是COMS邏輯)；向邏輯反相器210輸入信號Sl并且邏輯反相器210輸出對應(yīng)的非信號豇，而向邏輯轉(zhuǎn)換器215輸入信號S2并且邏輯反相器220輸出對應(yīng)的非信號巡。分配塊120還包括具有兩個輸入端子和一個輸出端子的AND邏輯門220 ；具體而言，向該AND邏輯門220輸入信號叢以及在從屬電子設(shè)備加電時斷言(例如處于高邏輯電平)的信號攰，并且AND邏輯門220向鎖存器205^205^205^20 輸出對應(yīng)的信號D。分配塊120還包括4個EXNOR邏輯門225^225^22 和2254以及4個OR邏輯門23(ν2302、2303和2304，該4個EXNOR邏輯門225^225^22 和22 中的每一個具有兩個輸入端子和一個輸出端子，該4個OR邏輯門23(^23(^23(^和2304中的每一個具有兩個輸入端子和一個輸出端子。具體而言，EXNOR邏輯門225^225^22 和22 的一個輸入端子分別連接到管腳Pem(用于接收地電壓GND)、連接到管腳Pvdd(用于接收電源電壓VDD)、連接到管腳Psda (用于接收信號SDA)以及連接到管腳Psa (用于接收信號SCL) ；EXNOR邏輯門225i(其中i = l-4)中的每一個的另一個輸出端子連接到管腳Ppto，而其輸出端子輸出對應(yīng)的相等信號。相反，每個OR邏輯門的一個輸入端子連接到對應(yīng)的EXNOR邏輯門225i (其中i = 1-4)的輸出端子(用于接收信號^i)，而其另一個輸入端子接收相同的信號巡。OR邏輯門230i的輸出端子提供對應(yīng)的信號RST”分配塊120還包括具有4個輸入線和7個輸出線的解碼器235 ；具體而言，解碼器235的輸入線分別接收信號Qi、Q2、Q3、Q4，而輸出線提供從屬電子設(shè)備的7比特地址ADD ；具體而言，在所述實施方式中，該地址ADD包括5個固定比特(例如00010)和根據(jù)信號QpQ2、Q3、A所取得的值的兩個可變比特(00、01、10和11)圖3A-圖3D顯示了根據(jù)本發(fā)明的實施方式的不同配置中的分配塊120的重要信號的定性的時序圖；具體而言，圖3A-圖3D顯示了當(dāng)編程端子分別連接到線GND、VDD、SDA、SCL時，在發(fā)送固定地址比特(在所討論的實例中是00010)之前或期間由信號S1-S3、SDA、SCL、D、RSTi所具有的邏輯電平的定性的時序圖?？梢詫⒏鶕?jù)所述實施方式的分配塊120的操作概述如下(參考圖3A-圖3D并結(jié)合圖2)。在從屬電子設(shè)備關(guān)閉的情況下，由于上拉電阻器，信號SDA、SCL被斷言(例如處于高邏輯電平)，而信號Si、S2和S3被解除斷言(處于低邏輯電平)。在從屬電子設(shè)備加電時，在(取決于加電復(fù)位電路的)預(yù)定的時間段之后，信號S3被斷言(并且保持在該狀態(tài)中直到該電子設(shè)備關(guān)閉為止)。在該情況下，信號D被斷言(由于AND門220接收在其輸入端子處被斷言的信號進(jìn)和S3這兩者)，而由于OR門23(^接收在各自的輸入端子處被斷言的信號巡，所以信號RSTi全部被斷言而不管信號Sei如何。在該情況下，鎖存器205i處于存儲狀態(tài)，并且因此根據(jù)信號S3在該轉(zhuǎn)換之前所具有的狀態(tài)，每個信號A保持被斷言(事實上，在其中信號S3仍未被斷言的所述固定時間間隔期間，鎖存器205i處于設(shè)置狀態(tài)，其中各自的信號&被斷言)。因此，在從屬電子設(shè)備加電時，信號Qi全部被斷言(初始設(shè)置階段)。在該情況中(并且只要主機(jī)電子設(shè)備未開始第一通信)，從屬電子設(shè)備處于空閑狀態(tài)，從而使得被輸入信號A的解碼器235不輸出任何地址。例如，可以以已知的方式向解碼器235提供使能信號，在該圖中為了簡單起見未顯示使能信號，該使能信號使得能夠僅在恰當(dāng)?shù)念A(yù)定時間從信號A解碼地址ADD ；例如，在所示的實現(xiàn)中，可以使得能夠在前五個(固定)地址比特的發(fā)送結(jié)束時進(jìn)行解碼，其中在該前五個(固定)地址比特的發(fā)送結(jié)束時，如下所解釋的，分配塊120已計算出信號Q1ApQ3A4的值，通過這些值解碼地址ADD。當(dāng)主機(jī)電子設(shè)備對信號SDA解除斷言時由從屬電子設(shè)備檢測每個通信(在該通信期間發(fā)生每個從屬電子設(shè)備的分配操作)的開始(根據(jù)I2C協(xié)議)；一旦這發(fā)生，信號Sl就被斷言，并且結(jié)果信號D被解除斷言(其中信號RSTi繼續(xù)被斷言)。這樣，鎖存器
于設(shè)置狀態(tài)(其中信號A全部被斷言)，該設(shè)置狀態(tài)標(biāo)識分配塊的初始化階段。應(yīng)當(dāng)注意到，與初始設(shè)置階段(其只在設(shè)備加電時被執(zhí)行)不同，該初始化階段在每個新通信開始時執(zhí)行；這樣，能夠避免電干擾或電子噪聲，而電干擾或電子噪聲可能在從屬電子設(shè)備的加電和通信開始之間影響該從屬電子設(shè)備，該電干擾或電子噪聲可能導(dǎo)致信號的偽切換并且因此導(dǎo)致該分配塊的操作的改變。該初始化階段持續(xù)到信號Sl被斷言為止；然后，當(dāng)信號SCL被解除斷言時(其定時取決于I2C協(xié)議)，信號Sl被解除斷言并且保持處于該狀態(tài)直到該通信結(jié)束為止。這樣，鎖存器205i處于存儲狀態(tài)，并且因此信號&保持被斷言。在信號SCL的下一個變換(指示將要發(fā)送地址)時，信號S2被斷言(并且保持處于該狀態(tài)直到該操作結(jié)束為止)；這定義了分配操作的開始。事實上，在此時刻，OR邏輯門23(^將使得信號巡在它們的其中一個端子上被解除斷言；因此，根據(jù)信號Sei所具有的值(并且因此根據(jù)在管腳Prare處的編程信號)，信號RSTi (從各自的OR邏輯門230i輸出)將被斷言或解除斷言。例如，在管腳Pproe連接到線GND (對此，見圖3A)的情況中，由于鎖存器20 被復(fù)位所以信號仏被解除斷言；事實上，在該情況中，由于從EXNOR邏輯門22 輸出的信號
被解除斷言，所以信號RST2被解除斷言，而信號D保持被斷言(因為沒有發(fā)生信號S1、S3的切換)。此外，一旦信號SDA和信號SCL被斷言，則信號( 和&也被解除斷言一對此，應(yīng)當(dāng)注意到，為了不產(chǎn)生地址不確定的情況，在分配操作期間應(yīng)當(dāng)至少斷言一次信號SDA，并且因此該地址的固定部分應(yīng)當(dāng)包括至少一個處于高邏輯電平的比特(在所討論的實例中，事實上，該地址的固定部分的值是00010)。相反，由于被輸入處于相同的(低)邏輯電平的兩個信號的EXNOR邏輯門225i向OR邏輯門23(^提供被斷言的信號Se1的輸入(這意味著信號RST1保持被斷言，從而保持鎖存器205i處于存儲狀態(tài))，所以信號％保持被斷言。應(yīng)當(dāng)注意到，因為信號Se53和信號的任何后續(xù)對應(yīng)切換最多可能導(dǎo)致鎖存器20\、2054從復(fù)位狀態(tài)到存儲狀態(tài)的轉(zhuǎn)變(反之亦然)，所以信號SDA、SCL的任何進(jìn)一步的切換將不會影響鎖存器20\、20\ ；換句話說，當(dāng)信號Q3、Q4被解除斷言時其被鎖存，即在整個分配操作期間保持被解除斷言。這樣，在前五個地址比特的發(fā)送中，在所考慮的實例中，信號A、Q2>Q3、Q4具有配置1000。
在管腳P·連接到線VDD(對此，見圖3B)的情況中，由于鎖存器2(^被復(fù)位，所以信號A被解除斷言。另外，由于鎖存器205i處于存儲狀態(tài)，所以信號A保持處于高邏輯電平。此外，在線SDA、SCL首次切換到低邏輯電平時，信號A和信號A被解除斷言(鎖存器20\、20\處于復(fù)位狀態(tài))。如前所述，當(dāng)信號Q3和信號A被解除斷言時其被鎖存。這樣，在前五個地址比特的發(fā)送中，信號Qi、Q2、Q3、Q4具有配置0100。在管腳Prare連接到線SDA(對此，見圖3C)的情況中，在信號SDA切換到高邏輯電平時信號A被解除斷言(鎖存器205i復(fù)位)。相反，由于被輸入處于相同的邏輯電平的兩個信號的EXNOR邏輯門22 向OR邏輯門2303提供總被斷言的信號(鎖存器20 總處于存儲狀態(tài))，所以信號他總被斷言。此外，當(dāng)輸入到各自的EXNOR邏輯門22 和EXNOR邏輯門22 的信號不同時，信號％和信號&也被解除斷言。這樣，在前五個地址比特的發(fā)送中，信號Q!>Q2>Q3> Q4具有配置0010。最后，在管腳Ppto連接到線SCL (對此，見圖3D)的情況中，由于被輸入總處于相同的邏輯電平的兩個信號的EXNOR邏輯門22 向OR邏輯門2304提供被斷言的信號(鎖存器2054總處于存儲狀態(tài))，所以信號&總保持被斷言。相反，一旦輸入到各自的EXNOR邏輯門225^225,和22 的信號不同時，信號Qp Q2和仏就被解除斷言。這樣，在前五個地址比特的發(fā)送中，信號Q”Q2、Q3、Q4具有配置0001。此時，當(dāng)解碼器235(向各自的接口塊(未顯示))提供來自信號QpQyQpQ4的對應(yīng)的7比特地址時，分配操作結(jié)束。所述技術(shù)方案是有利的，這是因為其確保了在每個通信開始時(以及包括在第一個固定比特與最后一個固定比特的發(fā)送之間的比較間隔中)的分配(即信號Qi、Q2> Q3、Q4的計算以及從這些信號A、A、Q3、(i4開始的地址ADD的解碼)；這是通過對輸入到鎖存器的信號進(jìn)行定時從而不具有重疊來執(zhí)行的(只有在信號D被斷言之后才獲得鎖存器的復(fù)位狀態(tài)，因此避免了鎖存器的不確定狀態(tài))。另外，該定時不是通過使用RC延遲電路(其典型地對工藝和/或溫度變化敏感)來獲得的，而是通過信號SDA、SCL的時間變化來獲得。因此，所述技術(shù)方案在使用該技術(shù)方案的從屬電子設(shè)備的數(shù)字設(shè)計流程中是完全可管理和可控制的。自然，為了滿足本地的和具體的要求，本領(lǐng)域技術(shù)人員可以對上述技術(shù)方案應(yīng)用多種邏輯的和/或物理的修改和改變。更具體而言，雖然參考本發(fā)明的優(yōu)選實施方式來在一定的細(xì)節(jié)程度上描述了本發(fā)明，但是應(yīng)當(dāng)理解，在形式和細(xì)節(jié)中的各種省略、替換和改變以及其他實施方式是可行的。具體而言，即使沒有前述描述中為了提供對于本發(fā)明的更透徹的理解所闡述的具體細(xì)節(jié)(例如數(shù)值示例)也可以實施本發(fā)明的不同實施方式；反之，可能省略或簡化了公知的特征，以免用不必要的細(xì)節(jié)使該說明書難以理解。此外，明確地希望結(jié)合本發(fā)明的任何公開實施方式所描述的具體元件和/或方法步驟可以作為通用的設(shè)計選擇合并到任意其他實施方式中。例如，如果電子設(shè)備具有不同的結(jié)構(gòu)或者包括等效的組件或者具有其他操作特征，則相似的考慮適用。在任意情況中，可以將電子設(shè)備的任意組件分解成多個元件，或者可以將兩個或更多個組件組合成單個元件；另外，可以復(fù)制每個組件以支持對應(yīng)的操作的并行執(zhí)行。應(yīng)當(dāng)注意到，不同組件之間的任意的交互一般無需是連續(xù)的(除非相反指示)，并且該交互可以直接進(jìn)行或通過一個或多個媒介間接進(jìn)行。例如，電子設(shè)備可以包括更多個分配塊，每個分配塊能夠以并行的或者串行的方式提供例如地址的對應(yīng)的部分(通過利用主機(jī)電子設(shè)備所提供的時鐘信號或者通過提供輔助同步元件來獲得的在該分配塊之間的同步)。此外，雖然在本文的描述中明確地參考從屬電子設(shè)備，但是不應(yīng)當(dāng)以限制性方式對其進(jìn)行理解；事實上，根據(jù)所使用的通信協(xié)議，從屬電子設(shè)備也可以具有主機(jī)功能。雖然在本說明書中參考了二進(jìn)制編碼(即其僅提供兩個邏輯電平)，但是同樣的描述適用于按照不同的基準(zhǔn)的信息的編碼；例如，可以使用三進(jìn)制或四進(jìn)制信號，并且在該情況中，除了上述元件之外或替代上述元件，可以提供能夠在不同的邏輯電平之間進(jìn)行區(qū)分的功能元件。并且，對于本發(fā)明而言，編程管腳(或任意其他等效的端子)的數(shù)量是非限制性的，并且例如可以根據(jù)所使用比較信號的數(shù)量和類型來進(jìn)行選擇。在任意情況中，還可以提供多個編程端子的使用，例如在希望實現(xiàn)非常大量的地址的情況中。比較信號不一定包括來自總線的操作信號；例如，可以在每個電子設(shè)備之中生成比較信號的至少一部分(例如通過將可用信號取非或者從時鐘信號生成比較信號)。對此，應(yīng)當(dāng)注意到，根據(jù)本發(fā)明的電子設(shè)備能夠使用的通信協(xié)議也可以不是I2C類型的；例如，可以提供UART( “通用異步接收器/發(fā)射器”)協(xié)議、SPI ( “串行外圍接口”)或1線協(xié)議的使用。一般而言，為了實現(xiàn)該分配塊的所述操作而描述的順序的和組合的網(wǎng)絡(luò)也可以以不同方式實現(xiàn)；例如，實現(xiàn)用于生成相等信號的比較裝置的EXNOR門可以被功能與之等效的元件(例如比較器、具有滯后的比較器等等)代替。類似的考慮還適用于實現(xiàn)用于鎖存相等信號的解除斷言的鎖存裝置的鎖存器(其可以由觸發(fā)器或存儲器單元來代替)、適用于解碼器(其可以由例如PLA( “可編程門陣列”)網(wǎng)絡(luò)來代替)、并且適用于OR門。另外，應(yīng)當(dāng)注意到，一般而言，可以將分配塊實現(xiàn)在非邏輯中(例如通過使用EXOR門、NOR門和低電平有效的鎖存器)。此外，該分配塊還可以包括附加的組件以滿足具體的設(shè)計需求；例如，由于在電子設(shè)備的實現(xiàn)階段中，電源線、地線以及總線可以彼此耦合從而在由它們攜帶的信號上產(chǎn)生噪聲(例如電壓偽脈沖或毛刺)，所以可以提供能夠消除或至少降低該噪聲的濾波元件的使用，從而不影響分配塊的正確操作。有利的是，該濾波元件可以放置在EXNOR門的輸出端子與OR門的輸入端子之間(即用于對相等信號進(jìn)行濾波)。從鎖存器輸出的信號的初始化不限于前文所指示的值(信號全部被斷言)；例如在分配塊實現(xiàn)在非邏輯中的情況下，該信號可能全部被解除斷言。無論如何，根據(jù)具體的設(shè)計需求，其他中間配置也是有可能的。此外，如果電子系統(tǒng)具有不同的結(jié)構(gòu)或者包括等效的組件(無論是獨(dú)立的還是彼此整體或部分組合的)，則類似的考慮也適用；例如，如果所實現(xiàn)的通信協(xié)議允許，則電子系統(tǒng)可以包括若干主機(jī)電子設(shè)備。此外，根據(jù)本發(fā)明的實施方式的技術(shù)方案適合于通過等效的方法來實現(xiàn)(通過使用類似的步驟、去除一些非本質(zhì)的步驟，或者增加進(jìn)一步的可選步驟)；此外，可以(至少部分地)按照不同的次序、同時地或者以交錯的方式來執(zhí)行該步驟。應(yīng)當(dāng)很容易理解，所提出的結(jié)構(gòu)可以是集成電路的設(shè)計的一部分。該設(shè)計還可以用編程語言來創(chuàng)建；此外，如果設(shè)計者不制造該電子設(shè)備或掩模，則可以通過物理手段向其他設(shè)計者傳送該設(shè)計。在任意情況中，集成電路制造商可以以原始晶片的形式(作為裸片)或者在封裝中分布所得的集成電路。此外，可以將所提出的結(jié)構(gòu)與其他電路集成在相同的芯片中，或者可以將其裝配到中間產(chǎn)品(如母板)中并且與一個或多個其他芯片(如處理器)耦合。在任意情況中，該集成電路適用于在復(fù)雜系統(tǒng)中使用。
權(quán)利要求
1.一種電子設(shè)備(10 包括用于接收對應(yīng)的編程信號的一組編程端子(Prare)、以及用于根據(jù)所述編程信號向所述電子設(shè)備分配地址(ADD)的分配裝置(120)，其特征在于所述分配裝置(120)包括用于提供一組比較信號(GND、VDD、SDA、SCL)的裝置，所述比較信號中的至少一部分在非零的比較間隔期間是可變的；以及比較裝置025”230》，用于根據(jù)在所述比較間隔期間所述編程信號與所述比較信號之間的比較來確定所述地址。
2.如權(quán)利要求1所述的電子設(shè)備(105)，其中，所述編程端子(Prare)是用于接收P個編程信號的P個編程端子，其中，所述編程信號和所述比較信號能夠具有B個預(yù)定義的值，并且其中，所述地址(ADD)能夠具有N個預(yù)定義的值中的一個值，其中N >BP。
3.如權(quán)利要求2所述的電子設(shè)備(105)，其中，所述一組編程端子(Pproe)是單個編程端子。
4.如權(quán)利要求1到3中任一項所述的電子設(shè)備(105)，還包括用于接收對應(yīng)的操作信號(SDA、SCL)的一組操作端子(PSDA、Psa)以及用于接收對應(yīng)的參考電壓(GND、VDD)的一組參考端子(PeND、PVDD)，所述比較信號包括所述操作信號(SDA、SCL)中的至少一個和/或所述參考電壓(GND、VDD)中的至少一個。
5.如權(quán)利要求4所述的電子設(shè)備(105)，其中，所述操作信號(SDA、SCL)包括根據(jù)I2C通信協(xié)議的數(shù)據(jù)信號(SDA)和同步信號(SCL)，所述比較信號包括數(shù)據(jù)信號(SDA)和同步信號(SCL)。
6.如權(quán)利要求1-5中任一項所述的電子設(shè)備(105)，其中，所述比較信號是多個比較信號，所述比較裝置(205^210,215,220,225^230^235)包括用于在整個比較間隔期間檢測與所述編程信號相等的比較信號的裝置，以及用于根據(jù)所檢測的比較信號來分配所述地址的裝置005^23(^、235)。
7.如權(quán)利要求6所述的電子設(shè)備(105)，其中，所述比較裝置(205^210,215,220,225^230^235)包括用于每個編程信號的組合裝置025i)，用于生成對應(yīng)的相等信號Gei),當(dāng)所述編程信號與所述比較信號不同時該相等信號Gei)被解除斷言并且當(dāng)所述編程信號與所述比較信號相等時該相等信號Gei)被斷言，用于每個編程信號的順序裝置005》，用于接收所述對應(yīng)的相等信號并且提供對應(yīng)的地址信號Oii)，所述順序裝置響應(yīng)于所述相等信號(Sei)被解除斷言，將初步被斷言的所述地址信號解除斷言并且鎖存，以及用于根據(jù)在所述比較間隔的結(jié)尾仍然保持被斷言的鎖存的地址信號Oii)來確定所述地址(ADD)的裝置(235)。
8.如直接或間接地依賴于權(quán)利要求4的權(quán)利要求7所述的電子設(shè)備(105)，其中，所述比較裝置005^210,215,220,225^230^235)還包括用于響應(yīng)于所述操作信號中的預(yù)定義的改變來初步地斷言每個地址信號的初始化裝置(210、215、220)。
9.一種電子系統(tǒng)(100)包括通信總線(SDA、SCL)、根據(jù)前述任一個權(quán)利要求所述的連接到所述通信總線(SDA、SCL)的多個電子設(shè)備(105)、以及適用于通過所述通信總線根據(jù)對應(yīng)的地址(ADD)來尋址所述電子設(shè)備(10 中的每一個的至少一個控制設(shè)備(110)。
10.一種用于對電子設(shè)備(10 編程的方法，所述方法包括通過對應(yīng)的編程端子(Ppto)向所述電子設(shè)備提供一組編程信號，并且根據(jù)所述編程信號向所述電子設(shè)備分配地址(ADD)，其特征在于，分配地址(ADD)的步驟包括提供一組比較信號(GND、VDD、SDA、SCL)，所述比較信號中的至少一部分在非零的比較間隔期間是可變的，并且根據(jù)在所述比較間隔期間所述編程信號與所述比較信號之間的比較來確定所述地址(ADD)。
全文摘要
提出了一種具有可通過降低數(shù)量的端子編程的地址的電子設(shè)備。該電子設(shè)備包括用于接收對應(yīng)的編程信號的一組編程端子，以及用于根據(jù)該編程信號向該電子設(shè)備分配地址的分配裝置。在根據(jù)本發(fā)明的實施方式的技術(shù)方案中，分配裝置包括用于提供一組比較信號的裝置，其中比較信號的至少一部分在非零的比較間隔期間是可變的；以及比較裝置，用于根據(jù)在該比較間隔期間該編程信號與該比較信號之間的比較來確定該地址。
文檔編號G06F13/20GK102567250SQ20111034632
公開日2012年7月11日 申請日期2011年11月2日 優(yōu)先權(quán)日2010年11月29日
發(fā)明者I·卡拉 申請人:意法半導(dǎo)體股份有限公司