用于合并掩碼模式的指令的制作方法
【專利摘要】描述了一種方法，包括獲取指令和解碼該指令。該方法還包括從該指令標(biāo)識(shí)的第一掩碼寄存器空間位置獲取第一掩碼矢量。該方法還包括從該指令標(biāo)識(shí)的第二掩碼寄存器空間位置獲取第二掩碼矢量。該方法還包括通過將第一和第二掩碼矢量合并到單個(gè)數(shù)據(jù)結(jié)構(gòu)并導(dǎo)致單個(gè)數(shù)據(jù)結(jié)構(gòu)寫入該指令標(biāo)識(shí)的存儲(chǔ)器位置來執(zhí)行指令。
【專利說明】用于合并掩碼模式的指令
【技術(shù)領(lǐng)域】
[0001]本發(fā)明的領(lǐng)域一般涉及計(jì)算系統(tǒng)，且尤其涉及用于合并掩碼模式的指令。
【背景技術(shù)】
[0002]圖1示出了在半導(dǎo)體芯片上用邏輯電路實(shí)現(xiàn)的處理核100的高級(jí)圖。該處理核包括流水線101。該流水線由各自被設(shè)計(jì)成在完全執(zhí)行程序代碼指令所需的多步驟過程中執(zhí)行特定步驟的多個(gè)級(jí)組成。這些級(jí)通常包括至少:1)指令獲取和解碼；2)數(shù)據(jù)獲取；3)執(zhí)行；4)寫回。執(zhí)行級(jí)將由(例如，在上述步驟I))中所獲取和解碼的指令所標(biāo)識(shí)出的特定操作對(duì)由相同指令標(biāo)識(shí)出并在另一先前級(jí)(例如，上述步驟2))中被獲取的數(shù)據(jù)執(zhí)行。被操作的數(shù)據(jù)通常是從(通用)寄存器存儲(chǔ)空間102中獲取的。在該操作完成時(shí)所創(chuàng)建的新數(shù)據(jù)通常也被“寫回”寄存器存儲(chǔ)空間(例如，在上述級(jí)4))。
[0003]與執(zhí)行級(jí)相關(guān)聯(lián)的邏輯電路通常由多個(gè)“執(zhí)行單元”或“功能單元” 103_1至103_N構(gòu)成，這些單元各自被設(shè)計(jì)成執(zhí)行其自身的唯一操作子集(例如，第一功能單元執(zhí)行整數(shù)數(shù)學(xué)操作，第二功能單元執(zhí)行浮點(diǎn)指令，第三功能單元執(zhí)行自/至高速緩存/存儲(chǔ)器的加載/存儲(chǔ)操作等等)。由所有這些功能單元執(zhí)行的所有操作的集合與處理核100所支持的“指令集”相對(duì)應(yīng)。
[0004]兩種類型的處理器架構(gòu)在計(jì)算機(jī)科學(xué)領(lǐng)域中被廣泛認(rèn)可:“標(biāo)量”和“矢量”。標(biāo)量處理器被設(shè)計(jì)成執(zhí)行對(duì)單個(gè)數(shù)據(jù)項(xiàng)進(jìn)行操作的指令，然而矢量處理器被設(shè)計(jì)成執(zhí)行對(duì)多個(gè)數(shù)據(jù)項(xiàng)進(jìn)行操作的指令。圖2A和圖2B呈現(xiàn)比較性示例，該比較性示例展示標(biāo)量處理器與矢量處理器之間的基本差 異。
[0005]圖2A示出標(biāo)量AND (與)指令的示例，其中單個(gè)操作數(shù)集A和B被加在一起以產(chǎn)生奇異(或“標(biāo)量”)結(jié)果C(即，AB = C)。相比之下，圖2B示出矢量AND指令的示例，其中兩個(gè)操作數(shù)集A/B和D/E并行地分別加在一起以同時(shí)產(chǎn)生矢量結(jié)果C和F(即，A.AND.B =C和D.AND.E = F)。根據(jù)術(shù)語學(xué)，“矢量”是具有多個(gè)“元素”的數(shù)據(jù)元素。例如，矢量V =卩’尺^“^具有五個(gè)不同元素⑷^^“和匕示例性矢量V的“大小”為五(因?yàn)樗哂形鍌€(gè)元素)。
[0006]當(dāng)執(zhí)行矢量指令時(shí)(即數(shù)據(jù)的各獲取和寫回項(xiàng)的對(duì)應(yīng)于矢量而不是標(biāo)量的指令)，通常期望改變矢量?jī)?nèi)要由指令實(shí)際操作的元素的數(shù)量。例如，可能期望僅增加兩個(gè)矢量 Vl = A，B，C，D，E 和 V2 = Q, R, S，T, U 的第二和第四元素(即結(jié)果=(B+R)，(D+T))。
[0007]“掩碼”是定義要對(duì)矢量的哪個(gè)元素進(jìn)行操作的數(shù)據(jù)結(jié)構(gòu)。例如，參考矢量Vl和V2的第二和第四元素相加的上述示例，可將掩碼M = 0，1，O, I, O用于標(biāo)識(shí)矢量Vl和V2的第二和第四元素。注意，掩碼M本身是矢量。
[0008]附圖簡(jiǎn)沭
[0009]本發(fā)明是作為示例說明的，而不僅限制于各個(gè)附圖的圖形，在附圖中，類似的參考編號(hào)表示類似的元件，其中:
[0010]圖1示出處理核；[0011]圖2a和2b比較標(biāo)量和矢量操作；
[0012]圖3示出現(xiàn)有技術(shù)的用于合并掩碼模式的過程；
[0013]圖4示出用于合并掩碼模式的改進(jìn)過程；
[0014]圖5示出合并掩碼模式的指令的不同實(shí)施例；
[0015]圖6A例示了示例性AVX指令格式；
[0016]圖6B示出來自圖6A的哪些字段構(gòu)成完整操作碼字段和基礎(chǔ)操作字段；
[0017]圖6C示出來自圖6A的哪些字段構(gòu)成寄存器索引字段；
[0018]圖7A-7B是示出根據(jù)本發(fā)明的實(shí)施例的通用矢量友好指令格式及其指令模板的框圖；
[0019]圖8是示出根據(jù)本發(fā)明的實(shí)施例的示例性專用矢量友好指令格式的框圖；
[0020]圖9是根據(jù)本發(fā)明的一個(gè)實(shí)施例的寄存器架構(gòu)的框圖；
[0021]圖1OA是示出根據(jù)本發(fā)明的實(shí)施例的示例性有序流水線以及示例性寄存器重命名的無序發(fā)布/執(zhí)行流水線兩者的框圖；
[0022]圖1OB是示出根據(jù)本發(fā)明的各實(shí)施例的要包括在處理器中的有序架構(gòu)核的示例性實(shí)施例和示例性的寄存器重命名的無序發(fā)布/執(zhí)行架構(gòu)核的框圖；
[0023]圖1lA-B示出了更具體的示例性有序核架構(gòu)的框圖，該核將是芯片中的若干邏輯塊之一(包括相同類型和/或不同類型的其他核)；
[0024]圖12是根據(jù)本發(fā)明的實(shí)施例的可具有一個(gè)以上核、可具有集成存儲(chǔ)器控制器、并且可具有集成圖形的處理器的框圖；
[0025]圖13是根據(jù)本發(fā)明的實(shí)施例的示例性系統(tǒng)的框圖；
[0026]圖14是根據(jù)本發(fā)明的實(shí)施例的第一更具體的示例性系統(tǒng)的框圖；
[0027]圖15是根據(jù)本發(fā)明的實(shí)施例的第二更具體的示例性系統(tǒng)的框圖；
[0028]圖16是根據(jù)本發(fā)明的實(shí)施例的SoC的框圖；
[0029]圖17是根據(jù)本發(fā)明的實(shí)施例的對(duì)比使用軟件指令變換器將源指令集中的二進(jìn)制指令變換成目標(biāo)指令集中的二進(jìn)制指令的框圖。
【具體實(shí)施方式】
[0030]再次參考圖1，在處理核100包括矢量處理執(zhí)行單元的情況下，注意在矢量功能單元103_1至103_N的相應(yīng)輸入和來自矢量功能單元103_1至103_N的輸出處存在讀掩碼邏輯104_1至104_N和寫掩碼邏輯105_1至105_N。注意各矢量處理器架構(gòu)可包括這些掩碼層中的僅一個(gè)。這里，對(duì)于采用掩碼的任何指令，讀掩碼邏輯104_1至104_N和/或?qū)懷诖a邏輯105_1至105_N可用于控制針對(duì)該矢量指令對(duì)哪些元素進(jìn)行有效地操作。這里，掩碼矢量從掩碼寄存器空間106中被讀取(例如，連同從寄存器存儲(chǔ)空間102中被讀取的輸入數(shù)據(jù)矢量一起)并且被呈現(xiàn)給掩碼邏輯104、105層中的至少一者。
[0031]注意，在執(zhí)行矢量程序代碼的過程中，每一矢量指令無需要求全數(shù)據(jù)字。例如，對(duì)于某些指令的輸入矢量可以僅是8個(gè)元素，對(duì)于其他指令的輸入矢量可以是16個(gè)元素，對(duì)于其他指令的輸入矢量可以是32個(gè)元素等等。這樣，由處理器用于執(zhí)行這些指令的掩碼矢量的尺寸可類似地改變(例如，8位、16位、32位等)。典型地，利用矢量的較低階位。例如，如果處理器支持64元素?cái)?shù)據(jù)字，但當(dāng)前的指令僅處理8元素矢量，則將在掩碼矢量的最低階的8位中反映指令的掩碼。
[0032]掩碼寄存器空間106保持處理器期望保持并再使用的不同掩碼矢量。此處，當(dāng)掩碼對(duì)應(yīng)于在程序代碼的執(zhí)行過程中處理器可處理的各矢量指令的相關(guān)元素的模式時(shí)，從掩碼寄存器空間106獲取適當(dāng)?shù)难诖a允許容易地對(duì)期望的掩碼模式進(jìn)行訪問(例如，與從頭計(jì)算期望的掩碼模式相反)。然而，掩碼寄存器空間106是有限的。
[0033]在掩碼寄存器空間106中不存在空間的掩碼模式可“溢出”到高速緩存107或存儲(chǔ)器108。當(dāng)掩碼模式本身較小時(shí)，掩碼模式溢出到高速緩存/存儲(chǔ)器可能尤其效率低。例如，如果矢量處理器支持64個(gè)元素的最大矢量尺寸且僅8位寬的掩碼模式溢出到高速緩存/存儲(chǔ)器，實(shí)質(zhì)上“溢出” 8位掩碼矢量所采取的事務(wù)實(shí)際浪費(fèi)56位數(shù)據(jù)的價(jià)值。即，在原始帶寬方面，處理器可處理高達(dá)64位大小的掩碼數(shù)據(jù)的溢出。利用這種硬件對(duì)僅8位掩碼數(shù)據(jù)進(jìn)行溢出對(duì)應(yīng)于能夠溢出56位的資源未使用。
[0034]如此，先前的實(shí)現(xiàn)已經(jīng)嘗試將掩碼寄存器空間106中存儲(chǔ)的掩碼模式級(jí)聯(lián)成單個(gè)數(shù)據(jù)結(jié)構(gòu)。例如，可將不同掩碼存儲(chǔ)空間位置中的兩個(gè)16位掩碼模式級(jí)聯(lián)以形成32位掩碼模式。
[0035]如圖3所觀察到的，現(xiàn)有技術(shù)的解決方案包括兩個(gè)指令序列，包括:i)第一指令301，該指令將待合并的掩碼模式Ml、M2從掩碼寄存器空間106讀出并且將它們合并至通用寄存器空間102作為合并的矢量M ;ii)第二指令302然后從通用寄存器空間讀取合并的矢量M并且將合并的矢量M寫入高速緩存/存儲(chǔ)器。
[0036]在圖4中描繪了新方法。圖4中觀察到的方法利用相對(duì)最近的指令格式技術(shù)，該技術(shù)可單獨(dú)定義目的地地址和兩個(gè)不同的源地址。傳統(tǒng)的指令格式技術(shù)將目的地地址和源地址之一重疊。例如,傳統(tǒng)的ADD指令可采用ADD X Y的形式。在執(zhí)行指令時(shí)，處理器將:I)讀取在寄存器地址X處的第一輸入操作數(shù)；ii)讀取在寄存器地址Y處的第二輸入操作數(shù)；以及iii)將兩個(gè)輸入操作數(shù)相加的結(jié)果寫回寄存器地址X。因此，結(jié)果被存儲(chǔ)在先前存儲(chǔ)輸入操作數(shù)之一的同一寄存器中。
[0037]相對(duì)新的商業(yè)技術(shù)(例如，來自英特爾公司的VEX指令技術(shù)和/或AVX指令技術(shù))采用可單獨(dú)指定兩個(gè)輸入操作數(shù)的地址和目的地地址的新指令格式。例如，存儲(chǔ)在寄存器X和Y中的操作數(shù)的加法可替代地利用指令形式ADDZ X Y來執(zhí)行。在這種情況下，如前所述，處理器將:i)讀取在寄存器地址X處的第一輸入操作數(shù)；以及ii)讀取在寄存器地址Y處的第二輸入操作數(shù)。然而，并非將結(jié)果存回源操作數(shù)寄存器之一，而是替代地將結(jié)果存儲(chǔ)到地址Z處的第三寄存器。VEX和擴(kuò)展VEX(EVEX)技術(shù)還包括指定四個(gè)操作數(shù)的能力(例如，3個(gè)輸入操作數(shù)和目的地)。以下進(jìn)一步提供VEX和EVEX的討論。
[0038]圖4中觀察到的方法利用如上剛剛描述的目的地/源_1/源_2指令地址格式。具體地，指令采用KC0NCATST0RE[R]Z X Y形式，其中X是掩碼寄存器文件中保持第一“較小”的掩碼模式的寄存器的地址，Y是掩碼寄存器文件中保持第二“較小”的掩碼模式的另一個(gè)寄存器的地址。指令合并兩個(gè)掩碼模式以創(chuàng)建隨后被存儲(chǔ)在存儲(chǔ)器中的地址Z處的新掩碼模式。具體地，執(zhí)行指令的執(zhí)行單元?jiǎng)?chuàng)建導(dǎo)致對(duì)存儲(chǔ)器的地址Z處進(jìn)行寫入的數(shù)據(jù)結(jié)構(gòu)作為其結(jié)果。
[0039]KC0NCATST0RE[R]中的“ [R] ”對(duì)應(yīng)于對(duì)于相同的整體指令類存在不同操作碼，其中定義掩碼模式尺寸被具體地定義。例如，如圖5中觀察到的，KC0NCATST0REB對(duì)應(yīng)于將兩個(gè)8位掩碼模式合并成16位掩碼模式的指令，KCONCATSTOREW對(duì)應(yīng)于將兩個(gè)16位掩碼模式合并成32位掩碼模式的指令，KCONCATSTORED對(duì)應(yīng)于將兩個(gè)32位掩碼模式合并成64位掩碼模式的指令，以及KCONCATSTOREQ對(duì)應(yīng)于將兩個(gè)64位掩碼模式合并成128位掩碼模式的指令。本領(lǐng)域的技術(shù)人員將意識(shí)到掩碼模式尺寸的各種組合，包括利用同一 KCONCATSTORE指令合并不同尺寸的掩碼模式也是可能的。
[0040]再次參考圖1，在執(zhí)行KC0NCATST0RE[R]ZXY指令時(shí)，從掩碼寄存器空間106讀取分別存儲(chǔ)在地址X和Y處的掩碼模式，并將其呈現(xiàn)給合并兩個(gè)掩碼模式的處理器流水線101的執(zhí)行級(jí)中的功能單元之一。在又一個(gè)實(shí)施例中，掩碼模式被呈現(xiàn)給加載/存儲(chǔ)執(zhí)行單元。加載/存儲(chǔ)單元將兩個(gè)掩碼模式合并并創(chuàng)建導(dǎo)致合并后的模式存儲(chǔ)在存儲(chǔ)器中的地址Z處的所得數(shù)據(jù)結(jié)構(gòu)。在替換實(shí)施例中，參數(shù)[R]用于指定進(jìn)一步的操作碼，該操作碼取代將合并的模式存儲(chǔ)到存儲(chǔ)器，而是將合并的模式存儲(chǔ)回到掩碼寄存器空間。在這種情況下，Z對(duì)應(yīng)于掩碼寄存器空間中的目的地地址。指令可由各種執(zhí)行單元之一來實(shí)施，各種執(zhí)行單元包括加載/存儲(chǔ)單元(具有ALU功能)或ALU單元。
[0041]如上所述，掩碼模式被合并并存儲(chǔ)，使得它們?cè)谏院罂杀辉俅问褂谩．?dāng)產(chǎn)生對(duì)已經(jīng)合并的掩碼模式的需求時(shí)，從存儲(chǔ)它的位置(例如，存儲(chǔ)器)讀取合并的掩碼數(shù)據(jù)結(jié)構(gòu)。從合并的掩碼數(shù)據(jù)結(jié)構(gòu)最終獲取期望的掩碼模式，且再次用于需要它的矢量操作。
[0042]在實(shí)施例中，該過程利用第一指令和第二指令來完成，第一指令從存儲(chǔ)器讀取合并的掩碼結(jié)構(gòu)并將其存儲(chǔ)在通用寄存器空間，第二指令從通用寄存器空間讀取合并的掩碼結(jié)構(gòu)，將該結(jié)構(gòu)劃分成其構(gòu)成性的掩碼模式并將它們單獨(dú)存儲(chǔ)到分離的相應(yīng)掩碼寄存器存儲(chǔ)空間。此處，英特爾的AVX指令格式允許單個(gè)源操作數(shù)的標(biāo)識(shí)和兩個(gè)不同的目的地的標(biāo)識(shí)。
[0043]示例性指令格式
[0044]本文中所描述的指令的實(shí)施例可以不同的格式體現(xiàn)。例如，本文描述的指令可體現(xiàn)為VEX、通用矢量友好或其它格式。以下討論VEX和通用矢量友好格式的細(xì)節(jié)。另外，在下文中詳述示例性系統(tǒng)、架構(gòu)、以及流水線。指令的實(shí)施例可在這些系統(tǒng)、架構(gòu)、以及流水線上執(zhí)行，但是不限于詳述的系統(tǒng)、架構(gòu)、以及流水線。
[0045]VEX指令格式
[0046]VEX編碼允許指令具有兩個(gè)以上操作數(shù)，并且允許SMD矢量寄存器比128位長(zhǎng)。VEX前綴的使用提供了三個(gè)操作數(shù)(或者更多)句法。例如，先前的兩個(gè)操作數(shù)指令執(zhí)行蓋寫源操作數(shù)的操作(諸如A = A+B)。VEX前綴的使用使操作數(shù)能夠執(zhí)行非破壞性操作，諸如 A = B+C。
[0047]圖6A示出示例性AVX指令格式，包括VEX前綴602、實(shí)操作碼字段630、MoD R/Μ字節(jié)640、SIB字節(jié)650、位移字段662以及IMM8 672。圖6B示出來自圖6A的哪些字段構(gòu)成完整操作碼字段674和基礎(chǔ)操作字段642。圖6C示出來自圖6A的哪些字段構(gòu)成寄存器索引字段644。
[0048]VEX前綴(字節(jié)0-2)602以三字節(jié)形式進(jìn)行編碼。第一字節(jié)是格式字段640 (VEX字節(jié)0，位[7:0])，該格式字段640包含明確的C4字節(jié)值(用于區(qū)分C4指令格式的唯一值)。第二-第三字節(jié)(VEX字節(jié)1-2)包括提供專用能力的大量位字段。具體地，REX字段605 (VEX字節(jié)I，位[7-5])由VEX.R位字段(VEX字節(jié)I，位[7] - R)、VEX.X位字段(VEX字節(jié)1，位[6] -X)以及VEX.B位字段(VEX字節(jié)1，位[5] - B)組成。這些指令的其他字段對(duì)如在本領(lǐng)域中已知的寄存器索引的較低三位(rrr、xxx以及bbb)進(jìn)行編碼，由此Rrrr、Xxxx以及Bbbb可通過增加VEX.R、VEX.X以及VEX.B來形成。操作碼映射字段615 (VEX字節(jié)1，位[4:0] - mmmmm)包括對(duì)隱含的領(lǐng)先操作碼字節(jié)進(jìn)行編碼的內(nèi)容。W字段664 (VEX字節(jié)2，位[7] -W)由記號(hào)VEX.W表示，并且取決于該指令提供了不同的功能。VEX.WW620 (VEX字節(jié)2,位[6:3]-vvvv)的作用可包括如下:1)VEX.WVV對(duì)以反轉(zhuǎn)(I補(bǔ)碼)的形式指定第一源寄存器操作數(shù)進(jìn)行編碼，且對(duì)具有兩個(gè)或兩個(gè)以上源操作數(shù)的指令有效；2)VEX.WW針對(duì)特定矢量位移對(duì)以I補(bǔ)碼的形式指定的目的地寄存器操作數(shù)進(jìn)行編碼；或者3) VEX.WW不對(duì)任何操作數(shù)進(jìn)行編碼，保留該字段，并且應(yīng)當(dāng)包含1111b。如果VEX.L668大小的字段(VEX字節(jié)2，位[2]-L) = 0，則它指示128位矢量；如果VEX.L = I，則它指示256位矢量。前綴編碼字段625 (VEX字節(jié)2，位[1:0]-ρρ)提供了用于基礎(chǔ)操作字段的附加位。
[0049]實(shí)操作碼字段630 (字節(jié)3)還被稱為操作碼字節(jié)。操作碼的一部分在該字段中指定。
[0050]MOD R/Μ 字段 640 (字節(jié) 4)包括 MOD 字段 642 (位[7-6] )、Reg 字段 644 (位[5-3])、以及R/Μ字段646(位[2-0])。Reg字段644的作用可包括如下:對(duì)目的地寄存器操作數(shù)或源寄存器操作數(shù)(Rfff中的rrr)進(jìn)行編碼；或者被視為操作碼擴(kuò)展且不用于對(duì)任何指令操作數(shù)進(jìn)行編碼。R/Μ字段646的作用可包括如下:對(duì)引用存儲(chǔ)器地址的指令操作數(shù)進(jìn)行編碼；或者對(duì)目的地寄存器操作數(shù)或源寄存器操作數(shù)進(jìn)行編碼。
[0051]縮放、索引、基址(SIB) —縮放字段650(字節(jié)5)的內(nèi)容包括用于存儲(chǔ)器地址生成的SS652 (位[7-6])。先前已經(jīng)針對(duì)寄存器索引Xxxx和Bbbb參考了 SIB.xxx654 (位[5_3])和 SIB.bbb656(位[2-0])的內(nèi)容。
[0052]位移字段662和立即數(shù)字段(IMM8)672包含地址數(shù)據(jù)。
[0053]通用矢量友好指令格式
[0054]矢量友好指令格式是適于矢量指令(例如，存在專用于矢量操作的特定字段)的指令格式。盡管描述了其中通過矢量友好指令格式支持矢量和標(biāo)量操作兩者的實(shí)施例，但是替換實(shí)施例只通過矢量友好指令格式使用矢量操作。
[0055]圖7A-7B是示出根據(jù)本發(fā)明的實(shí)施例的通用矢量友好指令格式及其指令模板的框圖。圖7A是示出根據(jù)本發(fā)明的實(shí)施例的通用矢量友好指令格式及其A類指令模板的框圖；而圖7B是示出根據(jù)本發(fā)明的實(shí)施例的通用矢量友好指令格式及其B類指令模板的框圖。具體地，針對(duì)通用矢量友好指令格式700定義A類和B類指令模板，兩者包括無存儲(chǔ)器存取705的指令模板和存儲(chǔ)器存取720的指令模板。在矢量友好指令格式的上下文中的術(shù)語通用指不綁定到任何專用指令集的指令格式。
[0056]盡管將描述其中矢量友好指令格式支持以下:64字節(jié)矢量操作數(shù)長(zhǎng)度(或大小)與32位(4字節(jié))或64位(8字節(jié))數(shù)據(jù)元素寬度(或大小)(并且由此，64字節(jié)矢量由16雙字大小的元素或者替換地8四字大小的元素組成)、64字節(jié)矢量操作數(shù)長(zhǎng)度(或大小)與16位(2字節(jié))或8位(I字節(jié))數(shù)據(jù)元素寬度(或大小)、32字節(jié)矢量操作數(shù)長(zhǎng)度(或大小)與32位(4字節(jié))、64位(8字節(jié))、16位(2字節(jié))、或8位(I字節(jié))數(shù)據(jù)元素寬度(或大小)、以及16字節(jié)矢量操作數(shù)長(zhǎng)度(或大小)與32位(4字節(jié))、64位(8字節(jié))、16位(2字節(jié))、或8位(I字節(jié))數(shù)據(jù)元素寬度(或大小)的本發(fā)明的實(shí)施例，但是替換實(shí)施例可支持更大、更小、和/或不同的矢量操作數(shù)大小(例如，256字節(jié)矢量操作數(shù))與更大、更小或不同的數(shù)據(jù)元素寬度(例如，128位(16字節(jié))數(shù)據(jù)元素寬度)。
[0057]圖7A中的A類指令模板包括:1)在無存儲(chǔ)器存取705的指令模板內(nèi)，示出無存儲(chǔ)器存取的全部舍入(round)控制型操作710的指令模板、以及無存儲(chǔ)器存取的數(shù)據(jù)變換型操作715的指令模板；以及2)在存儲(chǔ)器存取720的指令模板內(nèi)，示出存儲(chǔ)器存取的時(shí)間725的指令模板和存儲(chǔ)器存取的非時(shí)間730的指令模板。圖7B中的B類指令模板包括:1)在無存儲(chǔ)器存取705的指令模板內(nèi)，示出無存儲(chǔ)器存取的寫掩碼控制的部分舍入控制型操作712的指令模板以及無存儲(chǔ)器存取的寫掩碼控制的vsize型操作717的指令模板；以及2)在存儲(chǔ)器存取720的指令模板內(nèi)，示出存儲(chǔ)器存取的寫掩碼控制727的指令模板。
[0058]通用矢量友好指令格式700包括以下列出以在圖7A-7B中示出順序的如下字段。結(jié)合以上討論，考慮KCONCATSTORE ZXY指令，在實(shí)施例中，參考以下在圖7A-B和8中提供的格式細(xì)節(jié)，利用存儲(chǔ)器存取指令類型720。在以下描述的寄存器地址字段744中指定第一和第二輸入操作數(shù)X Y (對(duì)應(yīng)于兩個(gè)掩碼寄存器地址)和目的地Z (對(duì)應(yīng)于存儲(chǔ)器寫地址)。
[0059]格式字段740 —該字段中的特定值(指令格式標(biāo)識(shí)符值)唯一地標(biāo)識(shí)矢量友好指令格式，并且由此標(biāo)識(shí)指令在指令流中以矢量友好指令格式出現(xiàn)。由此，該字段在無需只有通用矢量友好指令格式的指令集的意義上是任選的。
[0060]基礎(chǔ)操作字段742 —其內(nèi)容區(qū)分不同的基礎(chǔ)操作。
[0061]寄存器索引字段744-其內(nèi)容直接或者通過地址生成指定源或目的地操作數(shù)在寄存器中或者在存儲(chǔ)器中的位置。這些字段包括足夠數(shù)量的位以從PxQ(例如，32x512、16x128,32x1024,64x1024)個(gè)寄存器文件選擇N個(gè)寄存器。盡管在一個(gè)實(shí)施例中N可高達(dá)三個(gè)源和一個(gè)目的地寄存器，但是替換實(shí)施例可支持更多或更少的源和目的地寄存器(例如，可支持高達(dá)兩個(gè)源，其中這些源中的一個(gè)源還用作目的地，可支持高達(dá)三個(gè)源，其中這些源中的一個(gè)源還用作目的地，可支持高達(dá)兩個(gè)源和一個(gè)目的地)。
[0062]修飾符(modifier)字段746 —其內(nèi)容將以指定存儲(chǔ)器存取的通用矢量指令格式出現(xiàn)的指令與不指定存儲(chǔ)器存取的通用矢量指令格式出現(xiàn)的指令區(qū)分開；即在無存儲(chǔ)器存取705的指令模板與存儲(chǔ)器存取720的指令模板之間。存儲(chǔ)器存取操作讀取和/或?qū)懭氲酱鎯?chǔ)器等級(jí)(在一些情況下，使用寄存器中的值來指定源和/或目的地地址)，而非存儲(chǔ)器存取操作不這樣(例如，源和/或目的地是寄存器)。盡管在一個(gè)實(shí)施例中，該字段還在三種不同的方式之間選擇以執(zhí)行存儲(chǔ)器地址計(jì)算，但是替換實(shí)施例可支持更多、更少或不同的方式來執(zhí)行存儲(chǔ)器地址計(jì)算。
[0063]擴(kuò)充操作字段750 —其內(nèi)容區(qū)分除基礎(chǔ)操作以外要執(zhí)行各種不同操作中的哪一個(gè)操作。該字段是上下文專用的。在本發(fā)明的一個(gè)實(shí)施例中，該字段被分成類字段768、α字段752、以及β字段754。擴(kuò)充操作字段750允許在單一指令而非2、3或4個(gè)指令中執(zhí)行多組共同的操作。
[0064]縮放字段760 —其內(nèi)容允許用于存儲(chǔ)器地址生成(例如，用于使用2 — *索引+基址的地址生成)的索引字段的內(nèi)容的縮放。
[0065]位移字段762Α —其內(nèi)容用作存儲(chǔ)器地址生成的一部分(例如，用于使用2縮放*索引+基址+位移的地址生成)。
[0066]位移因數(shù)字段762Β(注意，位移字段762Α直接在位移因數(shù)字段762Β上的并置指示使用一個(gè)或另一個(gè))一其內(nèi)容用作地址生成的一部分，它指定由存儲(chǔ)器存取的大小(N)縮放的位移因數(shù)，其中N是存儲(chǔ)器存取中的字節(jié)數(shù)量(例如，用于使用索引+基址+縮放的位移的地址生成)。忽略冗余的低階位，并且因此位移因數(shù)字段的內(nèi)容乘以存儲(chǔ)器操作數(shù)總大小(N)以生成在計(jì)算有效地址中使用的最終位移。N的值由處理器硬件在運(yùn)行時(shí)基于完整操作碼字段774 (稍候在本文中描述)和數(shù)據(jù)操縱字段754C確定。位移字段762A和位移因數(shù)字段762B在它們不用于無存儲(chǔ)器存取705的指令模板和/或不同的實(shí)施例可實(shí)現(xiàn)兩者中的僅一個(gè)或均未實(shí)現(xiàn)的意義上是任選的。
[0067]數(shù)據(jù)元素寬度字段764 —其內(nèi)容區(qū)分使用多個(gè)數(shù)據(jù)元素寬度中的哪一個(gè)(在一些實(shí)施例中用于所有指令，在其他實(shí)施例中只用于一些指令)。該字段在如果支持僅一個(gè)數(shù)據(jù)元素寬度和/或使用操作碼的某一方面支持?jǐn)?shù)據(jù)元素寬度則不需要的意義上是任選的。
[0068]寫掩碼字段770 —其內(nèi)容在每一數(shù)據(jù)元素位置的基礎(chǔ)上控制目的地矢量操作數(shù)中的數(shù)據(jù)元素位置是否反映基礎(chǔ)操作和擴(kuò)充操作的結(jié)果。A類指令模板支持合并-寫掩碼，而B類指令模板支持合并寫掩碼和歸零寫掩碼兩者。當(dāng)合并的矢量掩碼允許在執(zhí)行任何操作(由基礎(chǔ)操作和擴(kuò)充操作指定)期間保護(hù)目的地中的任何元素集免于更新時(shí)，在另一實(shí)施例中，保持其中對(duì)應(yīng)掩碼位具有O的目的地的每一元素的舊值。相反，當(dāng)歸零矢量掩碼允許在執(zhí)行任何操作(由基礎(chǔ)操作和擴(kuò)充操作指定)期間使目的地中的任何元素集歸零時(shí)，在一個(gè)實(shí)施例中，目的地的元素在對(duì)應(yīng)掩碼位具有O值時(shí)被設(shè)為O。該功能的子集是控制執(zhí)行的操作的矢量長(zhǎng)度的能力(即，從第一個(gè)到最后一個(gè)要修改的元素的跨度)，然而，修改的元素連續(xù)是不必要的。由此，寫掩碼字段770允許部分矢量操作，包括加載、存儲(chǔ)、算術(shù)、邏輯等。盡管描述了其中寫掩碼字段770的內(nèi)容選擇大量寫掩碼寄存器中的包含要使用的寫掩碼的一個(gè)寫掩碼寄存器(并且由此寫掩碼字段770的內(nèi)容間接地標(biāo)識(shí)要執(zhí)行的那個(gè)掩碼)的本發(fā)明的實(shí)施例，但是替換實(shí)施例相反或另外允許掩碼寫字段770的內(nèi)容直接地指定要執(zhí)行的掩碼。
[0069]立即數(shù)字段772 —其內(nèi)容允許對(duì)立即數(shù)的規(guī)范。該字段在實(shí)現(xiàn)不支持立即數(shù)的通用矢量友好格式中不存在且在不使用立即數(shù)的指令中不存在的意義上是任選的。
[0070]類字段768 —其內(nèi)容在指令的不同的類之間進(jìn)行區(qū)分。參考圖7A-B，該字段的內(nèi)容在A類和B類指令之間進(jìn)行選擇。在圖7A-B中，圓角方形用于指示專用值存在于字段中(例如，在圖7A-B中分別用于類字段768的A類768A和B類768B)。
[0071]A類指令模板
[0072]在A類非存儲(chǔ)器存取705的指令模板的情況下，α字段752被解釋為其內(nèi)容區(qū)分要執(zhí)行不同擴(kuò)充操作類型中的哪一種(例如，針對(duì)無存儲(chǔ)器存取的舍入型操作710和無存儲(chǔ)器存取的數(shù)據(jù)變換型操作715的指令模板分別指定舍入752Α.1和數(shù)據(jù)變換752Α.2)的RS字段752Α，而β字段754區(qū)分要執(zhí)行指定類型的操作中的哪一種。在無存儲(chǔ)器存取705指令模板中，縮放字段760、位移字段762Α以及位移縮放字段762Β不存在。
[0073]無存儲(chǔ)器存取的指令模板一全部舍入控制型操作
[0074]在無存儲(chǔ)器存取的全部舍入控制型操作710的指令模板中，β字段754被解釋為其內(nèi)容提供靜態(tài)舍入的舍入控制字段754Α。盡管在本發(fā)明的所述實(shí)施例中舍入控制字段754Α包括抑制所有浮點(diǎn)異常(SAE)字段756和舍入操作控制字段758，但是替換實(shí)施例可支持、可將這些概念兩者都編碼成相同的字段或者只有這些概念/字段中的一個(gè)或另一個(gè)(例如，可只有舍入操作控制字段758)。
[0075]SAE字段756 —其內(nèi)容區(qū)分是否停用異常事件報(bào)告；當(dāng)SAE字段756的內(nèi)容指示啟用抑制時(shí)，給定指令不報(bào)告任何種類的浮點(diǎn)異常標(biāo)志且不喚起任何浮點(diǎn)異常處理程序。
[0076]舍入操作控制字段758 —其內(nèi)容區(qū)分執(zhí)行一組舍入操作中的哪一個(gè)(例如，向上舍入、向下舍入、向零舍入、以及就近舍入)。由此，舍入操作控制字段758允許在每一指令的基礎(chǔ)上改變舍入模式。在其中處理器包括用于指定舍入模式的控制寄存器的本發(fā)明的一個(gè)實(shí)施例中，舍入操作控制字段750的內(nèi)容覆蓋該寄存器值。
[0077]無存儲(chǔ)器存取的指令模板一數(shù)據(jù)變換型操作
[0078]在無存儲(chǔ)器存取的數(shù)據(jù)變換型操作715的指令模板中，β字段754被解釋為數(shù)據(jù)變換字段754Β，其內(nèi)容區(qū)分要執(zhí)行多個(gè)數(shù)據(jù)變換中的哪一個(gè)(例如，無數(shù)據(jù)變換、拌和、廣播)。
[0079]在A類存儲(chǔ)器存取720的指令模板的情況下，α字段752被解釋為驅(qū)逐提示字段752Β，其內(nèi)容區(qū)分要使用驅(qū)逐提示中的哪一個(gè)(在圖7Α中，為存儲(chǔ)器存取時(shí)間725指令模板和存儲(chǔ)器存取非時(shí)間730的指令模板分別指定時(shí)間752Β.1和非時(shí)間752Β.2)，而β字段754被解釋為數(shù)據(jù)操縱字段754C，其內(nèi)容區(qū)分要執(zhí)行多個(gè)數(shù)據(jù)操縱操作(也稱為基元(primitive))中的哪一個(gè)(例如，無操縱、廣播、源的向上轉(zhuǎn)換、以及目的地的向下轉(zhuǎn)換)。存儲(chǔ)器存取720的指令模板包括縮放字段760、以及任選的位移字段762A或位移縮放字段762B。
[0080]矢量存儲(chǔ)器指令使用轉(zhuǎn)換支持來執(zhí)行來自存儲(chǔ)器的矢量負(fù)載并將矢量存儲(chǔ)到存儲(chǔ)器。如同有規(guī)律的矢量指令，矢量存儲(chǔ)器指令以數(shù)據(jù)元素式的方式與存儲(chǔ)器來回傳輸數(shù)據(jù)，其中實(shí)際傳輸?shù)脑赜蛇x為寫掩碼的矢量掩碼的內(nèi)容闡述。
[0081 ] 存儲(chǔ)器存取的指令模板一時(shí)間
[0082]時(shí)間數(shù)據(jù)是可能很快地重新使用足以從高速緩存受益的數(shù)據(jù)。然而，這是提示且不同的處理器可以不同的方式實(shí)現(xiàn)它，包括完全忽略該提示。
[0083]存儲(chǔ)器存取的指令模板一非時(shí)間
[0084]非時(shí)間數(shù)據(jù)是不可能很快地重新使用足以從第一級(jí)高速緩存中的高速緩存受益且應(yīng)當(dāng)給予驅(qū)逐優(yōu)先級(jí)的數(shù)據(jù)。然而，這是提示且不同的處理器可以不同的方式實(shí)現(xiàn)它，包括完全忽略該提不。
[0085]B類指令模板
[0086]在B類指令模板的情況下，α字段752被解釋為寫掩碼控制(Z)字段752C，其內(nèi)容區(qū)分由寫掩碼字段770控制的寫掩碼應(yīng)當(dāng)是合并還是歸零。
[0087]在B類非存儲(chǔ)器存取705的指令模板的情況下，β字段754的一部分被解釋為RL字段757Α，其內(nèi)容區(qū)分要執(zhí)行不同擴(kuò)充操作類型中的哪一種(例如，針對(duì)無存儲(chǔ)器存取的寫掩碼控制部分舍入控制類型操作712的指令模板和無存儲(chǔ)器存取的寫掩碼控制VSIZE型操作717的指令模板分別指定舍入757Α.1和矢量長(zhǎng)度(VSIZE) 757Α.2)，而β字段754的其余部分區(qū)分要執(zhí)行指定類型的操作中的哪一種。在無存儲(chǔ)器存取705指令模板中，縮放字段760、位移字段762Α以及位移縮放字段762Β不存在。
[0088]在無存儲(chǔ)器存取的寫掩碼控制的部分舍入控制型操作710的指令模板中，β字段754的其余部分被解釋為舍入操作字段759Α，并且停用異常事件報(bào)告(給定指令不報(bào)告任何種類的浮點(diǎn)異常標(biāo)志且不喚起任何浮點(diǎn)異常處理程序)。
[0089]舍入操作控制字段759A —只作為舍入操作控制字段758，其內(nèi)容區(qū)分執(zhí)行一組舍入操作中的哪一個(gè)(例如，向上舍入、向下舍入、向零舍入、以及就近舍入)。由此，舍入操作控制字段759A允許在每一指令的基礎(chǔ)上改變舍入模式。在其中處理器包括用于指定舍入模式的控制寄存器的本發(fā)明的一個(gè)實(shí)施例中，舍入操作控制字段750的內(nèi)容覆蓋該寄存器值。
[0090]在無存儲(chǔ)器存取的寫掩碼控制VSIZE型操作717的指令模板中，β字段754的其余部分被解釋為矢量長(zhǎng)度字段759Β，其內(nèi)容區(qū)分要執(zhí)行多個(gè)數(shù)據(jù)矢量長(zhǎng)度中的哪一個(gè)(例如，128字節(jié)、256字節(jié)、或512字節(jié))。
[0091]在B類存儲(chǔ)器存取720的指令模板的情況下，β字段754的一部分被解釋為廣播字段757Β，其內(nèi)容區(qū)分是否要執(zhí)行廣播型數(shù)據(jù)操縱操作，而β字段754的其余部分被解釋為矢量長(zhǎng)度字段759Β。存儲(chǔ)器存取720的指令模板包括縮放字段760、以及任選的位移字段762Α或位移縮放字段762Β。
[0092]針對(duì)通用矢量友好指令格式700，示出完整操作碼字段774，包括格式字段740、基礎(chǔ)操作字段742以及數(shù)據(jù)元素寬度字段764。盡管示出了其中完整操作碼字段774包括所有這些字段的一個(gè)實(shí)施例，但是完整操作碼字段774包括在不支持所有這些字段的實(shí)施例中的少于所有的這些字段。完整操作碼字段774提供操作碼(opcode)。
[0093]擴(kuò)充操作字段750、數(shù)據(jù)元素寬度字段764以及寫掩碼字段770允許這些特征在每一指令的基礎(chǔ)上以通用矢量友好指令格式指定。
[0094]寫掩碼字段和數(shù)據(jù)元素寬度字段的組合創(chuàng)建各種類型的指令，其中這些指令允許基于不同的數(shù)據(jù)元素寬度應(yīng)用該掩碼。
[0095]在A類和B類內(nèi)找到的各種指令模板在不同的情形下是有益的。在本發(fā)明的一些實(shí)施例中，不同處理器或者處理器內(nèi)的不同核可只有支持僅A類、僅B類、或者可支持兩類。舉例而言，期望用于通用計(jì)算的高性能通用無序核可只支持B類，期望主要用于圖形和/或科學(xué)(吞吐量)計(jì)算的核可只支持A類，并且期望用于兩者的核可支持兩者(當(dāng)然，具有來自兩類的模板和指令的一些混合的核，但是并非來自兩類的所有模板和指令都在本發(fā)明的權(quán)限內(nèi))。同樣，單一處理器可包括多個(gè)核，所有核支持相同的類或者其中不同的核支持不同的類。舉例而言，在具有分離的圖形和通用核的處理器中，圖形核中的期望主要用于圖形和/或科學(xué)計(jì)算的一個(gè)核可只支持A類，而通用核中的一個(gè)或多個(gè)可以是和期望用于通用計(jì)算的支持B類的無序執(zhí)行和寄存器重命名的高性能通用核。沒有分離的圖形核的另一處理器可包括支持A類和B類兩者的一個(gè)或多個(gè)通用有序或無序核。當(dāng)然，在本發(fā)明的不同實(shí)施例中，來自一類的特征還可在其他類中實(shí)現(xiàn)。以高級(jí)語言撰寫的程序可被輸入(例如，僅僅按時(shí)間編譯或者統(tǒng)計(jì)編譯)到各種不同的可執(zhí)行形式，包括:1)只有用于執(zhí)行的目標(biāo)處理器支持的類的指令的形式；或者2)具有使用所有類的指令的不同組合而撰寫的替換例程且具有選擇這些例程以基于由當(dāng)前正在執(zhí)行代碼的處理器支持的指令而執(zhí)行的控制流代碼的形式。
[0096]示例性專用矢量友好指令格式
[0097]圖8是示出根據(jù)本發(fā)明的實(shí)施例的示例性專用矢量友好指令格式的框圖。圖8示出在其指定位置、大小、解釋和字段的次序、以及那些字段中的一些字段的值的意義上是專用的專用矢量友好指令格式800。專用矢量友好指令格式800可用于擴(kuò)展x86指令集，并且由此一些字段類似于在現(xiàn)有x86指令集及其擴(kuò)展(例如，AVX)中使用的那些字段或與之相同。該格式保持與具有擴(kuò)展的現(xiàn)有x86指令集的前綴編碼字段、實(shí)操作碼字節(jié)字段、MOD R/M字段、SIB字段、位移字段、以及立即數(shù)字段一致。示出來自圖8的字段映射到的來自圖7的字段。
[0098]應(yīng)當(dāng)理解，雖然出于說明的目的在通用矢量友好指令格式700的上下文中，本發(fā)明的實(shí)施例參考專用矢量友好指令格式800進(jìn)行了描述，但是本發(fā)明不限于專用矢量友好指令格式800，聲明的地方除外。例如，通用矢量友好指令格式700構(gòu)想各種字段的各種可能的大小，而專用矢量友好指令格式800被示為具有專用大小的字段。作為具體示例，盡管在專用矢量友好指令格式800中數(shù)據(jù)元素寬度字段764被示為一位字段，但是本發(fā)明不限于此(即，通用矢量友好指令格式700構(gòu)想數(shù)據(jù)元素寬度字段764的其他大小)。
[0099]通用矢量友好指令格式700包括以下列出以在圖8A中示出的順序的如下字段。
[0100]EVEX前綴(字節(jié)0-3) 802 —以四字節(jié)形式進(jìn)行編碼。
[0101]格式字段740(EVEX字節(jié)0，位[7:0]) —第一字節(jié)(EVEX字節(jié)O)是格式字段740，并且它包含0x62(在本發(fā)明的一個(gè)實(shí)施例中用于區(qū)分矢量友好指令格式的唯一值)。
[0102]第二-第四字節(jié)(EVEX字節(jié)1-3)包括提供專用能力的大量位字段。
[0103]REX 字段 805 (EVEX 字節(jié) I，位[7-5]) —由 EVEX.R 位字段(EVEX 字節(jié) I，位[7] - R)、EVEX.X 位字段(EVEX 字節(jié) 1，位[6] - X)以及(757BEX 字節(jié) 1，位[5] - B)組成。EVEX.R、EVEX.X和EVEX.B位字段提供與對(duì)應(yīng)VEX位字段相同的功能，并且使用I補(bǔ)碼的形式進(jìn)行編碼，即ZMMO被編碼為1111B，ZMM15被編碼為0000B。這些指令的其他字段對(duì)如在本領(lǐng)域中已知的寄存器索引的較低三位(rrr、xxx、以及bbb)進(jìn)行編碼，由此Rrrr、Xxxx以及Bbbb可通過增加EVEX.R、EVEX.X以及EVEX.B來形成。
[0104]REX’字段710—這是REX’字段710的第一部分，并且是用于對(duì)擴(kuò)展的32個(gè)寄存器集合的較高16個(gè)或較低16個(gè)寄存器進(jìn)行編碼的EVEX.R’位字段(EVEX字節(jié)1，位[4] -R，)。在本發(fā)明的一個(gè)實(shí)施例中，該位與以下指示的其他位一起以位反轉(zhuǎn)的格式存儲(chǔ)以(在公知x86的32位模式下)與其實(shí)操作碼字節(jié)是62的BOUND指令進(jìn)行區(qū)分，但是在MOD R/Μ字段(在下文中描述)中不接受MOD字段中的值11 ;本發(fā)明的替換實(shí)施例不以反轉(zhuǎn)的格式存儲(chǔ)該指示的位以及其他指示的位。值I用于對(duì)較低16個(gè)寄存器進(jìn)行編碼。換句話說，通過組合EVEX.R’、EVEX.R、以及來自其他字段的其他RRR來形成R’ Rrrr。
[0105]操作碼映射字段815(EVEX字節(jié)1，位[3:0] - _皿)-其內(nèi)容對(duì)隱含的領(lǐng)先操作碼字節(jié)(0F、0F38、或0F3)進(jìn)行編碼。
[0106]數(shù)據(jù)元素寬度字段764 (EVEX字節(jié)2，位[7] - W)—由記號(hào)EVEX.W表示。EVEX.W用于定義數(shù)據(jù)類型(32位數(shù)據(jù)元素或64位數(shù)據(jù)元素)的粒度(大小)。
[0107]EVEX.vvvv820 (EVEX 字節(jié) 2,位[6:3]_vvvv) — EVEX.vvvv 的作用可包括如下:1)EVEX.vvvv對(duì)以反轉(zhuǎn)(I補(bǔ)碼)的形式指定的第一源寄存器操作數(shù)進(jìn)行編碼且對(duì)具有兩個(gè)或兩個(gè)以上源操作數(shù)的指令有效；2)EVEX.vvvv針對(duì)特定矢量位移對(duì)以I補(bǔ)碼的形式指定的目的地寄存器操作數(shù)進(jìn)行編碼；或者3)EVEX.vvvv不對(duì)任何操作數(shù)進(jìn)行編碼，保留該字段，并且應(yīng)當(dāng)包含1111b。由此，EVEX.vvvv字段820對(duì)以反轉(zhuǎn)(I補(bǔ)碼)的形式存儲(chǔ)的第一源寄存器指定符的4個(gè)低階位進(jìn)行編碼。取決于該指令，額外不同的EVEX位字段用于將指定符大小擴(kuò)展到32個(gè)寄存器。
[0108]EVEX.U768類字段(EVEX字節(jié)2，位[2]-U)—如果EVEX.U = 0，則它指示A類或EVEX.U0,如果 EVEX.U = 1，則它指示 B 類或 EVEX.Ul。
[0109]前綴編碼字段825 (EVEX字節(jié)2，位[1:0]-ρρ) —提供了用于基礎(chǔ)操作字段的附加位。除了對(duì)以EVEX前綴格式的傳統(tǒng)SSE指令提供支持以外，這也具有的壓縮SMD前綴的益處(EVEX前綴只需要2位，而不是需要字節(jié)來表達(dá)SMD前綴)。在一個(gè)實(shí)施例中，為了支持使用以傳統(tǒng)格式和以EVEX前綴格式的SMD前綴(66H、F2H、F3H)的傳統(tǒng)SSE指令，這些傳統(tǒng)SMD前綴被編碼成SMD前綴編碼字段；并且在運(yùn)行時(shí)在提供給解碼器的PLA之前被擴(kuò)展成傳統(tǒng)SMD前綴(因此PLA可執(zhí)行傳統(tǒng)和EVEX格式的這些傳統(tǒng)指令，而無需修改)。雖然較新的指令可將EVEX前綴編碼字段的內(nèi)容直接作為操作碼擴(kuò)展，但是為了一致性，特定實(shí)施例以類似的方式擴(kuò)展，但允許由這些傳統(tǒng)SIMD前綴指定不同的含義。替換實(shí)施例可重新設(shè)計(jì)PLA以支持2位SMD前綴編碼，并且由此不需要擴(kuò)展。
[0110]α 字段 752 (EVEX 字節(jié) 3，位[7] - EH ;也稱為 EVEX.EH、EVEX.rs、EVEX.RL、EVEX.寫掩碼控制、以及EVEX.N;還被示為具有α) —如先前所述的，該字段是上下文專用的。
[0111]β 字段 754 (EVEX 字節(jié) 3，位[6:4]_SSS，也稱為 EVEX.s2_0、EVEX.r2_0、EVEX.rrl、EVEX.LLO、EVEX.LLB，還被示為具有β β β) —如先前所述的，該字段是內(nèi)容專用的。
[0112]REX’字段710—這是REX’字段1210的其余部分，并且是可用于對(duì)擴(kuò)展的32個(gè)寄存器集合的較高16個(gè)或較低16寄存器進(jìn)行編碼的EVEX.R’位字段(EVEX字節(jié)3，位
[3]-V’)。該位以位反轉(zhuǎn)的格式存儲(chǔ)。值I用于對(duì)較低16個(gè)寄存器進(jìn)行編碼。換句話說，通過組合 EVEX.V’、EVEX.vvvv 來形成 V’ VVVV。
[0113]寫掩碼字段770 (EVEX字節(jié)3，位[2:0]_kkk) —其內(nèi)容指定寫掩碼寄存器中的寄存器索引，如先前所述的。在本發(fā)明的一個(gè)實(shí)施例中，專用值EVEX.kkk = 000具有隱含著沒有寫掩碼用于特定指令(這可以各種方式(包括使用硬連線到所有的寫掩碼或者旁路掩碼硬件的硬件)實(shí)現(xiàn))的特別行為。
[0114]實(shí)操作碼字段830 (字節(jié)4)還被稱為操作碼字節(jié)。操作碼的一部分在該字段中指定。
[0115]MOD R/Μ字段840 (字節(jié)5)包括MOD字段842、Reg字段844、以及R/Μ字段846。如先前所述的，MOD字段842的內(nèi)容在存儲(chǔ)器存取和非存儲(chǔ)器存取的操作之間進(jìn)行區(qū)分。Reg字段844的作用可被歸結(jié)為兩種情形:對(duì)目的地寄存器操作數(shù)或源寄存器操作數(shù)進(jìn)行編碼；或者被視為操作碼擴(kuò)展且不用于對(duì)任何指令操作數(shù)進(jìn)行編碼。R/Μ字段846的作用可包括如下:對(duì)參考存儲(chǔ)器地址的指令操作數(shù)進(jìn)行編碼；或者對(duì)目的地寄存器操作數(shù)或源寄存器操作數(shù)進(jìn)行編碼。
[0116]縮放、索引、基址(SIB)字節(jié)(字節(jié)6) —如先前所述的，縮放字段750的內(nèi)容用于存儲(chǔ)器地址生成。SIB.xxx854和SIB.bbb856 一先前已經(jīng)針對(duì)寄存器索引Xxxx和Bbbb參考了這些字段的內(nèi)容。
[0117]位移字段762A (字節(jié)7-10) —當(dāng)MOD字段842包含10時(shí)，字節(jié)7_10是位移字段762A，并且它與傳統(tǒng)32位位移(disp32) —樣地工作，并且以字節(jié)粒度工作。
[0118]位移因數(shù)字段762B(字節(jié)7) —當(dāng)MOD字段842包含01時(shí)，字節(jié)7是位移因數(shù)字段762B。該字段的位置與傳統(tǒng)x86指令集8位位移(disp8)的位置相同，它以字節(jié)粒度工作。由于dispS是符號(hào)擴(kuò)展的，因此它可只在-128和127字節(jié)偏移量之間尋址，在64字節(jié)的高速緩存線的方面，disp8使用可被設(shè)為僅四個(gè)真正有用的值-128、-64,0和64的8位；由于常常需要更大的范圍，所以使用disp32 ;然而，disp32需要4個(gè)字節(jié)。與disp8和disp32對(duì)比，位移因數(shù)字段762B是dispS的重新解釋；當(dāng)使用位移因數(shù)字段762B時(shí)，實(shí)際位移通過位移因數(shù)字段的內(nèi)容乘以存儲(chǔ)器操作數(shù)存取的大小(N)確定。該類型的位移被稱為disp8*N。這減小了平均指令長(zhǎng)度(用于位移但具有大得多的范圍的單一字節(jié))。這種壓縮位移基于有效位移是存儲(chǔ)器存取的粒度的倍數(shù)的假設(shè)，并且由此地址偏移量的冗余低階位不需要被編碼。換句話說，位移因數(shù)字段762B替代傳統(tǒng)x86指令集8位位移。由此，位移因數(shù)字段762B以與x86指令集8位位移相同的方式(因此在ModRM/SIB編碼規(guī)則中沒有變化)進(jìn)行編碼，唯一的不同在于，dispS超載至disp8*N。換句話說，在編碼規(guī)則或者編碼長(zhǎng)度中沒有變化，只在通過硬件對(duì)位移值的解釋中有變化(這需要使位移縮放存儲(chǔ)器操作數(shù)的大小以獲得字節(jié)式地址偏移量)。
[0119]立即數(shù)字段772如先前所述地操作。
[0120]完整操作碼字段
[0121]圖SB是示出根據(jù)本發(fā)明的實(shí)施例的構(gòu)成完整操作碼字段774的具有專用矢量友好指令格式800的字段的框圖。具體地，完整操作碼字段774包括格式字段740、基礎(chǔ)操作字段742、以及數(shù)據(jù)元素寬度(W)字段764?；A(chǔ)操作字段742包括前綴編碼字段825、操作碼映射字段815以及實(shí)操作碼字段830。
[0122]寄存器索引字段
[0123]圖SC是示 出根據(jù)本發(fā)明的一個(gè)實(shí)施例的構(gòu)成寄存器索引字段744的具有專用矢量友好指令格式800的字段的框圖。具體地，寄存器索引字段744包括REX字段805、REX’字段 810、MODR/M.reg 字段 844、MODR/M.r/m 字段 846、VVVV 字段 820、xxx 字段 854 以及bbb 字段 856。
[0124]擴(kuò)充操作字段
[0125]圖8D是示出根據(jù)本發(fā)明的一個(gè)實(shí)施例的構(gòu)成擴(kuò)充操作字段750的具有專用矢量友好指令格式800的字段的框圖。當(dāng)類(U)字段768包含O時(shí)，它表達(dá)EVEX.U0(A類768A)；當(dāng)它包含I時(shí)，它表達(dá)EVEX.U1?類768B)。當(dāng)U = O且MOD字段842包含11 (表達(dá)無存儲(chǔ)器存取操作)時(shí)，α字段752 (EVEX字節(jié)3，位[7] - EH)被解釋為rs字段752A。當(dāng)rs字段752A包含I (舍入752A.1)時(shí)，β字段754 (EVEX字節(jié)3，位[6:4] - SSS)被解釋為舍入控制字段754A。舍入控制字段754A包括一位SAE字段756和兩位舍入操作字段758。當(dāng)rs字段752A包含O (數(shù)據(jù)變換752A.2)時(shí)，β字段754 (EVEX字節(jié)3，位[6:4] - SSS)被解釋為三位數(shù)據(jù)變換字段754Β。當(dāng)U = O且MOD字段842包含00、01或10 (表達(dá)存儲(chǔ)器存取操作)時(shí)，α字段752(EVEX字節(jié)3，位[7] - EH)被解釋為驅(qū)逐提示(EH)字段752B且β字段754(EVEX字節(jié)3，位[6:4] - SSS)被解釋為三位數(shù)據(jù)操縱字段754C。
[0126]當(dāng)U = I時(shí)，α字段752(EVEX字節(jié)3，位[7] - EH)被解釋為寫掩碼控制(Z)字段752C。當(dāng)U = I且MOD字段842包含11 (表達(dá)無存儲(chǔ)器存取操作)時(shí)，β字段754的一部分(EVEX字節(jié)3，位[4] - S0)被解釋為RL字段757Α ;當(dāng)它包含I (舍入757Α.1)時(shí)，β字段754的其余部分(EVEX字節(jié)3，位[6_5] - S2^1)被解釋為舍入操作字段759Α，而當(dāng)RL字段757Α包含0(VSIZE757.A2)時(shí)，β字段754的其余部分(EVEX字節(jié)3，位[6-5]-?^)被解釋為矢量長(zhǎng)度字段759B (EVEX字節(jié)3，位[6_5] - L1^0)。當(dāng)U = I且MOD字段842包含00、01或10 (表達(dá)存儲(chǔ)器存取操作)時(shí)，β字段754 (EVEX字節(jié)3，位[6:4] - SSS)被解釋為矢量長(zhǎng)度字段759B (EVEX字節(jié)3，位[6-5] - L卜0)和廣播字段757B (EVEX字節(jié)3，位[4] - B)。
[0127]示例性寄存器架構(gòu)
[0128]圖9是根據(jù)本發(fā)明的一個(gè)實(shí)施例的寄存器架構(gòu)900的框圖。在所示出的實(shí)施例中，有32個(gè)512位寬的矢量寄存器910 ;這些寄存器被引用為zmmO到zmm31。較低的16zmm寄存器的較低階256位覆蓋在寄存器ymmO-16上。較低的16zmm寄存器的較低階128位(ymm寄存器的較低階128位)覆蓋在寄存器xmmO-15上。專用矢量友好指令格式800對(duì)這些覆
蓋的寄存器文件操作，如在以下表格中所示的。
[0129]
【權(quán)利要求】
1.一種在半導(dǎo)體芯片上的處理核，包括: a)掩碼寄存器空間，用于保持掩碼矢量； b)流水線，具有:1)矢量執(zhí)行單元，所述掩碼矢量用于所述矢量執(zhí)行單元的至少一個(gè)掩碼層； ii)所述流水線的執(zhí)行單元之一內(nèi)的指令執(zhí)行邏輯，用于通過執(zhí)行單個(gè)指令來執(zhí)行以下: 獲取所述掩碼寄存器空間內(nèi)的第一和第二掩碼矢量； 將所述第一和第二掩碼矢量合并成單個(gè)數(shù)據(jù)結(jié)構(gòu)； 導(dǎo)致所述單個(gè)數(shù)據(jù)結(jié)構(gòu)被寫入存儲(chǔ)器。
2.如權(quán)利要求1所述的處理核，其特征在于，所述單個(gè)指令單獨(dú)地指定所述掩碼寄存器空間內(nèi)的所述第一掩碼矢量的地址，所述掩碼寄存器空間內(nèi)的所述第二掩碼矢量的地址；以及所述單個(gè)數(shù)據(jù)結(jié)構(gòu)被寫入的存儲(chǔ)器地址。
3.如權(quán)利要求1所述的處理核，其特征在于，所述第一掩碼矢量是以下尺寸中的任一個(gè): 8位； 16位； 32位； 64位。
4.如權(quán)利要求1所述的處理核，其特征在于，所述第一和第二掩碼矢量具有相同尺寸。
5.如權(quán)利要求1所述的處理核，其特征在于，所述單個(gè)指令具有指定第一和第二掩碼寄存器的尺寸的操作碼字段。
6.如權(quán)利要求1所述的處理核，其特征在于，所述指令執(zhí)行邏輯在加載/存儲(chǔ)單元內(nèi)。
7.一種方法，包括: 獲取指令； 解碼所述指令； 從所述指令標(biāo)識(shí)的第一掩碼寄存器空間位置獲取第一掩碼矢量； 從所述指令標(biāo)識(shí)的第二掩碼寄存器空間位置獲取第二掩碼矢量； 通過將所述第一和第二掩碼矢量合并到單個(gè)數(shù)據(jù)結(jié)構(gòu)并導(dǎo)致所述單個(gè)數(shù)據(jù)結(jié)構(gòu)被寫入由所述指令標(biāo)識(shí)的存儲(chǔ)器位置來執(zhí)行所述指令。
8.如權(quán)利要求7所述的方法，其特征在于，所述指令包括定義所述第一和第二掩碼矢量的尺寸的操作碼。
9.如權(quán)利要求8所述的方法，其特征在于，所述第一和第二掩碼矢量的尺寸相同
10.如權(quán)利要求7所述的方法，其特征在于，所述指令為可擴(kuò)展格式，以單獨(dú)標(biāo)識(shí)用于矢量指令的三個(gè)不同的源操作數(shù)和目的地。
11.如權(quán)利要求7所述的方法，其特征在于，由執(zhí)行所述指令的獲取、所述指令的解碼、所述第一和第二掩碼矢量的獲取以及所述執(zhí)行的流水線的加載/存儲(chǔ)單元執(zhí)行所述方法。
12.如權(quán)利要求7所述的方法，其特征在于，所述單個(gè)數(shù)據(jù)結(jié)構(gòu)是以下中的任一個(gè): 16位； 32位；. 64位；
.128 位。
13.一種在半導(dǎo)體芯片上的處理核，包括: a)掩碼寄存器空間，用于保持掩碼矢量； b)流水線，具有:1)矢量執(zhí)行單元，所述掩碼矢量用于所述矢量執(zhí)行單元的至少一個(gè)掩碼層； ?)所述流水線的執(zhí)行單元之一內(nèi)的指令執(zhí)行邏輯，用于通過執(zhí)行單個(gè)指令來執(zhí)行以下: 獲取所述掩碼寄存器空間內(nèi)的第一和第二掩碼矢量； 將所述第一和第二掩碼矢量合并成單個(gè)數(shù)據(jù)結(jié)構(gòu)； 導(dǎo)致所述單個(gè)數(shù)據(jù)結(jié)構(gòu)被寫入存儲(chǔ)器； iii)重排序緩沖器單元。
14.如權(quán)利要求13所述的處理核，其特征在于，所述單個(gè)指令單獨(dú)地指定所述掩碼寄存器空間內(nèi)的所述第一掩碼矢量的地址，所述掩碼寄存器空間內(nèi)的所述第二掩碼矢量的地址；以及所述單個(gè)數(shù)據(jù)結(jié)構(gòu)被寫入的存儲(chǔ)器地址。
15.如權(quán)利要求13 所述的處理核，其特征在于，所述第一掩碼矢量是以下尺寸中的任一個(gè): .8位； .16位；.32位； . 64位。
16.如權(quán)利要求13所述的處理核，其特征在于，所述第一和第二掩碼矢量具有相同尺寸。
17.如權(quán)利要求13所述的處理核，其特征在于，所述單個(gè)指令具有指定第一和第二掩碼寄存器的尺寸的操作碼字段。
18.如權(quán)利要求13所述的處理核，其特征在于，所述指令執(zhí)行邏輯在加載/存儲(chǔ)單元內(nèi)。
【文檔編號(hào)】G06F9/38GK104040487SQ201180075827
【公開日】2014年9月10日 申請(qǐng)日期:2011年12月23日 優(yōu)先權(quán)日:2011年12月23日
【發(fā)明者】J·考博爾圣阿德里安, M·J·克萊格德, D·R·布拉德福德, J·C·霍爾, A·T·福塞斯 申請(qǐng)人:英特爾公司