專利名稱：一種cpu頻率自動(dòng)穩(wěn)定切換電路的制作方法
ー種CPU頻率自動(dòng)穩(wěn)定切換電路
技術(shù)領(lǐng)域：
本發(fā)明涉及ー種需要靜態(tài)變頻CPU的頻率切換電路。
背景技木目前國(guó)產(chǎn)手持設(shè)備使用的CPU，考慮到降低功耗的需求，需要對(duì)CPU進(jìn)行變頻處理，目前多使用靜態(tài)變頻的方式對(duì)CPU進(jìn)行變頻處理。目前部分國(guó)產(chǎn)的CPU，考慮到降低芯片面積的需求，并不支持對(duì)CPU進(jìn)行動(dòng)態(tài)的變頻處理，只支持靜態(tài)變頻.靜態(tài)變頻就是需要使CPU停止工作后進(jìn)行變頻，然后再喚醒CPU。而目前沒(méi)有這種專用的切換頻率電路，通常需要一個(gè)專用的協(xié)處理器來(lái)完成靜態(tài)切換頻率的控制，缺點(diǎn)是控制方法復(fù)雜，電路復(fù)雜。

發(fā)明內(nèi)容本發(fā)明要解決的技術(shù)問(wèn)題，在于提供ー種CPU頻率自動(dòng)穩(wěn)定切換電路.通過(guò)改進(jìn)·ISO芯片內(nèi)部硬件電路來(lái)達(dá)成自動(dòng)切換CPU的頻率。本發(fā)明是這樣實(shí)現(xiàn)的ー種CPU頻率自動(dòng)穩(wěn)定切換電路，包括CPU電路、多路選擇器、分頻電路、切換控制電路以及配置存儲(chǔ)單元；所述多路選擇器、分頻電路、CPU電路依次連接傳遞時(shí)鐘信號(hào)，所述切換控制電路分別連接所述CPU電路、多路選擇器、分頻電路以及配置存儲(chǔ)單元以傳遞控制信號(hào)，且CPU電路還連接所述配置存儲(chǔ)單元以傳遞配置信號(hào)；所述多路選擇器負(fù)責(zé)切換輸出連接到不同的時(shí)鐘，該多路選擇器的選擇端受切換控制電路控制；所述分頻電路負(fù)責(zé)將多路選擇器輸出的時(shí)鐘進(jìn)行分頻處理，得到所述CPU電路最終的工作時(shí)鐘，所述分頻電路的分頻比例受切換控制電路控制；所述切換控制電路工作于外部晶體振蕩器輸出的低頻時(shí)鐘下，用于根據(jù)所述配置存儲(chǔ)單元的配置信息來(lái)控制CPU電路的低功耗狀態(tài)請(qǐng)求和恢復(fù)、多路選擇器的通路選擇、分頻電路的分頻比例以及多路選擇器和分頻電路的變化穩(wěn)定時(shí)間；所述CPU電路工作于分頻電路輸出的時(shí)鐘頻率下，并對(duì)配置存儲(chǔ)單元進(jìn)行配置；所述配置存儲(chǔ)單元負(fù)責(zé)接收CPU電路的配置動(dòng)作，并將配置信息進(jìn)行存儲(chǔ)。其中，所述多路選擇器和分頻電路的變化穩(wěn)定時(shí)間是實(shí)現(xiàn)電路所需要的每個(gè)器件的從輸入變化到輸出穩(wěn)定的時(shí)間長(zhǎng)度的累加結(jié)果。本發(fā)明具有如下優(yōu)點(diǎn)本發(fā)明的CPU頻率自動(dòng)穩(wěn)定切換電路，各電路模塊均為硬件模塊，不需要軟件干預(yù)，硬件自動(dòng)完成切換；可以設(shè)置電路穩(wěn)定時(shí)間，且可適應(yīng)各種foundry (芯片代エ生產(chǎn)廠家)エ藝差異性。

下面參照附圖結(jié)合實(shí)施例對(duì)本發(fā)明作進(jìn)ー步的說(shuō)明。圖I為本發(fā)明CPU頻率自動(dòng)穩(wěn)定切換電路的結(jié)構(gòu)框圖。
具體實(shí)施方式
如圖I所示，本發(fā)明的CPU頻率自動(dòng)穩(wěn)定切換電路，包括CPU電路I、多路選擇器
2、分頻電路3、切換控制電路4以及配置存儲(chǔ)單元5 ;所述多路選擇器2、分頻電路3、CPU電路I依次連接傳遞時(shí)鐘信號(hào)，所述切換控制電路4分別連接所述CPU電路I、多路選擇器2、分頻電路3以及配置存儲(chǔ)單元5以傳遞控制信號(hào)，且CPU電路I還連接所述配置存儲(chǔ)單元5以傳遞配置信號(hào)；所述多路選擇器2負(fù)責(zé)切換輸出連接到不同的時(shí)鐘，該多路選擇器2的選擇端受切換控制電路4控制；所述分頻電路3負(fù)責(zé)將多路選擇器I輸出的時(shí)鐘進(jìn)行分頻處理，得至IJ所述CPU電路I最終的工作時(shí)鐘，所述分頻電路3的分頻比例受切換控制電路4控制；所述切換控制電路4工作于外部晶體振蕩器輸出的低頻時(shí)鐘下，用于根據(jù)所述配置存儲(chǔ)單元5的配置信息來(lái)控制CPU電路I的低功耗狀態(tài)請(qǐng)求和恢復(fù)、多路選擇器2的通路選擇、分頻電路3的分頻比例以及多路選擇器2和分頻電路3的變化穩(wěn)定時(shí)間；所述CPU電路I工作于分頻電路3輸出的時(shí)鐘頻率下，并對(duì)配置存儲(chǔ)單元5進(jìn)行配置；所述配置存儲(chǔ)單元5負(fù)責(zé)接收CPU電路I的配置動(dòng)作，并將配置信息進(jìn)行存儲(chǔ)。 本發(fā)明的CPU頻率自動(dòng)穩(wěn)定切換電路的工作流程本發(fā)明在切換頻率進(jìn)行之前，需要先得到多路選擇器2和分頻電路3配置變化時(shí)的最大穩(wěn)定時(shí)間，這個(gè)最大穩(wěn)定時(shí)間就是在配置變化后到輸出狀態(tài)穩(wěn)定的時(shí)間長(zhǎng)度。所述多路選擇器和分頻電路的變化穩(wěn)定時(shí)間是實(shí)現(xiàn)電路所需要的每個(gè)器件的從輸入變化到輸出穩(wěn)定的時(shí)間長(zhǎng)度的累加結(jié)果。因?yàn)闃?gòu)成電路的每個(gè)器件単元都有其從輸入變化到輸出穩(wěn)定的一段時(shí)間，而由于每個(gè)foundfy的器件實(shí)現(xiàn)方式和エ藝的不同造成設(shè)計(jì)中相同的器件在使用不同foundry的實(shí)現(xiàn)エ藝時(shí)會(huì)出現(xiàn)穩(wěn)定時(shí)間的不一致，這就需要設(shè)計(jì)人員在foundry選定后，查詢foundry提供的器件手冊(cè)，得到實(shí)現(xiàn)電路所需要的每個(gè)器件的從輸入變化到輸出穩(wěn)定時(shí)間長(zhǎng)度，再將路徑上所有器件的穩(wěn)定時(shí)間累加起來(lái)就得到了在這種foundryエ藝下電路的穩(wěn)定時(shí)間。然后將此時(shí)間長(zhǎng)度換算為在晶振低頻時(shí)鐘的周期數(shù)，由CPU電路I配置到配置存儲(chǔ)單元5中。晶振低頻時(shí)鐘的周期數(shù)的計(jì)算方式是電路的穩(wěn)定時(shí)間除以低頻時(shí)鐘每個(gè)周期的時(shí)間長(zhǎng)度的結(jié)果向上取整，該穩(wěn)定時(shí)間由上述計(jì)算所得的最大穩(wěn)定時(shí)間；比如穩(wěn)定時(shí)間為100ns，低頻時(shí)鐘24MHz每個(gè)周期的長(zhǎng)度為41. 666ns,則電路的穩(wěn)定時(shí)間除以低頻時(shí)鐘每個(gè)周期=100ns/41. 66ns=2. 4，向上取整后為3個(gè)周期。I.在準(zhǔn)備變頻之前，CPU電路I處于正常工作狀態(tài)，當(dāng)需要變化頻率時(shí)，CPU電路I將新的多路選擇器通路選擇控制和分頻電路3的分頻比例配置到配置存儲(chǔ)單元5中，然后配置打開(kāi)變頻流程起始開(kāi)關(guān)。2.當(dāng)切換控制電路4監(jiān)控到配置存儲(chǔ)單元5中的變頻流程起始開(kāi)關(guān)處于打開(kāi)狀態(tài)之后，會(huì)開(kāi)始實(shí)時(shí)監(jiān)控CPU電路I輸出的低功耗狀態(tài)位(該指示位用于表示CPU電路I當(dāng)前是否處于沒(méi)有工作的低功耗狀態(tài))。3. CPU電路I在配置打開(kāi)變流程起始開(kāi)關(guān)后，需要執(zhí)行一條讓CPU電路I進(jìn)入低功耗狀態(tài)的指令來(lái)使自身進(jìn)入低功耗狀態(tài)，在CPU電路I完全進(jìn)入低功耗狀態(tài)后，低功耗狀態(tài)輸出信號(hào)變?yōu)橛行А?.切換控制電路4在接收到低功耗狀態(tài)輸出信號(hào)變?yōu)橛行Ш螅瑢⑴渲么鎯?chǔ)單元5中新的多路選擇器通路選擇控制和分頻電路分頻比例輸出到多路選擇器2和分頻電路3的控制端，然后開(kāi)始使用晶振低頻時(shí)鐘計(jì)數(shù)，當(dāng)計(jì)數(shù)值達(dá)到配置的電路穩(wěn)定時(shí)間周期數(shù)后，可以認(rèn)為時(shí)鐘切換輸出已經(jīng)穩(wěn)定；然后切換控制電路4把喚醒控制信號(hào)變?yōu)橛行А?. CPU電路I接收到喚醒控制信號(hào)變?yōu)橛行Ш螅_(kāi)始喚醒整體CPU電路1，使CPU電路I重新回到正常工作狀態(tài)，并且在狀態(tài)恢復(fù)后，將低功耗狀態(tài)位變?yōu)闊o(wú)效.此時(shí)CPU電路I的工作時(shí)鐘已經(jīng)是配置的新的時(shí)鐘頻率。6.切換控制電路4在接收到CPU電路I低功耗狀態(tài)位為無(wú)效后，將配置存儲(chǔ)單元5中的變頻流程起始開(kāi)關(guān)關(guān)閉，就此完成一次完整的CPU頻率切換動(dòng)作。7.如果希望再次變頻，只需要重復(fù)I到6的動(dòng)作即可。雖然以上描述了本發(fā)明的具體實(shí)施方式
，但是熟悉本技術(shù)領(lǐng)域的技術(shù)人員應(yīng)當(dāng)理解，我們所描述的具體的實(shí)施例只是說(shuō)明性的，而不是 用于對(duì)本發(fā)明的范圍的限定，熟悉本領(lǐng)域的技術(shù)人員在依照本發(fā)明的精神所作的等效的修飾以及變化，都應(yīng)當(dāng)涵蓋在本發(fā)明的權(quán)利要求所保護(hù)的范圍內(nèi)。
權(quán)利要求
1.ー種CPU頻率自動(dòng)穩(wěn)定切換電路，其特征在于包括CPU電路、多路選擇器、分頻電路、切換控制電路以及配置存儲(chǔ)單元；所述多路選擇器、分頻電路、CPU電路依次連接傳遞時(shí)鐘信號(hào)，所述切換控制電路分別連接所述CPU電路、多路選擇器、分頻電路以及配置存儲(chǔ)單元以傳遞控制信號(hào)，且CPU電路還連接所述配置存儲(chǔ)單元以傳遞配置信號(hào)； 所述多路選擇器負(fù)責(zé)切換輸出連接到不同的時(shí)鐘，該多路選擇器的選擇端受切換控制電路控制；所述分頻電路負(fù)責(zé)將多路選擇器輸出的時(shí)鐘進(jìn)行分頻處理，得到所述CPU電路最終的工作時(shí)鐘，所述分頻電路的分頻比例受切換控制電路控制；所述切換控制電路エ作于外部晶體振蕩器輸出的低頻時(shí)鐘下，用于根據(jù)所述配置存儲(chǔ)單元的配置信息來(lái)控制CPU電路的低功耗狀態(tài)請(qǐng)求和恢復(fù)、多路選擇器的通路選擇、分頻電路的分頻比例以及多路選擇器和分頻電路的變化穩(wěn)定時(shí)間；所述CPU電路工作于分頻電路輸出的時(shí)鐘頻率下，并對(duì)配置存儲(chǔ)單元進(jìn)行配置；所述配置存儲(chǔ)單元負(fù)責(zé)接收CPU電路的配置動(dòng)作，并將配置信息進(jìn)行存儲(chǔ)。
2.如權(quán)利要求I所述的ー種CPU頻率自動(dòng)穩(wěn)定切換電路，其特征在于所述多路選擇器和分頻電路的變化穩(wěn)定時(shí)間是實(shí)現(xiàn)電路所需要的每個(gè)器件的從輸入變化到輸出穩(wěn)定的時(shí)間長(zhǎng)度的累加結(jié)果。
全文摘要
本發(fā)明提供一種CPU頻率自動(dòng)穩(wěn)定切換電路，包括CPU電路、多路選擇器、分頻電路、切換控制電路以及配置存儲(chǔ)單元；所述多路選擇器、分頻電路、CPU電路依次連接傳遞時(shí)鐘信號(hào)，所述切換控制電路分別連接所述CPU電路、多路選擇器、分頻電路以及配置存儲(chǔ)單元以傳遞控制信號(hào)，且CPU電路還連接所述配置存儲(chǔ)單元以傳遞配置信號(hào)。本發(fā)明的CPU頻率自動(dòng)穩(wěn)定切換電路中的各電路模塊均為硬件模塊，不需要軟件干預(yù),硬件自動(dòng)完成切換；可以設(shè)置電路穩(wěn)定時(shí)間，且可適應(yīng)各種foundry工藝差異性。
文檔編號(hào)G06F1/32GK102841673SQ201210246858
公開(kāi)日2012年12月26日 申請(qǐng)日期2012年7月17日 優(yōu)先權(quán)日2012年7月17日
發(fā)明者廖裕民 申請(qǐng)人:福州瑞芯微電子有限公司