專利名稱：一種兼容多總線的嵌入式軍用計算機模塊的制作方法
技術(shù)領(lǐng)域：
本實用新型屬于嵌入式軍用導彈測發(fā)控領(lǐng)域的計算機核心模塊標準化設(shè)計產(chǎn)品，特別是一種兼容多總線的嵌入式軍用計算機模塊 。
背景技術(shù)：
國內(nèi)軍用導彈測發(fā)控計算機目前所使用的核心處理器模塊主要基于ETX、PC104等模塊，內(nèi)總線使用ISA、PCI，外總線使用以太網(wǎng)、串口等。隨著計算機總線技術(shù)的發(fā)展，高速串行總線逐步替代并行總線，并成為計算機領(lǐng)域的主流總線；但是由于軍用技術(shù)的相對滯后性，計算機內(nèi)總線替換過程有一個驗證過程?；诓⑿锌偩€的功能模塊由于通過長期的系統(tǒng)級驗證，可靠性高、穩(wěn)定性好，但是武器系統(tǒng)更新?lián)Q代需要處理器有更高的處理能力，接口之間需要大的通信帶寬，基于并行總線的計算機模塊逐漸不能勝任軍用計算機技術(shù)的發(fā)展趨勢。

實用新型內(nèi)容該實用新型的目的是提供一種兼容多總線的嵌入式軍用計算機模塊，該模塊能兼容軍用計算機目前主流的PCI/IDE等并行總線，又能夠?qū)CI-ExpreSS、SATA、USB等新型高速串行總線于一體，集成在一個較小的模塊上，是一款軍用導彈測發(fā)控領(lǐng)域進行功能及性能的驗證、使用的軍用計算機模塊，具有用以解決軍用導彈測發(fā)控地面計算機使用壽命長、性能要求逐漸提高的特點，同時融入軍用計算機高可靠性設(shè)計的技術(shù)優(yōu)勢。本實用新型的目的是通過下述技術(shù)方案來實現(xiàn)的。一種兼容多總線的嵌入式軍用計算機模塊，包括中央處理器、與中央處理器相連的系統(tǒng)控制中心，及設(shè)置在系統(tǒng)中的時鐘系統(tǒng)和電源管理，所述中央處理器分別連接內(nèi)存控制器和在線仿真接口 XDP，中央處理器通過LVDS數(shù)字顯示接口和VGA模擬顯示接口連接于COME接插件上；所述系統(tǒng)控制中心分別連接內(nèi)存SPD、BI0S輸入輸出系統(tǒng)和PHY接口芯片，且PHY接口芯片通過千兆網(wǎng)接口與COME接插件相連；所述系統(tǒng)控制中心分別通過LPC總線、PCI-E總線、PCI總線、IDE總線、SATA總線以及USB接口與COME接插件相連。進一步的，所述中央處理器體通過高速串行DMI接口與系統(tǒng)控制中心相連。進一步的，所述中央處理器采用Intel Atom 凌動雙核處理器D510微處理器。進一步的，所述內(nèi)存SH)通過SMBUS系統(tǒng)管理總線與系統(tǒng)控制中心相連；BI0S輸入輸出系統(tǒng)通過SPI接口與系統(tǒng)控制中心相連。進一步的，所述系統(tǒng)控制中心米用ICH8心片。進一步的，所述內(nèi)存控制器采用DDR2/DDR3控制器。本實用新型提供了一種高性能、低功耗、高可靠性的開放型測發(fā)控計算機平臺設(shè)計的解決方案及實用產(chǎn)品，為軍用地面測發(fā)控計算機的設(shè)計提供了便捷的模塊，可以大大提高軍用測發(fā)控計算機的處理器性能、縮短研制周期。[0013]本實用新型采用了正向設(shè)計方法，原型機設(shè)計參考Intel公司提供的Demo板原理圖、PICMG (PCI Industrial Computer Manufacturing Group)的 COM (Computer OnModule)Express 規(guī)范，同時結(jié)合軍用計算機可靠性設(shè)計技術(shù),符合開放式計算機模塊的應(yīng)用需求，具有很強的通用性。本實用新型結(jié)構(gòu)設(shè)計上采用了標準化的COM Express Type 2結(jié)構(gòu)和引腳定義，結(jié)構(gòu)尺寸為95mmX 125mm,對外接口使用了兩條220-pin O. 5mm高度為4H的高速連接器，實現(xiàn)了對外功能的擴展，方便計算機設(shè)計者二次開發(fā)。中央處理器及設(shè)備管理器采用Intel Atom 多核D510微處理器和Tiger Point系統(tǒng)控制中心，動態(tài)存儲器設(shè)計采用了板載顆粒方式，實現(xiàn)了高可靠的2GB DDR2-800MHZ計算機內(nèi)存需求，構(gòu)成了嵌入式計算機的最小系統(tǒng)單元，實現(xiàn)計算機基本人機接口功能。電源系統(tǒng)的設(shè)計是保證系統(tǒng)性能最大化的關(guān)鍵，輸入電源采用了 +12V電壓，處理
器核心二次電源均采用了效率較高的符合IMVP規(guī)范的智能開關(guān)電源，電源電壓和輸出電流隨處理器的負載做動態(tài)調(diào)整，滿足系統(tǒng)節(jié)電及功耗管理的要求，本設(shè)計在該部分進行了較深入的研究工作，對嵌入式計算機二次開關(guān)電源的參數(shù)進行大量的實際試驗摸底，完成了整機在環(huán)境適應(yīng)性能力上滿足軍用計算機的需求。嵌入式計算機對外功能接口的設(shè)計進行了功能分類，在一條接插件上實現(xiàn)相對速度較慢的現(xiàn)有通用嵌入式計算機接口功能需求，具體完成了通用PCI總線、IDE存儲器接口、顯示接口、電源輸入接口等；另外一條接插件上實現(xiàn)了高速串行PCI-Express總線、SATA存儲器接口、千兆以太網(wǎng)、USB2. O接口等，大部分總線或接口的通信帶寬都大于2. 5Gbps0本實用新型和現(xiàn)有技術(shù)相比有益效果為I)嵌入式計算機模塊對外擴展能力大幅提高，既能兼容以往并行總線，使得用戶接口功能模塊能夠延續(xù)使用，軟件無縫移植，可大大降低軍用計算機換型困難的問題，同時對于新研制項目提供良好的向下兼容性，提供了高帶寬的擴展總線及高速存儲總線，為下一代軍用測發(fā)控計算機整體性能的提高提供了必要的高速通道。2)性能/功耗大幅提高，與傳統(tǒng)采用三芯片架構(gòu)相比，本實用新型采用了兩芯片設(shè)計，在完成設(shè)計后，處理器可以不用再使用傳統(tǒng)的散熱結(jié)構(gòu)，對散熱面積沒有特殊要求，易于實現(xiàn)小型化設(shè)計，提高系統(tǒng)設(shè)計的可靠性，大大提高設(shè)備的性價比。3)本實用新型在核心及內(nèi)存二次電源設(shè)計上進行了優(yōu)化設(shè)計，使得該嵌入式計算機環(huán)境適應(yīng)性能力大大提高，符合軍用導彈測發(fā)控計算機工作環(huán)境溫度一 40°C — + 60°C的要求。4)本實用新型在元器件選用上全部選用了高等級器件，降低了元器件的篩選成本，提聞了廣品的質(zhì)量等級和成品率，提聞了廣品的市場競爭能力。5)本實用新型在元器件裝配上，全部采用了焊接方式，杜絕了以往由于接插件在震動或高低溫環(huán)境下的接觸不良而導致的故障。6)本實用新型由于采用了標準化的COM-E結(jié)構(gòu)，可作為抗惡劣環(huán)境計算機，模塊進行工業(yè)控制領(lǐng)域的推廣，具有非常好的市場應(yīng)用價值。

[0025]圖I為模塊內(nèi)部邏輯框圖；圖2為嵌入式計算機模塊外形結(jié)構(gòu)圖。
具體實施方式
下面通過附圖及具體實施例對本實用新型做進一步詳細說明。本實用新型采用COTS技術(shù)，采用開放式模塊化設(shè)計，實現(xiàn)導彈測發(fā)控計算機平臺的基本功能及擴展功能如附圖I所示，最小系統(tǒng)包括中央處理器(凌動雙核處理器D 510微處理器)、系統(tǒng)控制中心(ICH8芯片)、本地動態(tài)存儲器、DMI、電源系統(tǒng)、時鐘系統(tǒng)等。中央處理器與系統(tǒng)控制中心相連，中央處理器分別連接內(nèi)存控制器和在線仿真接口 XDP，中央處理器通過LVDS數(shù)字顯示接口和VGA模擬顯示接口連接于COME接插件上；系統(tǒng)控制中心分別連接內(nèi) 存SPD、BIOS輸入輸出系統(tǒng)和PHY接口芯片，且PHY接口芯片通過千兆網(wǎng)接口與COME接插件相連；系統(tǒng)控制中心分別通過LPC總線、PCI-E總線、PCI總線和IDE總線、SATA總線，以及USB接口與COME接插件相連。該模塊的中央處理器體通過高速串行DMI接口與系統(tǒng)控制中心相連，內(nèi)存sro通過SMBUS系統(tǒng)管理總線與系統(tǒng)控制中心相連；BI0S輸入輸出系統(tǒng)通過SPI接口與系統(tǒng)控制中心相連。該模塊的中央處理器采用凌動雙核處理器D510微處理器，系統(tǒng)控制中心采用ICH8，內(nèi)存控制器采用DDR2/DDR3控制器。本實用新型的工作原理是中央處理器完成包括操作系統(tǒng)指令及用戶程序的運行，處理器速度為I. 66GHz，峰值功耗為13W。該處理器集成了原三芯片架構(gòu)的北橋功能，實現(xiàn)了 LVDS數(shù)字顯示接口和VGA模擬顯示接口，可實現(xiàn)雙路高清獨立顯示功能；集成第二代內(nèi)存控制器，對外尋址能力最大為3. 2GB。本實用新型設(shè)計內(nèi)存控制器為2GB DDR2，通過高速串行DMI接口完成與系統(tǒng)控制器之間的通信，通信速度為3. 25Gbps ;系統(tǒng)控制器實現(xiàn)一個轉(zhuǎn)接橋的功能，LPC總線控制器完成系統(tǒng)對外基本功能的擴展及啟動信息采集功能，完成SuperIO的擴展及部分嵌入式計算機上電管理功能；時鐘管理系統(tǒng)完成整個中央控制器、系統(tǒng)控制中心、DDR2控制器、PCI總線、PCI-E總線以及IDE、SATA、LPC總線、顯示控制器等的時鐘源發(fā)生與管理功能；支持硬盤、USB、網(wǎng)絡(luò)啟動，提供IDE/SATA接口，RS232串口等。附圖2是該實用新型結(jié)構(gòu)尺寸及接插件位置圖,符合了 COM Express Type 2結(jié)構(gòu)形式，可實現(xiàn)該實用新型的多領(lǐng)域推廣應(yīng)用。通過開發(fā)基于COM Express Type 2結(jié)構(gòu)的carrier boards,對該實用新型進行二次開發(fā)設(shè)計，可實現(xiàn)新型標準化CompactPCI結(jié)構(gòu)的3U/6U單板計算機、CompactPCI-Epress結(jié)構(gòu)的3U/6U單板計算機、VPX架構(gòu)單板計算機、異型結(jié)構(gòu)計算機等，同時可應(yīng)用與武器系統(tǒng)停產(chǎn)CPU板換型，開發(fā)基于PCI、ISA、AT96等結(jié)構(gòu)的carrier boards。以上內(nèi)容是結(jié)合具體的優(yōu)選實施方式對本實用新型所作的進一步詳細說明，不能認定本實用新型的具體實施方式
僅限于此，對于本實用新型所屬技術(shù)領(lǐng)域的普通技術(shù)人員來說，在不脫離本實用新型構(gòu)思的前提下，還可以做出若干簡單的推演或替換，都應(yīng)當視為屬于本實用新型由所提交的權(quán)利要求書確定專利保護范圍。
權(quán)利要求1.一種兼容多總線的嵌入式軍用計算機模塊，包括中央處理器、與中央處理器相連的系統(tǒng)控制中心，及設(shè)置在系統(tǒng)中的時鐘系統(tǒng)和電源管理器，其特征在于所述中央處理器分別連接內(nèi)存控制器和在線仿真接口 XDP，中央處理器通過LVDS數(shù)字顯示接口和VGA模擬顯示接口連接于COME接插件上； 所述系統(tǒng)控制中心分別連接內(nèi)存SPD、BI0S輸入輸出系統(tǒng)和PHY接口芯片，且PHY接口芯片通過千兆網(wǎng)接口與COME接插件相連；所述系統(tǒng)控制中心分別通過LPC總線、PCI-E總線、PCI總線、IDE總線、SATA總線以及USB接口與COME接插件相連。
2.根據(jù)權(quán)利要求I所述的一種兼容多總線的嵌入式軍用計算機模塊，其特征在于所述中央處理器體通過高速串行DMI接口與系統(tǒng)控制中心相連。
3.根據(jù)權(quán)利要求I所述的一種兼容多總線的嵌入式軍用計算機模塊，其特征在于所述內(nèi)存sro通過SMBUS系統(tǒng)管理總線與系統(tǒng)控制中心相連；BI0S輸入輸出系統(tǒng)通過SPI接口與系統(tǒng)控制中心相連。
4.根據(jù)權(quán)利要求I所述的一種兼容多總線的嵌入式軍用計算機模塊，其特征在于所述中央處理器采用凌動雙核處理器D510微處理器。
5.根據(jù)權(quán)利要求I所述的一種兼容多總線的嵌入式軍用計算機模塊，其特征在于所述系統(tǒng)控制中心采用ICH8芯片。
6.根據(jù)權(quán)利要求I所述的一種兼容多總線的嵌入式軍用計算機模塊，其特征在于所述內(nèi)存控制器采用DDR2/DDR3控制器。
專利摘要本實用新型公開了一種兼容多總線的嵌入式軍用計算機模塊，包括中央處理器、與中央處理器相連的系統(tǒng)控制中心，及設(shè)置在系統(tǒng)中的時鐘系統(tǒng)和電管理器，中央處理器分別連接內(nèi)存控制器和在線仿真接口XDP，中央處理器通過LVDS數(shù)字顯示接口和VGA模擬顯示接口連接于COME接插件上；系統(tǒng)控制中心分別連接內(nèi)存SPD、BIOS輸入輸出系統(tǒng)和PHY接口芯片，且PHY接口芯片通過千兆網(wǎng)接口與COME接插件相連；系統(tǒng)控制中心分別通過LPC、PCI-E、PCI、IDE、SATA總線及USB接口與COME接插件相連。本實用新型是一款軍用導彈測發(fā)控領(lǐng)域進行功能及性能驗證、使用的軍用計算機模塊，具有用以解決軍用導彈測發(fā)控地面計算機使用壽命長、性能要求逐漸提高的特點，同時融入軍用計算機高可靠性設(shè)計的技術(shù)優(yōu)勢。
文檔編號G06F1/16GK202583964SQ20122020854
公開日2012年12月5日 申請日期2012年5月10日 優(yōu)先權(quán)日2012年5月10日
發(fā)明者白軍元, 陸曉潔, 孫冰, 張羽 申請人:中國航天科技集團公司第九研究院第七七一研究所