基于fpga的動(dòng)態(tài)重構(gòu)技術(shù)應(yīng)用平臺(tái)的制作方法
【專利摘要】本發(fā)明涉及一種基于FPGA的動(dòng)態(tài)重構(gòu)技術(shù)應(yīng)用平臺(tái)，該平臺(tái)主要由三部分組成：信號(hào)采集(模擬)部分、動(dòng)態(tài)重構(gòu)系統(tǒng)實(shí)現(xiàn)部分和驗(yàn)證與演示部分。本平臺(tái)可以實(shí)現(xiàn)故障信號(hào)的模擬輸入、動(dòng)態(tài)重構(gòu)模式的選擇以解決故障以及在顯示區(qū)實(shí)時(shí)的顯示該過程。通過動(dòng)態(tài)重構(gòu)提高硬件系統(tǒng)自身運(yùn)行穩(wěn)定性；提高FPGA芯片資源利用率從而減小實(shí)際應(yīng)用中系統(tǒng)的體積；高速的功能變換實(shí)現(xiàn)對(duì)多種數(shù)據(jù)源信號(hào)的采集與測(cè)試。同時(shí)，該平臺(tái)具備開發(fā)功能，各操作面板的按鈕及接口可以在FPGA程序設(shè)計(jì)中賦予其不同的控制功能，從而使該平臺(tái)具有較高的擴(kuò)展性。
【專利說明】基于FPGA的動(dòng)態(tài)重構(gòu)技術(shù)應(yīng)用平臺(tái)
【技術(shù)領(lǐng)域】
[0001]本發(fā)明為基于FPGA的動(dòng)態(tài)重構(gòu)技術(shù)應(yīng)用平臺(tái)，屬于電子工程和計(jì)算機(jī)科學(xué)領(lǐng)域?！颈尘凹夹g(shù)】
[0002]目前在實(shí)際應(yīng)用中，硬件系統(tǒng)運(yùn)行過程中存在諸多問題:可能受到外界干擾或系統(tǒng)自身發(fā)生故障；系統(tǒng)體積較大不滿足高集成和小型化的需求；對(duì)不同的測(cè)試信號(hào)需要多種測(cè)試設(shè)備進(jìn)行測(cè)量。針對(duì)上述問題本發(fā)明采用FPGA動(dòng)態(tài)可重構(gòu)技術(shù)進(jìn)行解決。動(dòng)態(tài)重構(gòu)技術(shù)目前主要是指對(duì)于特定結(jié)構(gòu)的FPGA，在一定的控制邏輯的驅(qū)動(dòng)下，對(duì)芯片的全部或部分邏輯資源實(shí)現(xiàn)在系統(tǒng)的高速的功能變換和時(shí)分復(fù)用。
[0003]結(jié)合以上【背景技術(shù)】，研制基于FPGA的動(dòng)態(tài)重構(gòu)技術(shù)應(yīng)用平臺(tái)。該平臺(tái)具備功能特點(diǎn)是:可以通過動(dòng)態(tài)重構(gòu)提高硬件系統(tǒng)自身運(yùn)行穩(wěn)定性；提高FPGA芯片資源利用率從而減小實(shí)際應(yīng)用中系統(tǒng)的體積；高速的功能變換實(shí)現(xiàn)對(duì)多種數(shù)據(jù)源信號(hào)的采集與測(cè)試。

【發(fā)明內(nèi)容】

[0004]本發(fā)明要解決技術(shù)問題是:解決系統(tǒng)受到外界干擾引發(fā)或系統(tǒng)自身發(fā)生的故障；解決系統(tǒng)體積較大不滿足高集成和小型化的需求的問題；解決對(duì)不同的測(cè)試信號(hào)需要多種測(cè)試設(shè)備進(jìn)行測(cè)量的問題，實(shí)現(xiàn)將多臺(tái)測(cè)試設(shè)備功能集成到一臺(tái)中。
[0005]本發(fā)明解決上述技術(shù)問題采用的技術(shù)方案為:一種基于FPGA的動(dòng)態(tài)重構(gòu)技術(shù)應(yīng)用平臺(tái)，主要包括信號(hào)采集(模擬)部分、動(dòng)態(tài)重構(gòu)系統(tǒng)實(shí)現(xiàn)部分和驗(yàn)證與演示部分。其中，信號(hào)采集(模擬)部分包括信號(hào)采集操作面板和信號(hào)采集控制模塊兩部分；動(dòng)態(tài)重構(gòu)系統(tǒng)實(shí)現(xiàn)部分包括動(dòng)態(tài)重構(gòu)操作面板和動(dòng)態(tài)重構(gòu)控制模塊兩部分；驗(yàn)證與演示部分包括驗(yàn)證與演示顯示區(qū)和驗(yàn)證顯示控制模塊兩部分。
[0006]信號(hào)采集(模擬)部分主要實(shí)現(xiàn)模擬故障信號(hào)的產(chǎn)生與注入，動(dòng)態(tài)重構(gòu)系統(tǒng)實(shí)現(xiàn)部分可以加載相應(yīng)運(yùn)算功能，并按照信號(hào)采集(模擬)部分輸入的信號(hào)控制運(yùn)算的過程，并將實(shí)際運(yùn)行的結(jié)果以及動(dòng)態(tài)重構(gòu)的過程輸出到驗(yàn)證與演示部分進(jìn)行演示驗(yàn)證。
[0007]進(jìn)一步的，能夠演示驗(yàn)證基于FPGA的動(dòng)態(tài)重構(gòu)技術(shù)應(yīng)用過程，選擇全局動(dòng)態(tài)重構(gòu)和局部動(dòng)態(tài)重構(gòu)可以確保程序的穩(wěn)定運(yùn)行以及提高芯片資源的利用率。
[0008]本發(fā)明另外提供一種基于FPGA的動(dòng)態(tài)重構(gòu)技術(shù)應(yīng)用平臺(tái)的實(shí)現(xiàn)方法，其總體實(shí)現(xiàn)步驟如下:
[0009]步驟一、動(dòng)態(tài)重構(gòu)實(shí)現(xiàn)方法選擇
[0010]首先開展基于FPGA的SoC系統(tǒng)的動(dòng)態(tài)重構(gòu)實(shí)現(xiàn)方法的研究，包括FPGA重構(gòu)基礎(chǔ)，SoC系統(tǒng)動(dòng)態(tài)重構(gòu)分類，動(dòng)態(tài)重構(gòu)特性研究等，在此基礎(chǔ)上對(duì)動(dòng)態(tài)重構(gòu)實(shí)現(xiàn)方法進(jìn)行選擇。
[0011]步驟二、接口電路設(shè)計(jì)
[0012]信號(hào)采集模塊的核心是接口電路信號(hào)采集操作面板部分通過接口電路將控制與輸入信號(hào)傳送給動(dòng)態(tài)重構(gòu)系統(tǒng)實(shí)現(xiàn)部分。
[0013]步驟三、搭建動(dòng)態(tài)重構(gòu)系統(tǒng)實(shí)現(xiàn)環(huán)境[0014]搭建動(dòng)態(tài)重構(gòu)系統(tǒng)實(shí)現(xiàn)部分的硬件環(huán)境，利用Xilinx Virtex-5系列FPGA電路板搭建硬件運(yùn)行環(huán)境，并能夠?qū)崿F(xiàn)與信號(hào)采集(模擬)部分和驗(yàn)證與演示部分的數(shù)據(jù)通信。
[0015]步驟四、基于FPGA動(dòng)態(tài)重構(gòu)系統(tǒng)實(shí)現(xiàn)
[0016]編寫動(dòng)態(tài)重構(gòu)系統(tǒng)的FPGA實(shí)現(xiàn)程序，其包括多個(gè)模塊的程序設(shè)計(jì):信號(hào)檢測(cè)模塊設(shè)計(jì)、時(shí)序控制邏輯設(shè)計(jì)和控制模塊設(shè)計(jì)等。
[0017]步驟五、驗(yàn)證與演示系統(tǒng)開發(fā)
[0018]開發(fā)動(dòng)態(tài)重構(gòu)技術(shù)應(yīng)用驗(yàn)證演示原型系統(tǒng)，該系統(tǒng)包括采集信號(hào)的實(shí)時(shí)顯示模塊設(shè)計(jì)、信息交互模塊設(shè)計(jì)和動(dòng)態(tài)重構(gòu)控制模塊設(shè)計(jì)等。該步驟五屬于動(dòng)態(tài)重構(gòu)平臺(tái)的驗(yàn)證與演示部分，可以實(shí)現(xiàn)動(dòng)態(tài)重構(gòu)過程的控制與驗(yàn)證。
[0019]進(jìn)一步的，步驟四和步驟五構(gòu)成了動(dòng)態(tài)重構(gòu)平臺(tái)的動(dòng)態(tài)重構(gòu)系統(tǒng)實(shí)現(xiàn)部分。
[0020]本發(fā)明與現(xiàn)有技術(shù)相比的優(yōu)點(diǎn)在于:
[0021](I)本發(fā)明采用基于FPGA的動(dòng)態(tài)重構(gòu)方法提高了硬件系統(tǒng)自身運(yùn)行的穩(wěn)定性。當(dāng)系統(tǒng)發(fā)生故障時(shí)，可以通過全局或局部動(dòng)態(tài)重構(gòu)實(shí)現(xiàn)FPGA芯片邏輯資源的重新配置以解決相應(yīng)故障。
[0022](2)本發(fā)明搭建了一個(gè)基于FPGA的動(dòng)態(tài)重構(gòu)應(yīng)用平臺(tái)。平臺(tái)通過動(dòng)態(tài)重構(gòu)方法實(shí)現(xiàn)高速的功能變換和資源分時(shí)復(fù)用，大大提高芯片資源的利用率，從而實(shí)現(xiàn)將多臺(tái)設(shè)備的功能集成到一臺(tái)設(shè)備中，進(jìn)而減小功耗與設(shè)備的體積。同時(shí)，平臺(tái)本身具有多種外設(shè)接口，可與其他設(shè)備進(jìn)行互聯(lián)與數(shù)據(jù)通信，可以實(shí)現(xiàn)數(shù)據(jù)的實(shí)時(shí)采集，從而具有很好的可擴(kuò)展性。
【專利附圖】

【附圖說明】
[0023]圖1為本發(fā)明基于FPGA的動(dòng)態(tài)重構(gòu)技術(shù)應(yīng)用平臺(tái)內(nèi)部結(jié)構(gòu)設(shè)計(jì)圖；
[0024]圖2為本發(fā)明基于FPGA的動(dòng)態(tài)重構(gòu)技術(shù)應(yīng)用平臺(tái)的實(shí)物示意圖；
[0025]圖3為本發(fā)明操作面板詳細(xì)說明示意圖；
[0026]圖3中，“電源”為平臺(tái)總電源按鈕；“主機(jī)”為計(jì)算機(jī)主機(jī)電源按鈕；“信號(hào)I一信號(hào)16”為模擬故障信號(hào)按鈕，分別對(duì)應(yīng)不同的模擬故障信號(hào)；“指示燈”用于對(duì)電路運(yùn)行過程以及故障信號(hào)燈進(jìn)行相應(yīng)直觀顯示；“全局重構(gòu)”用于控制運(yùn)行電路自身的全局重構(gòu)過程；“局部重構(gòu)”用于控制運(yùn)行電路的局部重構(gòu)過程；“重構(gòu)I一重構(gòu)4”為擴(kuò)展按鈕，用于重構(gòu)不同的邏輯功能；“控制開關(guān)”用于輸入高低電平信號(hào)，調(diào)試相應(yīng)程序；“GP10接口 ”連接FPGA芯片的通用IO接口，用于擴(kuò)展信號(hào)的輸入；“網(wǎng)口”用于與FPGA芯片進(jìn)行網(wǎng)絡(luò)通信，可外連測(cè)試設(shè)備；“USB (FPGA) ”用于與FPGA芯片進(jìn)行USB通信，可外連測(cè)試設(shè)備；“USB (主機(jī))”為計(jì)算機(jī)主機(jī)的USB擴(kuò)展接口。
[0027]圖4為本發(fā)明操作面板設(shè)計(jì)圖；
[0028]圖5為Xilinx Virtex-5系列FPGA電路板實(shí)物圖；
[0029]圖6為在FPGA芯片上開發(fā)的電路功能模塊。
【具體實(shí)施方式】
[0030]下面結(jié)合附圖1、附圖2、附圖3對(duì)本發(fā)明做進(jìn)一步說明。
[0031]圖1所示為該應(yīng)用演示平臺(tái)內(nèi)部整體結(jié)構(gòu)設(shè)計(jì)圖。其中，功能按鈕和擴(kuò)展接口是信號(hào)采集操作面板al和動(dòng)態(tài)重構(gòu)操作面板bl的主要組成部分，接口電路d是信號(hào)采集模塊a2的主要組成部分，F(xiàn)PGA運(yùn)行電路e是動(dòng)態(tài)重構(gòu)控制模塊b2的主要組成部分，演示系統(tǒng)控制與演示f是驗(yàn)證與演示系統(tǒng)顯示Cl和驗(yàn)證顯示控制模塊c2的主要組成部分。
[0032]擴(kuò)展接口可以將外部被檢測(cè)對(duì)象接入到該應(yīng)用演示平臺(tái)中，并將檢測(cè)信號(hào)通過接口電路d輸入到FPGA運(yùn)行電路e中進(jìn)行信號(hào)處理。同樣，通過選擇相應(yīng)的功能按鈕，可以將控制信號(hào)輸入到接口電路d中，通過其進(jìn)行信號(hào)轉(zhuǎn)換并將轉(zhuǎn)換后的信號(hào)輸入到FPGA運(yùn)行電路e從而產(chǎn)生相應(yīng)的模擬故障信號(hào)與測(cè)試信號(hào)，控制相應(yīng)邏輯功能的運(yùn)行。
[0033]然后，F(xiàn)PGA運(yùn)行電路e將邏輯電路運(yùn)行后的數(shù)據(jù)通過RS232接口或USB接口傳輸?shù)窖菔鞠到y(tǒng)控制與演示部分f進(jìn)行數(shù)據(jù)顯示與重構(gòu)過程驗(yàn)證。
[0034]其中，每一個(gè)功能按鈕和擴(kuò)展接口均對(duì)應(yīng)一個(gè)信號(hào)轉(zhuǎn)換接口，并由接口電路d中的電源模塊進(jìn)行供電。FPGA運(yùn)行電路e通過I/O接口接入故障與檢測(cè)信號(hào)，并在Virtex-5FPGA芯片中進(jìn)行邏輯與控制處理。然后將運(yùn)行過程的數(shù)據(jù)通過串口或USB接口傳輸?shù)斤@示部分進(jìn)行顯示，并通過指示燈顯示運(yùn)算進(jìn)程。演示系統(tǒng)控制與顯示f部分通過數(shù)據(jù)通信接口電路運(yùn)算后的數(shù)據(jù)并輸出給演示系統(tǒng)控制主機(jī)，最終顯示在觸屏顯示器上。
[0035]圖2所示為基于FPGA的動(dòng)態(tài)重構(gòu)技術(shù)應(yīng)用平臺(tái)實(shí)物示意圖，其主要由三部分組成:信號(hào)采集(模擬)部分a、動(dòng)態(tài)重構(gòu)系統(tǒng)實(shí)現(xiàn)部分b和驗(yàn)證與演示部分C。其中，信號(hào)采集(模擬)部分a包括信號(hào)采集操作面板al和信號(hào)采集模塊a2兩部分；動(dòng)態(tài)重構(gòu)系統(tǒng)實(shí)現(xiàn)部分b包括動(dòng)態(tài)重構(gòu)操作面板bl和動(dòng)態(tài)重構(gòu)控制模塊b2兩部分；驗(yàn)證與演示部分c包括驗(yàn)證與演示系統(tǒng)顯示Cl和驗(yàn)證顯示控制模塊c2三部分。
[0036]信號(hào)采集(模擬)部分a主要實(shí)現(xiàn)模擬故障信號(hào)的產(chǎn)生與注入，動(dòng)態(tài)重構(gòu)系統(tǒng)實(shí)現(xiàn)部分b可以加載相應(yīng)運(yùn)算功能，并按照信號(hào)采集(模擬)部分a輸入的信號(hào)控制運(yùn)算的過程，并將實(shí)際運(yùn)行的結(jié)果以及動(dòng)態(tài)重構(gòu)的過程輸出到驗(yàn)證與演示部分c進(jìn)行演示驗(yàn)證。
[0037]其中，信號(hào)采集操作面板al用于產(chǎn)生模擬故障信號(hào)，動(dòng)態(tài)重構(gòu)操作面板bI實(shí)現(xiàn)控制功能以及重構(gòu)方法的選擇，驗(yàn)證與演示系統(tǒng)顯示Cl為顯示區(qū)。信號(hào)采集控制模塊a2、動(dòng)態(tài)重構(gòu)控制模塊b2和驗(yàn)證顯示控制模塊c2分別為各部分的電路控制模塊。
[0038]圖3所示為操作面板詳細(xì)說明圖，圖4為操作面板設(shè)計(jì)圖。圖3中，“電源”為平臺(tái)總電源按鈕；“主機(jī)”為計(jì)算機(jī)主機(jī)電源按鈕；“信號(hào)I一信號(hào)16”為模擬故障信號(hào)按鈕，分別對(duì)應(yīng)不同的模擬故障信號(hào)指示燈”用于對(duì)電路運(yùn)行過程以及故障信號(hào)燈進(jìn)行相應(yīng)直觀顯示；“全局重構(gòu)”用于控制運(yùn)行電路自身的全局重構(gòu)過程；“局部重構(gòu)”用于控制運(yùn)行電路的局部重構(gòu)過程；“重構(gòu)I一重構(gòu)4”為擴(kuò)展按鈕，用于重構(gòu)不同的邏輯功能；“控制開關(guān)”用于輸入高低電平信號(hào)，調(diào)試相應(yīng)程序；“GP10接口”連接FPGA芯片的通用IO接口，用于擴(kuò)展信號(hào)的輸入；“網(wǎng)口”用于與FPGA芯片進(jìn)行網(wǎng)絡(luò)通信，可外連測(cè)試設(shè)備；“USB(FPGA)”用于與FPGA芯片進(jìn)行USB通信，可外連測(cè)試設(shè)備；“USB (主機(jī))”為計(jì)算機(jī)主機(jī)的USB擴(kuò)展接口。
[0039]圖5所示為Xilinx Virtex-5系列FPGA電路板實(shí)物圖，圖6所示為在FPGA芯片上開發(fā)的電路功能模塊，即FPGA運(yùn)行電路e的頂層功能結(jié)構(gòu)。其中，模塊左側(cè)為輸入信號(hào)，右側(cè)為運(yùn)算與控制輸出信號(hào)。JA-JE為控制輸入與數(shù)據(jù)輸入接口，elk為系統(tǒng)時(shí)鐘，Step_out為按步輸出用于輸出程序運(yùn)行位置，LED為指示燈輸出，RS232_RX、RS232_RX分別為串口通信的輸入和輸出接口，Dout為數(shù)據(jù)輸出接口。
[0040]其中，JA-JE各輸入信號(hào)與LED輸出信號(hào)對(duì)應(yīng)FPGA芯片的引腳關(guān)系如表1_表4所不。表I信號(hào)輸入按鍵對(duì)應(yīng)引腳注釋表
【權(quán)利要求】
1.基于FPGA的動(dòng)態(tài)重構(gòu)技術(shù)應(yīng)用平臺(tái)，其特征在于包括:信號(hào)采集部分(a)、動(dòng)態(tài)重構(gòu)系統(tǒng)實(shí)現(xiàn)部分(b)和驗(yàn)證與演示部分(C);信號(hào)采集部分(a)是模擬部分；其中，信號(hào)采集部分(a)包括信號(hào)采集操作面板(al)和信號(hào)采集控制模塊(a2)兩部分；動(dòng)態(tài)重構(gòu)系統(tǒng)實(shí)現(xiàn)部分(b)包括動(dòng)態(tài)重構(gòu)操作面板(bl)和動(dòng)態(tài)重構(gòu)控制模塊(b2)兩部分；驗(yàn)證與演示部分(c)包括驗(yàn)證與演示顯示區(qū)(Cl)和驗(yàn)證顯示控制模塊(c2)兩部分； 信號(hào)采集部分(a)主要實(shí)現(xiàn)模擬故障信號(hào)的產(chǎn)生與注入，動(dòng)態(tài)重構(gòu)系統(tǒng)實(shí)現(xiàn)部分(b)可以加載相應(yīng)運(yùn)算功能，并按照信號(hào)采集部分(a)輸入的信號(hào)控制運(yùn)算的過程，并將實(shí)際運(yùn)行的結(jié)果以及動(dòng)態(tài)重構(gòu)的過程輸出到驗(yàn)證與演示部分(C)進(jìn)行演示驗(yàn)證； 其中，信號(hào)采集操作面板(al)用于產(chǎn)生模擬故障信號(hào)，動(dòng)態(tài)重構(gòu)操作面板(bl)實(shí)現(xiàn)控制功能以及重構(gòu)方法的選擇，驗(yàn)證與演示系統(tǒng)顯示(Cl)為顯示區(qū)；信號(hào)采集控制模塊(a2)、動(dòng)態(tài)重構(gòu)控制模塊(b2)和驗(yàn)證顯示控制模塊(c2)分別為各部分的電路控制模塊。
2.根據(jù)權(quán)利要求1所述的基于FPGA的動(dòng)態(tài)重構(gòu)技術(shù)應(yīng)用平臺(tái)，其特征是:能夠演示驗(yàn)證基于FPGA的動(dòng)態(tài)重構(gòu)技術(shù)應(yīng)用過程，選擇全局動(dòng)態(tài)重構(gòu)和局部動(dòng)態(tài)重構(gòu)可以確保程序的穩(wěn)定運(yùn)行以及提高芯片資源的利用率。
3.基于FPGA的動(dòng)態(tài)重構(gòu)技術(shù)應(yīng)用平臺(tái)的實(shí)現(xiàn)方法，其特征在于:該方法的實(shí)現(xiàn)步驟如下: 步驟一、動(dòng)態(tài)重構(gòu)實(shí)現(xiàn)方法選擇 首先開展基于FPGA的SoC系統(tǒng)的動(dòng)態(tài)重構(gòu)實(shí)現(xiàn)方法的研究，包括FPGA重構(gòu)基礎(chǔ)，SoC系統(tǒng)動(dòng)態(tài)重構(gòu)分類，動(dòng)態(tài)重構(gòu)特性研究，在此基礎(chǔ)上對(duì)動(dòng)態(tài)重構(gòu)實(shí)現(xiàn)方法進(jìn)行選擇； 步驟二、接口電路設(shè)計(jì) 信號(hào)采集模塊(a2)的核心是接口電路(d)，信號(hào)采集操作面板(al)部分通過接口電路(d)將控制與輸入信號(hào)傳送給動(dòng)態(tài)重構(gòu)系統(tǒng)實(shí)現(xiàn)部分(b)； 步驟三、搭建動(dòng)態(tài)重構(gòu)系統(tǒng)實(shí)現(xiàn)環(huán)境 搭建動(dòng)態(tài)重構(gòu)系統(tǒng)實(shí)現(xiàn)部分(b)的硬件環(huán)境，利用Xilinx Virtex-5系列FPGA電路板搭建硬件運(yùn)行環(huán)境，并能夠?qū)崿F(xiàn)與信號(hào)采集部分(a)和驗(yàn)證與演示部分(C)的數(shù)據(jù)通信； 步驟四、基于FPGA動(dòng)態(tài)重構(gòu)系統(tǒng)實(shí)現(xiàn) 編寫動(dòng)態(tài)重構(gòu)系統(tǒng)的FPGA實(shí)現(xiàn)程序，其包括多個(gè)模塊的程序設(shè)計(jì):信號(hào)檢測(cè)模塊設(shè)計(jì)、時(shí)序控制邏輯設(shè)計(jì)和控制模塊設(shè)計(jì)； 步驟五、驗(yàn)證與演示系統(tǒng)開發(fā) 開發(fā)動(dòng)態(tài)重構(gòu)技術(shù)應(yīng)用驗(yàn)證演示原型系統(tǒng)，該系統(tǒng)包括采集信號(hào)的實(shí)時(shí)顯示模塊設(shè)計(jì)、信息交互模塊設(shè)計(jì)和動(dòng)態(tài)重構(gòu)控制模塊設(shè)計(jì)；該步驟五屬于動(dòng)態(tài)重構(gòu)平臺(tái)的驗(yàn)證與演示部分(c)，可以實(shí)現(xiàn)動(dòng)態(tài)重構(gòu)過程的控制與驗(yàn)證。
4.根據(jù)權(quán)利要求3所述的基于FPGA的動(dòng)態(tài)重構(gòu)技術(shù)應(yīng)用平臺(tái)的實(shí)現(xiàn)方法，其特征在于:步驟四和步驟五構(gòu)成了動(dòng)態(tài)重構(gòu)平臺(tái)的動(dòng)態(tài)重構(gòu)系統(tǒng)實(shí)現(xiàn)部分(b)。
【文檔編號(hào)】G06F11/07GK104008024SQ201410261528
【公開日】2014年8月27日 申請(qǐng)日期:2014年6月12日 優(yōu)先權(quán)日:2014年6月12日
【發(fā)明者】陶飛, 王聰, 張霖, 鄒孝付, 高健 申請(qǐng)人:北京航空航天大學(xué)