一種高等級ddr供電電路的制作方法
【專利摘要】一種高等級DDR供電電路，通過在高等級LDO電源轉(zhuǎn)換芯片地管腳與電路板地平面間添加并聯(lián)電阻，抬高高等級LDO電源轉(zhuǎn)換芯片地管腳相對于電路板地平面的參考電平，從而將高等級LDO電源轉(zhuǎn)換芯片輸出電平抬高為所需電平，高等級LDO電源轉(zhuǎn)換芯片輸出電平通過兩對磁珠隔離為DDR_VTT和DDR_VREF輸出給下級電路。該發(fā)明方法應(yīng)用于工業(yè)級以上高等級(軍級、宇航級)DDR的VREF、VTT電源供配電設(shè)計，通過該發(fā)明方法，可以使用通用高等級LDO電源轉(zhuǎn)換芯片完成基于高等級DDR的硬件電路設(shè)計，解決了因?yàn)槿鄙俑叩燃墝Ｓ肈DR供電電源芯片從而無法完成高等級DDR的VREF、VTT供配電設(shè)計的問題。
【專利說明】—種高等級DDR供電電路

【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及一種高等級DDR供電電路，該方法可應(yīng)用于工業(yè)級以上高等級(軍級、宇航級)DDR的VREF、VTT電源供配電設(shè)計。

【背景技術(shù)】
[0002]DDR SDRAM供電電平包括+2.5V VDD內(nèi)核工作電平，+2.5V VDDQ數(shù)據(jù)總線I/O接口電平，+1.25V VREF參考電平，+1.25V VTT終結(jié)電平。目前DDR SDRAM的+1.25V VREF,+1.25VVTT常用供電設(shè)計方法為:通過專用DDR供電電源芯片(如TI公司的MAX1510、TPS51100，一般為DC-DC開關(guān)電源)，將電源芯片輸入管腳VIN(MAX1510)或VDDQSNS(TPS51100)接+2.5V VDDQ數(shù)據(jù)總線I/O接口電平，電源芯片兩路輸出VTT和VREF，現(xiàn)有設(shè)計方法如圖2、圖3所示。這種設(shè)計方法優(yōu)點(diǎn)在于，設(shè)計簡單，電源轉(zhuǎn)換效率高，VREF, VTT與VDDQ三者之間關(guān)系(VREF = (0.5±0.01) XVDDQjVTT = VREF±40mV)由DDR專用供電電源芯片直接控制。對于商業(yè)級或工業(yè)級DDR，因?yàn)橛袑?yīng)的商業(yè)級、工業(yè)級專用DDR供電電源芯片，此種設(shè)計方法具有可行性，但由于沒有對應(yīng)的更高等級(軍級、宇航級)的專用DDR供電電源芯片，所以現(xiàn)有商業(yè)級、工業(yè)級DDR供電設(shè)計方法不適用于基于軍級、宇航級DDR的硬件電路設(shè)計場合。


【發(fā)明內(nèi)容】

[0003]本發(fā)明解決的技術(shù)問題是:提供一種高等級DDR供電電路，該方法通過添加對地參考電阻，抬高LDO電源轉(zhuǎn)換芯片地管腳的對地參考電平，從而得到DDR的+1.25V VREF參考電平、+1.25V VTT終結(jié)電平，解決了因?yàn)槿鄙俑叩燃塂DR專用供電電源芯片，從而無法完成高等級DDR的VREF、VTT電平供配電設(shè)計問題。
[0004]本發(fā)明的設(shè)計方案是:提出了一種高等級DDR供電電路，包括:LD0電源轉(zhuǎn)換芯片、電阻R1、電阻R2、磁珠B1、磁珠B2、磁珠B3和磁珠B4 ；
[0005]LDO電源轉(zhuǎn)換芯片輸入為+2.5V的DDR數(shù)據(jù)總線I/O接口電源VDDQ，LDO電源轉(zhuǎn)換芯片將輸入的+2.5V電平轉(zhuǎn)化為+1.2V電平后輸出；
[0006]LDO電源轉(zhuǎn)換芯片地管腳輸出地電流Iem, Ignd通過并聯(lián)電阻Rl和R2流入電路板地平面，并聯(lián)電阻Rl和電阻R2將LDO電源轉(zhuǎn)換芯片的地管腳參考電平抬高；
[0007]磁珠BI和磁珠B2為一組且并聯(lián)，磁珠B3和磁珠B4為一組且并聯(lián)，磁珠BI和磁珠B2組成的并聯(lián)結(jié)構(gòu)與磁珠B3和磁珠B4組成的并聯(lián)結(jié)構(gòu)相互獨(dú)立，磁珠BI和磁珠B2組成的并聯(lián)結(jié)構(gòu)將LDO電源轉(zhuǎn)換芯片輸出隔離為DDRVREF參考電平，磁珠B3和磁珠B4組成的并聯(lián)結(jié)構(gòu)將LDO電源轉(zhuǎn)換芯片輸出隔離為DDR VTT終結(jié)電平，磁珠BI和磁珠B2封裝相同，磁珠B3和磁珠B4封裝相同。
[0008]所述電阻Rl和電阻R2并聯(lián)且封裝相同，并聯(lián)電阻Rl和電阻R2將高等級LDO地管腳參考電平由OV抬升至0.05±0.025V, LDO輸出電平為+1.25±0.025V。
[0009]所述磁珠B1、磁珠B2、磁珠B3和磁珠B4為鐵氧體磁珠。
[0010]本發(fā)明與現(xiàn)有技術(shù)相比的有益效果是:
[0011](I)本發(fā)明采用LDO電源轉(zhuǎn)換芯片設(shè)計，通過在LDO電源轉(zhuǎn)換芯片地管腳與地平面間添加參考電阻，抬高LDO電源轉(zhuǎn)換芯片地管腳相對電路板地平面的對地參考電平，使LDO電源轉(zhuǎn)換芯片輸出所需DDR VTT和DDR VREF電平，解決了因?yàn)闊o法獲得高等級專用DDR供電電源芯片從而無法完成基于高等級DDR的電路系統(tǒng)設(shè)計問題。
[0012](2)本發(fā)明采用LDO電源轉(zhuǎn)換芯片設(shè)計，與現(xiàn)有技術(shù)方案中采用工業(yè)級、商業(yè)級DDR專用DC-DC電源轉(zhuǎn)換芯片的設(shè)計相比，LDO電源轉(zhuǎn)換芯片輸出的DDR VTT電平和DDRVREF電平不會被引入開關(guān)噪聲，同時LDO電源轉(zhuǎn)換芯片輸出電平精度高，輸出電平精度取決于所選LDO電源轉(zhuǎn)換芯片的精度指標(biāo)。
[0013](3)本發(fā)明采用一對相同封裝的并聯(lián)電阻連接于LDO電源轉(zhuǎn)換芯片地管腳和電路板地平面之間，從而抬高LDO電源轉(zhuǎn)換芯片地管腳的對地參考電平，使LDO電源轉(zhuǎn)換芯片輸出電平達(dá)到所需電平，通過調(diào)整并聯(lián)電阻的阻值，可以靈活改變LDO電源轉(zhuǎn)換芯片地管腳的對地參考電平，從而在電路調(diào)試過程中靈活調(diào)整該高等級DDR供電電路的輸出電平。
[0014](4)本發(fā)明采用兩組相互獨(dú)立的磁珠將LDO電源轉(zhuǎn)換芯片輸出電平隔離為DDRVTT電平和DDR VREF電平，在LDO電源轉(zhuǎn)換芯片輸出管腳處添加磁珠可以吸收高頻噪聲，使DDR VTT電平和DDR VREF電平更加干凈。

【專利附圖】

【附圖說明】
[0015]圖1為本發(fā)明電路示意圖；
[0016]圖2為現(xiàn)有MAX1510芯片接口示意圖；
[0017]圖3為現(xiàn)有TPS51100芯片接口示意圖。

【具體實(shí)施方式】
[0018]下面結(jié)合附圖對本發(fā)明的【具體實(shí)施方式】進(jìn)行詳細(xì)地闡述。
[0019]如圖1所不為本發(fā)明電路不意圖，由圖1可知，本發(fā)明提出的一種聞等級DDR供電電路包括:LD0電源轉(zhuǎn)換芯片、電阻R1、電阻R2、磁珠B1、磁珠B2、磁珠B3和磁珠B4 ；
[0020]LDO電源轉(zhuǎn)換芯片輸入為+2.5V的DDR數(shù)據(jù)總線I/O接口電源VDDQ，LDO電源轉(zhuǎn)換芯片將輸入的+2.5V電平轉(zhuǎn)化為+1.2V電平后輸出；
[0021]LDO電源轉(zhuǎn)換芯片地管腳輸出地電流Iem, Ignd通過并聯(lián)電阻Rl和R2流入電路板地平面，并聯(lián)電阻Rl和電阻R2將LDO電源轉(zhuǎn)換芯片的地管腳參考電平抬高；
[0022]電阻Rl和電阻R2并聯(lián)且封裝相同，并聯(lián)電阻Rl和電阻R2將LDO地管腳參考電平由OV抬升至0.05±0.025V, LDO輸出電平為+1.25±0.025V。
[0023]磁珠BI和磁珠B2為一組且并聯(lián)，磁珠B3和磁珠B4為一組且并聯(lián)，磁珠BI和磁珠B2組成的并聯(lián)結(jié)構(gòu)與磁珠B3和磁珠B4組成的并聯(lián)結(jié)構(gòu)相互獨(dú)立，磁珠BI和磁珠B2組成的并聯(lián)結(jié)構(gòu)將LDO電源轉(zhuǎn)換芯片輸出隔離為DDRVREF參考電平，磁珠B3和磁珠B4組成的并聯(lián)結(jié)構(gòu)將LDO電源轉(zhuǎn)換芯片輸出隔離為DDR VTT終結(jié)電平，磁珠BI和磁珠B2封裝相同，磁珠B3和磁珠B4封裝相同。
[0024]實(shí)施例
[0025](I)LDO電源轉(zhuǎn)換芯片選擇MSK5450，輸出電平精度1%，最大輸出負(fù)載電流Ιι?χ，在負(fù)載電流Il取Ilimx的極端情況下LDO電源轉(zhuǎn)換芯片地電流GroundCurrent為最大值Immax,則LDO電源轉(zhuǎn)換芯片的地管腳參考地平面被抬高電平

【權(quán)利要求】
1.一種高等級DDR供電電路，其特征在于包括:LDO電源轉(zhuǎn)換芯片、電阻R1、電阻R2、磁珠B1、磁珠B2、磁珠B3和磁珠B4 ； LDO電源轉(zhuǎn)換芯片輸入為+2.5V的DDR數(shù)據(jù)總線I/O接口電源VDDQ，LDO電源轉(zhuǎn)換芯片將輸入的+2.5V電平轉(zhuǎn)化為+1.2V電平后輸出； LDO電源轉(zhuǎn)換芯片地管腳輸出地電流IeND，Ignd通過并聯(lián)電阻Rl和R2流入電路板地平面，并聯(lián)電阻Rl和電阻R2將LDO電源轉(zhuǎn)換芯片的地管腳參考電平抬高； 磁珠BI和磁珠B2為一組且并聯(lián)，磁珠B3和磁珠B4為一組且并聯(lián)，磁珠BI和磁珠B2組成的并聯(lián)結(jié)構(gòu)與磁珠B3和磁珠B4組成的并聯(lián)結(jié)構(gòu)相互獨(dú)立，磁珠BI和磁珠B2組成的并聯(lián)結(jié)構(gòu)將LDO電源轉(zhuǎn)換芯片輸出隔離為DDRVREF參考電平，磁珠B3和磁珠B4組成的并聯(lián)結(jié)構(gòu)將LDO電源轉(zhuǎn)換芯片輸出隔離為DDR VTT終結(jié)電平，磁珠BI和磁珠B2封裝相同，磁珠B3和磁珠B4封裝相同。
2.根據(jù)權(quán)利要求1所述的一種高等級DDR供電電路，其特征在于:所述電阻Rl和電阻R2并聯(lián)且封裝相同，并聯(lián)電阻Rl和電阻R2將LDO地管腳參考電平由OV抬升至0.05±0.025V, LDO 輸出電平為 +1.25±0.025V。
3.根據(jù)權(quán)利要求1所述的一種高等級DDR供電電路，其特征在于:所述磁珠B1、磁珠B2、磁珠B3和磁珠B4為鐵氧體磁珠。
【文檔編號】G06F1/26GK104076896SQ201410286180
【公開日】2014年10月1日 申請日期:2014年6月24日 優(yōu)先權(quán)日:2014年6月24日
【發(fā)明者】張磊, 翟國芳, 賀強(qiáng)民, 王建宇, 于雙江, 榮鵬, 蘇浩航, 黃競, 程甘霖, 趙建偉, 郭宇琨, 倪建軍, 閆靜純, 林為秀, 趙洋, 程蕓 申請人:北京空間機(jī)電研究所