一種星載計算機自刷新切機系統(tǒng)的制作方法
【專利摘要】本發(fā)明提供了一種星載計算機自刷新切機系統(tǒng)，采用自刷新設計提高仲裁電路自身抗單粒子能力，采用系統(tǒng)復位程序自主切換減少切機次數(shù)，克服了傳統(tǒng)切機系統(tǒng)自身單粒子防護少，切機頻繁的缺點。由于SRAM工藝的FPGA在空間環(huán)境中敏感容易發(fā)生單粒子事件，高等級反熔絲FPGA價格高昂不易采購，本發(fā)明中不使用FPGA，采用簡潔的數(shù)字電路實現(xiàn)，控制了設備成本，提高了可靠性，具有價格經濟、可靠性好的特點。
【專利說明】一種星載計算機自刷新切機系統(tǒng)

【技術領域】
[0001] 本發(fā)明屬于衛(wèi)星星上電子【技術領域】，特別涉及一種星載計算機自刷新切機系統(tǒng)。

【背景技術】
[0002] 星載計算機是衛(wèi)星星上電子系統(tǒng)的核心部件，通常需要負責整星的管理與控制任 務，其可靠性直接影響整星的可靠性。大量在軌衛(wèi)星的運行情況表明，由于受空間環(huán)境的影 響，即使采取了一系列抗輻射措施，星載計算機系統(tǒng)還是不可避免的會受空間環(huán)境因素影 響出現(xiàn)邏輯異?；蚴В瑸榱舜_保整星的安全可靠，星載計算機通常采用主備機雙機備份 的方式。
[0003] 星載計算機系統(tǒng)復位可以在一定程度上排除突發(fā)的可恢復故障。當復位不能解除 故障時，可通過切機來排除。實際應用情況表明，切機雖然可以有效排除故障，但也帶來了 當前工作的星載計算機工作數(shù)據(jù)的丟失。因此，從整星連續(xù)可靠運行的角度出發(fā)，希望在保 證故障出校有效排除的基礎上盡量減少切機次數(shù)。
[0004] 現(xiàn)有的星載計算機切機主要通過看門狗檢測狗咬信號的累積出現(xiàn)次數(shù)，只要累積 達到2次或3次，就進行自主主備切換。
[0005] 申請?zhí)?01010298019. 0,發(fā)明名稱為《一種基于FPGA的星載計算機自主切機系 統(tǒng)》的中國發(fā)明專利雖然解決了故障下自主切機的問題，但是，第一，該專利沒有對仲裁電 路本身的抗單粒子能力進行設計上的考慮，當仲裁電路本身發(fā)生單粒子翻轉時，整個切機 電路將出現(xiàn)非預期的輸出，導致系統(tǒng)故障；第二，該專利采用價格較高的FPGA進行設計，性 價比不高。
[0006] 在空間環(huán)境中，單粒子事件對電子產品的應用有極大影響，主要空間單粒子翻轉 現(xiàn)象。為適應空間輻照環(huán)境，星載計算機通常為雙機或多機設計，在當班機故障到一定程度 后，通過切機電路進行當班機切換，從而提高系統(tǒng)抗單粒子事件能力。傳統(tǒng)的切機設計在功 能上能夠實現(xiàn)故障下自主切機，但忽視了仲裁電路本身發(fā)生單粒子翻轉的風險，如果構成 切機電路的FPGA及中小規(guī)模集成電路自身發(fā)生單粒子翻轉風險將導致系統(tǒng)異常出現(xiàn)比如 非正常切機等異常結果。
[0007]


【發(fā)明內容】
為了解決現(xiàn)有技術中存在的缺陷，本發(fā)明提供了一種星載計算機自刷新切機系統(tǒng)，能 夠提高仲裁電路自身抗單粒子能力，減少切機次數(shù)，克服了傳統(tǒng)切機系統(tǒng)自身單粒子防護 少，易誤觸發(fā)切機的缺點。
[0008] 為了達到上述目的，本發(fā)明采取了以下技術方案： 一種星載計算機自刷新切機系統(tǒng)，所述星載計算機采用雙機冷備份機制，所述系統(tǒng)包 括處理器最小系統(tǒng)、切機邏輯電路、穩(wěn)態(tài)觸發(fā)器以及主備切換繼電器電路；處理器最小系統(tǒng) 包括CPU電路；切機邏輯電路包括N個D觸發(fā)器、一個定時器、一個與門和一個或門，其中， N>2, D觸發(fā)器D1的D端接5V上拉，上一個D觸發(fā)器的Q輸入端連接下一個D觸發(fā)器的D 端，CPU的復位信號輸入到四個D觸發(fā)器的CLK端，定時器的Q輸出端連接N個D觸發(fā)器的 R端，N個D觸發(fā)器的Q輸入端分別連接到與門、或門，與門的輸出端連接穩(wěn)態(tài)觸發(fā)器，或門 的輸出端連接定時器的RST端，穩(wěn)態(tài)觸發(fā)器的輸出端連接主備切換繼電器電路；當CPU產生 復位信號，D觸發(fā)器D1檢測到脈沖后輸出端Q輸出高電平，同時Q輸出到定時器的RST端， 定時器開始計時；當CPU在定時器設定的時間內發(fā)出N次復位，N個D觸發(fā)器輸出高電平通 過與門后送出給穩(wěn)態(tài)觸發(fā)器，穩(wěn)態(tài)觸發(fā)器輸出正脈沖驅動主備切換繼電器實現(xiàn)星載計算機 主切備操作。
[0009] 其中，所述處理器小系統(tǒng)包括CPU、SRAM、看門狗電路、處理邏輯電路以及非易失閃 存NorFlash ;程序存儲于Norflash，運行在SRAM中；為防止單粒子翻轉損壞執(zhí)行程序引發(fā) 故障，程序存儲N份在Norflash中，每次復位將自動切換地址尋找下一份程序運行，N份程 序采用環(huán)形存儲。
[0010] 本發(fā)明的有益效果是：本發(fā)明提出的星載計算機自刷新切機系統(tǒng)，采用自刷新設 計提高仲裁電路自身抗單粒子能力，采用系統(tǒng)復位程序自主切換減少切機次數(shù)，克服了傳 統(tǒng)切機系統(tǒng)自身單粒子防護少，切機頻繁的缺點。由于SRAM工藝的FPGA在空間環(huán)境中敏 感容易發(fā)生單粒子事件，高等級反熔絲FPGA價格高昂不易采購，本發(fā)明中不使用FPGA，采 用簡潔的數(shù)字電路實現(xiàn)，控制了設備成本提高了可靠性，具有價格經濟、可靠性好的特點。

【專利附圖】

【附圖說明】
[0011] 圖1是本發(fā)明的星載計算機自刷新切機系統(tǒng)的處理器最小系統(tǒng)框圖； 圖2是本發(fā)明的星載計算機自刷新切機系統(tǒng)的結構圖。

【具體實施方式】
[0012] 下面結合【專利附圖】

【附圖說明】及【具體實施方式】對本發(fā)明進一步說明。
[0013] 如附圖1所示，本發(fā)明的星載計算機自刷新切機系統(tǒng)的處理器小系統(tǒng)包括中 央處理器單元CPU、靜態(tài)隨機存取存儲器SRAM、看門狗電路、處理邏輯電路以及非易失 閃存NorFlash。星載計算機采用雙機冷備份機制，單機以處理器為核心，將程序存儲于 Norflash，運行在SRAM中。為防止單粒子翻轉損壞執(zhí)行程序引發(fā)故障，程序存儲四份在 Norflash中，每次復位將自動切換地址尋找下一份程序運行，四份程序采用環(huán)形存儲。采用 上述操作，可以盡可能地通過系統(tǒng)復位將故障消除，減少切機次數(shù)。當在一定時間段檢測到 多次復位，系統(tǒng)認為當班單機不可信，進行切機。切機邏輯電路對星載計算機發(fā)送的復位信 號進行采集，通過邏輯電路處理后產生控制信號控制繼電器進行主切備操作。
[0014] 以N=4為例來進行說明，當切機邏輯電路判斷到128秒內（每份上電后一個全周期 操作時間需要32秒)星載計算機模塊復位超過4次(計算機系統(tǒng)存儲有4份程序，每復位一 次切換一份，如4份程序均異常復位則進行切機)，切機邏輯電路控制星載計算機電源繼電 器實現(xiàn)主切備。
[0015] 附圖2是本發(fā)明的星載計算機自刷新切機系統(tǒng)的結構圖，包括處理器最小系統(tǒng)、 切機邏輯電路、穩(wěn)態(tài)觸發(fā)器以及主備切換繼電器電路。處理器最小系統(tǒng)包括CPU電路，CPU 電路包括主份CPU和備份CPU。以N=4為例來進行說明。切機邏輯電路包括4個D觸發(fā)器、 一個定時器、一個與門和一個或門，其中，D觸發(fā)器D1的D端接5V上拉，上一個D觸發(fā)器的 Q輸入端連接下一個D觸發(fā)器的D端，CPU復位信號輸入到四個D觸發(fā)器的CLK端，定時器 的Q輸出端連接四個D觸發(fā)器的R端，四個D觸發(fā)器的Q輸入端分別連接到與門、或門，與 門的輸出端連接穩(wěn)態(tài)觸發(fā)器，或門的輸出端連接定時器的RST端。穩(wěn)態(tài)觸發(fā)器的輸出端連 接主備切換繼電器電路。
[0016] 當CPU產生復位信號，D觸發(fā)器D1檢測到脈沖后輸出高電平到輸出端Q，同時Q輸 出到定時器Counter的RST端，定時器Counter開始計數(shù)。定時器設置為128秒。
[0017] 當CPU在128秒內發(fā)出四次復位，四個D觸發(fā)器輸出高電平通過與門后送出給穩(wěn) 態(tài)觸發(fā)器（74LS123)，穩(wěn)態(tài)觸發(fā)器74LS123輸出160 ± 10ms正脈沖驅動磁保持繼電器實現(xiàn)星 載計算機主切備。
[0018] D觸發(fā)器是發(fā)明中實現(xiàn)邏輯的關鍵，在軌較容易發(fā)生空間單粒子翻轉。本發(fā)明通過 巧妙組合避免了單粒子翻轉事件造成切機開關誤觸發(fā)。任意一個D觸發(fā)器發(fā)生單粒子翻轉 時(輸出"0"，翻轉為" 1")，由于輸出采用了與門，不會誤觸發(fā)切機開關，同時，任意D觸發(fā) 器輸出端Q為" 1"將使能定時器，在128秒定時器計時結束后系統(tǒng)將4個D觸發(fā)器輸出狀 態(tài)刷新清"0"。
[0019] 由于SRAM工藝的FPGA在空間環(huán)境中敏感容易發(fā)生單粒子事件，高等級反熔絲 FPGA價格高昂不易采購，本發(fā)明中不使用FPGA，采用簡潔的數(shù)字電路實現(xiàn)，控制了設備成 本提商了可罪性。
[0020] 在微小衛(wèi)星"快、好、省"的指導思想下，本發(fā)明從系統(tǒng)設計入手，采用自刷新設計 提高仲裁電路自身抗單粒子能力，采用系統(tǒng)復位程序自主切換減少切機次數(shù)，克服了傳統(tǒng) 切機系統(tǒng)自身單粒子防護少，切機頻繁的缺點。本發(fā)明具有價格經濟、可靠性好的特點。
[0021] 以上內容是結合具體的優(yōu)選實施方式對本發(fā)明所作的進一步詳細說明，不能認定 本發(fā)明的具體實施只局限于這些說明。對于本發(fā)明所屬【技術領域】的普通技術人員來說，在 不脫離本發(fā)明構思的前提下，還可以做出若干簡單推演或替換，都應當視為屬于本發(fā)明的 保護范圍。
【權利要求】
1. 一種星載計算機自刷新切機系統(tǒng)，所述星載計算機采用雙機冷備份機制，其特征在 于，所述系統(tǒng)包括處理器最小系統(tǒng)、切機邏輯電路、穩(wěn)態(tài)觸發(fā)器以及主備切換繼電器電路； 處理器最小系統(tǒng)包括CPU電路；切機邏輯電路包括N個D觸發(fā)器、一個定時器、一個與門和 一個或門，其中，N>2, D觸發(fā)器D1的D端接5V上拉，上一個D觸發(fā)器的Q輸入端連接下一 個D觸發(fā)器的D端，CPU的復位信號輸入到N個D觸發(fā)器的CLK端，定時器的Q輸出端連接 N個D觸發(fā)器的R端，N個D觸發(fā)器的Q輸入端分別連接到與門、或門，與門的輸出端連接穩(wěn) 態(tài)觸發(fā)器，或門的輸出端連接定時器的RST端，穩(wěn)態(tài)觸發(fā)器的輸出端連接主備切換繼電器 電路；當CPU產生復位信號，D觸發(fā)器D1檢測到脈沖后輸出端Q輸出高電平，同時Q輸出到 定時器的RST端，定時器開始計時；當CPU在定時器設定的時間內發(fā)出N次復位，N個D觸 發(fā)器輸出高電平通過與門后送出給穩(wěn)態(tài)觸發(fā)器，穩(wěn)態(tài)觸發(fā)器輸出正脈沖驅動主備切換繼電 器實現(xiàn)星載計算機主切備操作。
2. 根據(jù)權利要求1所述的星載計算機自刷新切機系統(tǒng)，其特征在于：所述處理器小 系統(tǒng)包括CPU、SRAM、看門狗電路、處理邏輯電路以及非易失閃存NorFlash ;程序存儲于 Norflash，運行在SRAM中；為防止單粒子翻轉損壞執(zhí)行程序引發(fā)故障，程序存儲N份在 Norflash中，每次復位將自動切換地址尋找下一份程序運行，N份程序采用環(huán)形存儲。
3. 根據(jù)權利要求2所述的星載計算機自刷新切機系統(tǒng)，其特征在于：所述N為大于等 于2的整數(shù)值。
4. 根據(jù)權利要求1所述的星載計算機自刷新切機系統(tǒng)，其特征在于：所述定時器設定 為大于等于32*N秒。
5. 根據(jù)權利要求1所述的星載計算機自刷新切機系統(tǒng)，其特征在于：所述穩(wěn)態(tài)觸發(fā)器 的型號是74LS123。
6. 根據(jù)權利要求1所述的星載計算機自刷新切機系統(tǒng)，其特征在于：穩(wěn)態(tài)觸發(fā)器輸出 160ms ± 10ms 正脈沖。
7. 根據(jù)權利要求1所述的星載計算機自刷新切機系統(tǒng)，其特征在于：所述主備切換繼 電器是磁保持繼電器。
【文檔編號】G06F11/16GK104216807SQ201410441551
【公開日】2014年12月17日 申請日期:2014年9月1日 優(yōu)先權日:2014年9月1日
【發(fā)明者】蒲衛(wèi)華 申請人:深圳航天東方紅海特衛(wèi)星有限公司