對(duì)fpga進(jìn)行升級(jí)的系統(tǒng)和方法
【專(zhuān)利摘要】本發(fā)明公開(kāi)了一種對(duì)FPGA進(jìn)行升級(jí)的系統(tǒng)，它包括電腦、SPI類(lèi)閃存和現(xiàn)場(chǎng)可編程門(mén)陣列，其特征在于：它還包括ARM處理器，所述電腦的通信端連接ARM處理器的信號(hào)輸入端，所述ARM處理器的SPI通信接口通過(guò)SPI總線連接SPI類(lèi)閃存的SPI通信接口，所述現(xiàn)場(chǎng)可編程門(mén)陣列的SPI通信接口接入上述SPI總線。本發(fā)明能同時(shí)對(duì)多個(gè)FPGA進(jìn)行不同程序的升級(jí)，提高了FPGA升級(jí)的整體效率，降低了FPGA升級(jí)的成本。
【專(zhuān)利說(shuō)明】對(duì)FPGA進(jìn)行升級(jí)的系統(tǒng)和方法

【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及FPGA (Field — Programmable Gate Array,現(xiàn)場(chǎng)可編程門(mén)陣列)【技術(shù)領(lǐng)域】，具體地指一種對(duì)FPGA進(jìn)行升級(jí)的系統(tǒng)和方法。

【背景技術(shù)】
[0002]現(xiàn)有的對(duì)FPGA進(jìn)行升級(jí)的系統(tǒng)如圖1所述，包括電腦、JTAG(Joint Test Act1nGroup,聯(lián)合測(cè)試行為組織，一種國(guó)際標(biāo)準(zhǔn)測(cè)試協(xié)議)燒錄器、SPI (Serial PeripheralInterface,串行外設(shè)接口)總線、SPI類(lèi)閃存和FPGA。該系統(tǒng)的工作形式是通過(guò)IDE (Integrated Development Environment、集成開(kāi)發(fā)環(huán)境)提供的硬件操作接口程序經(jīng)過(guò)JTAG燒錄器對(duì)SPI總線進(jìn)行寫(xiě)入，然后通知FPGA加載SPI閃存上的程序。這種形式存在如下問(wèn)題:
[0003]1、進(jìn)行升級(jí)操作的電腦必須安裝IDE和JTAG驅(qū)動(dòng)，才能對(duì)FPGA中的軟件進(jìn)行升級(jí)；因?yàn)橹挥蠭DE中才有對(duì)SPI閃存驅(qū)動(dòng)的接口以及SPI設(shè)備芯片的Pin腳操作接口，且必須使用JTAG燒錄器。
[0004]2、一個(gè)電腦只能運(yùn)行一個(gè)IDE，電腦與FPGA之間只能一對(duì)一通過(guò)JTAG升級(jí)，一個(gè)電腦不能同時(shí)升級(jí)多個(gè)FPGA，效率很低。
[0005]3、FPGA升級(jí)過(guò)程中耗時(shí)過(guò)長(zhǎng)(升級(jí)中由于IDE運(yùn)行耗費(fèi)資源導(dǎo)致時(shí)間花費(fèi)較長(zhǎng))，且電腦與SPI類(lèi)設(shè)備之間必須維持JTAG鏈接狀態(tài)(如果升級(jí)過(guò)程中拔掉JTAG燒錄器會(huì)導(dǎo)致燒錄器或者SPI芯片損壞)。


【發(fā)明內(nèi)容】

[0006]本發(fā)明的目的就是要提供一種對(duì)FPGA進(jìn)行升級(jí)的系統(tǒng)和方法，該系統(tǒng)和方法能同時(shí)對(duì)多個(gè)FPGA進(jìn)行不同程序的升級(jí)，提高了 FPGA升級(jí)的整體效率，降低了 FPGA升級(jí)的成本。
[0007]為實(shí)現(xiàn)此目的，本發(fā)明所設(shè)計(jì)的對(duì)FPGA進(jìn)行升級(jí)的系統(tǒng)，它包括電腦、SPI類(lèi)閃存和現(xiàn)場(chǎng)可編程門(mén)陣列，其特征在于:它還包括ARM處理器，所述電腦的通信端連接ARM處理器的信號(hào)輸入端，所述ARM處理器的SPI通信接口通過(guò)SPI總線連接SPI類(lèi)閃存的SPI通信接口，所述現(xiàn)場(chǎng)可編程門(mén)陣列的SPI通信接口接入上述SPI總線。
[0008]進(jìn)一步地，所述現(xiàn)場(chǎng)可編程門(mén)陣列有多個(gè)，每個(gè)現(xiàn)場(chǎng)可編程門(mén)陣列的SPI通信接口均連接上述SPI總線。
[0009]進(jìn)一步地，所述SPI類(lèi)閃存有多個(gè)，每個(gè)SPI類(lèi)閃存的SPI通信接口均連接上述SPI總線。
[0010]進(jìn)一步地，所述SPI類(lèi)閃存的個(gè)數(shù)與現(xiàn)場(chǎng)可編程門(mén)陣列的個(gè)數(shù)相等。
[0011]一種基于權(quán)利要求1所述系統(tǒng)對(duì)FPGA進(jìn)行升級(jí)的方法，其特征在于，它包括如下步驟:
[0012]步驟1:電腦向ARM處理器發(fā)送用戶數(shù)據(jù)報(bào)協(xié)議，使ARM處理器通過(guò)以太網(wǎng)絡(luò)掛載到電腦上；
[0013]步驟2:電腦向ARM處理器發(fā)送數(shù)據(jù)包，通知ARM處理器現(xiàn)場(chǎng)可編程門(mén)陣列要升級(jí)；
[0014]步驟3:ARM處理器通過(guò)以太網(wǎng)絡(luò)從電腦中拷貝出預(yù)先存儲(chǔ)在電腦內(nèi)部的現(xiàn)場(chǎng)可編程門(mén)陣列升級(jí)所需的固件二進(jìn)制程序；
[0015]步驟4 =ARM處理器通過(guò)應(yīng)用程序?qū)PI類(lèi)閃存上的總線擴(kuò)展器進(jìn)行操作，使SPI類(lèi)閃存處于可燒寫(xiě)模式；
[0016]步驟5 =ARM處理器對(duì)SPI類(lèi)閃存進(jìn)行格式化處理；
[0017]步驟6:ARM處理器通過(guò)系統(tǒng)調(diào)用向SPI類(lèi)閃存寫(xiě)入上述現(xiàn)場(chǎng)可編程門(mén)陣列升級(jí)所需的固件二進(jìn)制程序，當(dāng)現(xiàn)場(chǎng)可編程門(mén)陣列升級(jí)所需的固件二進(jìn)制程序被完全寫(xiě)入到SPI類(lèi)閃存內(nèi)后，ARM處理器控制SPI類(lèi)閃存關(guān)閉燒寫(xiě)模式并將SPI類(lèi)閃存切換至讀模式；
[0018]步驟7:所述現(xiàn)場(chǎng)可編程門(mén)陣列通過(guò)SPI總線讀取SPI類(lèi)閃存內(nèi)寫(xiě)入的現(xiàn)場(chǎng)可編程門(mén)陣列升級(jí)所需的固件二進(jìn)制程序，現(xiàn)場(chǎng)可編程門(mén)陣列運(yùn)行上述固件二進(jìn)制程序?qū)崿F(xiàn)升級(jí)。
[0019]本發(fā)明的有益效果:
[0020]I)本發(fā)明的電腦中不需要安裝IDE和JTAG驅(qū)動(dòng)，節(jié)約了系統(tǒng)資源；
[0021]2)本發(fā)明中采用ARM處理器替代JTAG燒錄器明顯降低了系統(tǒng)的成本，另外，電腦在將現(xiàn)場(chǎng)可編程門(mén)陣列升級(jí)所需的固件二進(jìn)制程序拷貝到ARM處理器內(nèi)的15秒后即可斷開(kāi)與ARM處理器的連接，這樣相比現(xiàn)有技術(shù)能提高系統(tǒng)的安全穩(wěn)定系數(shù)(現(xiàn)有技術(shù)中電腦與SPI類(lèi)設(shè)備之間必須維持JTAG鏈接狀態(tài)，如果升級(jí)過(guò)程中拔掉JTAG燒錄器會(huì)導(dǎo)致燒錄器或者SPI芯片損壞，而本發(fā)明不存在這個(gè)問(wèn)題，提高了系統(tǒng)的安全穩(wěn)定性)。
[0022]3)本發(fā)明中能同時(shí)在SPI總線上掛多個(gè)現(xiàn)場(chǎng)可編程門(mén)陣列，能實(shí)現(xiàn)多個(gè)現(xiàn)場(chǎng)可編程門(mén)陣列的同時(shí)升級(jí)，現(xiàn)有技術(shù)中一個(gè)電腦只能對(duì)應(yīng)升級(jí)一個(gè)現(xiàn)場(chǎng)可編程門(mén)陣列，對(duì)多個(gè)現(xiàn)場(chǎng)可編程門(mén)陣列需要采用多個(gè)獨(dú)立的系統(tǒng)，本發(fā)明與此相比顯著提高了對(duì)多個(gè)現(xiàn)場(chǎng)可編程門(mén)陣列進(jìn)行升級(jí)的效率。
[0023]4)本發(fā)明中能同時(shí)在SPI總線上掛多個(gè)一一對(duì)應(yīng)的現(xiàn)場(chǎng)可編程門(mén)陣列和SPI類(lèi)設(shè)備，能實(shí)現(xiàn)同時(shí)對(duì)各個(gè)現(xiàn)場(chǎng)可編程門(mén)陣列進(jìn)行不同種類(lèi)的程序升級(jí)，而現(xiàn)有系統(tǒng)則不具備這個(gè)功能。

【專(zhuān)利附圖】

【附圖說(shuō)明】
[0024]圖1為現(xiàn)有對(duì)FPGA進(jìn)行升級(jí)的系統(tǒng)的結(jié)構(gòu)框圖；
[0025]圖2為本發(fā)明的結(jié)構(gòu)框圖。
[0026]其中，1 一電腦、2 —SPI類(lèi)閃存、3—現(xiàn)場(chǎng)可編程門(mén)陣列、4一ARM處理器、5 —SPI總線。

【具體實(shí)施方式】
[0027]以下結(jié)合附圖和具體實(shí)施例對(duì)本發(fā)明作進(jìn)一步的詳細(xì)說(shuō)明:
[0028]如圖2所示對(duì)FPGA進(jìn)行升級(jí)的系統(tǒng)，它包括電腦1、SPI類(lèi)閃存2 (Micron鎂光系列存儲(chǔ)芯片)、現(xiàn)場(chǎng)可編程門(mén)陣列3 (A5系列)、ARM處理器4 (V4系列)，所述電腦I的通信端連接ARM處理器4的信號(hào)輸入端，所述ARM處理器4的SPI通信接口通過(guò)SPI總線5連接SPI類(lèi)閃存2 (型號(hào)為n25q256al3esf40f)的SPI通信接口，所述現(xiàn)場(chǎng)可編程門(mén)陣列3的SPI通信接口接入上述SPI總線5。
[0029]上述技術(shù)方案中，所述現(xiàn)場(chǎng)可編程門(mén)陣列3有多個(gè)，每個(gè)現(xiàn)場(chǎng)可編程門(mén)陣列3的SPI通信接口均連接上述SPI總線5。該結(jié)構(gòu)能實(shí)現(xiàn)對(duì)多個(gè)現(xiàn)場(chǎng)可編程門(mén)陣列3同時(shí)進(jìn)行同一種程序的升級(jí)。
[0030]上述技術(shù)方案中，所述SPI類(lèi)閃存2有多個(gè)，每個(gè)SPI類(lèi)閃存2的SPI通信接口均連接上述SPI總線5，所述SPI類(lèi)閃存2的個(gè)數(shù)與現(xiàn)場(chǎng)可編程門(mén)陣列3的個(gè)數(shù)相等。該結(jié)構(gòu)能實(shí)現(xiàn)同時(shí)對(duì)各個(gè)現(xiàn)場(chǎng)可編程門(mén)陣列進(jìn)行不同種類(lèi)的程序升級(jí)。
[0031]上述技術(shù)方案中，ARM處理器4上運(yùn)行經(jīng)裁剪的嵌入式Linux操作系統(tǒng)。
[0032]一種基于上述系統(tǒng)對(duì)FPGA進(jìn)行升級(jí)的方法，它包括如下步驟:
[0033]步驟1:電腦I向ARM處理器4發(fā)送用戶數(shù)據(jù)報(bào)協(xié)議，使ARM處理器4通過(guò)以太網(wǎng)絡(luò)掛載到電腦I上(即ARM處理器4共享電腦I上的文件夾)；
[0034]步驟2:電腦I向ARM處理器4發(fā)送數(shù)據(jù)包，通知ARM處理器4現(xiàn)場(chǎng)可編程門(mén)陣列3要升級(jí)；
[0035]步驟3:ARM處理器4通過(guò)以太網(wǎng)絡(luò)從電腦I中拷貝出預(yù)先存儲(chǔ)在電腦I內(nèi)部的現(xiàn)場(chǎng)可編程門(mén)陣列3升級(jí)所需的固件二進(jìn)制程序；ARM處理器4從電腦I中拷貝現(xiàn)場(chǎng)可編程門(mén)陣列3升級(jí)所需的固件二進(jìn)制程序完成后的15秒即可斷開(kāi)與ARM處理器4的連接(即電腦I與ARM處理器4之間連接中斷)，這樣電腦I與現(xiàn)場(chǎng)可編程門(mén)陣列3之間掉電也不會(huì)丟失程序，相比現(xiàn)有技術(shù)能提高系統(tǒng)的安全穩(wěn)定系數(shù)；
[0036]步驟4:ARM處理器4通過(guò)應(yīng)用程序?qū)PI類(lèi)閃存2上的總線擴(kuò)展器(gp1, GeneralPurpose Input Output,通用輸入/輸出或稱(chēng)總線擴(kuò)展器)進(jìn)行操作，使SPI類(lèi)閃存2處于可燒寫(xiě)模式；
[0037]步驟5 =ARM處理器4對(duì)SPI類(lèi)閃存2進(jìn)行格式化處理；
[0038]步驟6 =ARM處理器4通過(guò)系統(tǒng)調(diào)用向SPI類(lèi)閃存2寫(xiě)入上述現(xiàn)場(chǎng)可編程門(mén)陣列3升級(jí)所需的固件二進(jìn)制程序，當(dāng)現(xiàn)場(chǎng)可編程門(mén)陣列3升級(jí)所需的固件二進(jìn)制程序被完全寫(xiě)入到SPI類(lèi)閃存2內(nèi)后，ARM處理器4控制SPI類(lèi)閃存2關(guān)閉燒寫(xiě)模式并將SPI類(lèi)閃存2切換至讀模式；
[0039]步驟7:所述現(xiàn)場(chǎng)可編程門(mén)陣列3通過(guò)SPI總線5讀取SPI類(lèi)閃存2內(nèi)寫(xiě)入的現(xiàn)場(chǎng)可編程門(mén)陣列3升級(jí)所需的固件二進(jìn)制程序，現(xiàn)場(chǎng)可編程門(mén)陣列3運(yùn)行上述固件二進(jìn)制程序?qū)崿F(xiàn)升級(jí)(實(shí)現(xiàn)了可編程門(mén)陣列3燒錄程序后自啟動(dòng))。
[0040]上述技術(shù)方案的步驟5中，ARM處理器4通過(guò)系統(tǒng)調(diào)用，使用內(nèi)存技術(shù)設(shè)備庫(kù)(Memory Technology Device內(nèi)存技術(shù)設(shè)備)提供的方法對(duì)SPI類(lèi)閃存2進(jìn)行格式化處理。
[0041]上述技術(shù)方案的SPI類(lèi)閃存2和現(xiàn)場(chǎng)可編程門(mén)陣列3均有一一對(duì)應(yīng)的多個(gè)；這樣能實(shí)現(xiàn)同時(shí)對(duì)各個(gè)現(xiàn)場(chǎng)可編程門(mén)陣列進(jìn)行不同種類(lèi)的程序升級(jí)，具體的步驟區(qū)別如下:
[0042]所述步驟3:ARM處理器4通過(guò)以太網(wǎng)絡(luò)從電腦I中拷貝出預(yù)先存儲(chǔ)在電腦I內(nèi)部的所有現(xiàn)場(chǎng)可編程門(mén)陣列3升級(jí)所需的固件二進(jìn)制程序；
[0043]所述步驟4 =ARM處理器4通過(guò)應(yīng)用程序?qū)γ總€(gè)SPI類(lèi)閃存2上的總線擴(kuò)展器進(jìn)行操作，使所有的SPI類(lèi)閃存2處于可燒寫(xiě)模式；
[0044]所述步驟5:ARM處理器4對(duì)每個(gè)SPI類(lèi)閃存2分別進(jìn)行格式化處理；
[0045]所述步驟6 =ARM處理器4通過(guò)系統(tǒng)調(diào)用向各個(gè)SPI類(lèi)閃存2寫(xiě)入與該SPI類(lèi)閃存2對(duì)應(yīng)的現(xiàn)場(chǎng)可編程門(mén)陣列3升級(jí)所需的固件二進(jìn)制程序，當(dāng)所有的現(xiàn)場(chǎng)可編程門(mén)陣列3升級(jí)所需的固件二進(jìn)制程序被完全寫(xiě)入到對(duì)應(yīng)的SPI類(lèi)閃存2內(nèi)后，ARM處理器4控制每個(gè)SPI類(lèi)閃存2關(guān)閉燒寫(xiě)模式并將SPI類(lèi)閃存2切換至讀模式；
[0046]所述步驟7:所述每個(gè)現(xiàn)場(chǎng)可編程門(mén)陣列3通過(guò)SPI總線5讀取對(duì)應(yīng)的SPI類(lèi)閃存2內(nèi)寫(xiě)入的現(xiàn)場(chǎng)可編程門(mén)陣列3升級(jí)所需的固件二進(jìn)制程序，各個(gè)現(xiàn)場(chǎng)可編程門(mén)陣列3運(yùn)行各自獲取的對(duì)應(yīng)固件二進(jìn)制程序?qū)崿F(xiàn)升級(jí)。
[0047]本發(fā)明通過(guò)上述方案擺脫了 JTAG燒錄方式的FPGA升級(jí)，滿足工廠大批量生產(chǎn)的目的。
[0048]本說(shuō)明書(shū)未作詳細(xì)描述的內(nèi)容屬于本領(lǐng)域?qū)I(yè)技術(shù)人員公知的現(xiàn)有技術(shù)。
【權(quán)利要求】
1.一種對(duì)FPGA進(jìn)行升級(jí)的系統(tǒng)，它包括電腦(I)、SPI類(lèi)閃存(2)和現(xiàn)場(chǎng)可編程門(mén)陣列(3)，其特征在于:它還包括ARM處理器(4)，所述電腦(I)的通信端連接ARM處理器(4)的信號(hào)輸入端，所述ARM處理器(4)的SPI通信接口通過(guò)SPI總線(5)連接SPI類(lèi)閃存(2)的SPI通信接口，所述現(xiàn)場(chǎng)可編程門(mén)陣列(3)的SPI通信接口接入上述SPI總線(5)。
2.根據(jù)權(quán)利要求1所述的對(duì)FPGA進(jìn)行升級(jí)的系統(tǒng)，其特征在于:所述現(xiàn)場(chǎng)可編程門(mén)陣列(3)有多個(gè)，每個(gè)現(xiàn)場(chǎng)可編程門(mén)陣列(3)的SPI通信接口均連接上述SPI總線(5)。
3.根據(jù)權(quán)利要求2所述的對(duì)FPGA進(jìn)行升級(jí)的系統(tǒng)，其特征在于:所述SPI類(lèi)閃存(2)有多個(gè)，每個(gè)SPI類(lèi)閃存(2)的SPI通信接口均連接上述SPI總線(5)。
4.根據(jù)權(quán)利要求3所述的對(duì)FPGA進(jìn)行升級(jí)的系統(tǒng)，其特征在于:所述SPI類(lèi)閃存(2)的個(gè)數(shù)與現(xiàn)場(chǎng)可編程門(mén)陣列(3)的個(gè)數(shù)相等。
5.一種基于權(quán)利要求1所述系統(tǒng)對(duì)FPGA進(jìn)行升級(jí)的方法，其特征在于，它包括如下步驟: 步驟1:電腦⑴向ARM處理器(4)發(fā)送用戶數(shù)據(jù)報(bào)協(xié)議，使ARM處理器(4)通過(guò)以太網(wǎng)絡(luò)掛載到電腦⑴上； 步驟2:電腦⑴向ARM處理器(4)發(fā)送數(shù)據(jù)包，通知ARM處理器(4)現(xiàn)場(chǎng)可編程門(mén)陣列⑶要升級(jí)； 步驟3:ARM處理器(4)通過(guò)以太網(wǎng)絡(luò)從電腦(I)中拷貝出預(yù)先存儲(chǔ)在電腦(I)內(nèi)部的現(xiàn)場(chǎng)可編程門(mén)陣列(3)升級(jí)所需的固件二進(jìn)制程序； 步驟4:ARM處理器(4)通過(guò)應(yīng)用程序?qū)PI類(lèi)閃存(2)上的總線擴(kuò)展器進(jìn)行操作，使SPI類(lèi)閃存(2)處于可燒寫(xiě)模式； 步驟5 =ARM處理器(4)對(duì)SPI類(lèi)閃存⑵進(jìn)行格式化處理； 步驟6:ARM處理器(4)通過(guò)系統(tǒng)調(diào)用向SPI類(lèi)閃存(2)寫(xiě)入上述現(xiàn)場(chǎng)可編程門(mén)陣列(3)升級(jí)所需的固件二進(jìn)制程序，當(dāng)現(xiàn)場(chǎng)可編程門(mén)陣列(3)升級(jí)所需的固件二進(jìn)制程序被完全寫(xiě)入到SPI類(lèi)閃存⑵內(nèi)后，ARM處理器(4)控制SPI類(lèi)閃存⑵關(guān)閉燒寫(xiě)模式并將SPI類(lèi)閃存(2)切換至讀模式； 步驟7:所述現(xiàn)場(chǎng)可編程門(mén)陣列(3)通過(guò)SPI總線(5)讀取SPI類(lèi)閃存(2)內(nèi)寫(xiě)入的現(xiàn)場(chǎng)可編程門(mén)陣列(3)升級(jí)所需的固件二進(jìn)制程序，現(xiàn)場(chǎng)可編程門(mén)陣列(3)運(yùn)行上述固件二進(jìn)制程序?qū)崿F(xiàn)升級(jí)。
6.根據(jù)權(quán)利要求5所述的對(duì)FPGA進(jìn)行升級(jí)的方法，其特征在于:所述步驟5中，ARM處理器(4)通過(guò)系統(tǒng)調(diào)用，使用內(nèi)存技術(shù)設(shè)備庫(kù)提供的方法對(duì)SPI類(lèi)閃存(2)進(jìn)行格式化處理。
7.根據(jù)權(quán)利要求5所述的對(duì)FPGA進(jìn)行升級(jí)的方法，其特征在于:所述SPI類(lèi)閃存(2)和現(xiàn)場(chǎng)可編程門(mén)陣列(3)均有一一對(duì)應(yīng)的多個(gè)； 所述步驟3:ARM處理器(4)通過(guò)以太網(wǎng)絡(luò)從電腦⑴中拷貝出預(yù)先存儲(chǔ)在電腦(I)內(nèi)部的所有現(xiàn)場(chǎng)可編程門(mén)陣列(3)升級(jí)所需的固件二進(jìn)制程序； 所述步驟4:ARM處理器(4)通過(guò)應(yīng)用程序?qū)γ總€(gè)SPI類(lèi)閃存(2)上的總線擴(kuò)展器進(jìn)行操作，使所有的SPI類(lèi)閃存(2)處于可燒寫(xiě)模式； 所述步驟5 =ARM處理器(4)對(duì)每個(gè)SPI類(lèi)閃存(2)分別進(jìn)行格式化處理； 所述步驟6 =ARM處理器(4)通過(guò)系統(tǒng)調(diào)用向各個(gè)SPI類(lèi)閃存(2)寫(xiě)入與該SPI類(lèi)閃存(2)對(duì)應(yīng)的現(xiàn)場(chǎng)可編程門(mén)陣列(3)升級(jí)所需的固件二進(jìn)制程序，當(dāng)所有的現(xiàn)場(chǎng)可編程門(mén)陣列(3)升級(jí)所需的固件二進(jìn)制程序被完全寫(xiě)入到對(duì)應(yīng)的SPI類(lèi)閃存(2)內(nèi)后，ARM處理器(4)控制每個(gè)SPI類(lèi)閃存(2)關(guān)閉燒寫(xiě)模式并將SPI類(lèi)閃存(2)切換至讀模式； 所述步驟7:所述每個(gè)現(xiàn)場(chǎng)可編程門(mén)陣列(3)通過(guò)SPI總線(5)讀取對(duì)應(yīng)的SPI類(lèi)閃存(2)內(nèi)寫(xiě)入的現(xiàn)場(chǎng)可編程門(mén)陣列(3)升級(jí)所需的固件二進(jìn)制程序，各個(gè)現(xiàn)場(chǎng)可編程門(mén)陣列(3)運(yùn)行各自獲取的對(duì)應(yīng)固件二進(jìn)制程序?qū)崿F(xiàn)升級(jí)。
【文檔編號(hào)】G06F13/38GK104199707SQ201410462141
【公開(kāi)日】2014年12月10日 申請(qǐng)日期:2014年9月12日 優(yōu)先權(quán)日:2014年9月12日
【發(fā)明者】彭騫, 祝存濤, 陳凱, 沈亞非 申請(qǐng)人:武漢精測(cè)電子技術(shù)股份有限公司