能對單命令和批命令同時(shí)進(jìn)行處理的iic總線控制系統(tǒng)的制作方法
【專利摘要】本實(shí)用新型所設(shè)計(jì)的能對單命令和批命令同時(shí)進(jìn)行處理的IIC總線控制系統(tǒng)，上位機(jī)通過第一通信網(wǎng)口連接第一處理器的通信端，第一處理器連接第一存儲器，第一處理器還連接第一內(nèi)存，每個(gè)第一IIC從設(shè)備通過對應(yīng)的第一IIC總線連接第一處理器的IIC總線通信接口，第一運(yùn)算處理單元的數(shù)據(jù)傳輸端連接第一處理器的數(shù)據(jù)傳輸端，上位機(jī)通過第二通信網(wǎng)口連接第二處理器的通信端，第二處理器連接第二存儲器，第二處理器還連接第二內(nèi)存，每個(gè)第二IIC從設(shè)備通過對應(yīng)的第二IIC總線連接第二處理器的IIC總線通信接口，第二運(yùn)算處理單元的數(shù)據(jù)傳輸端連接第二處理器的數(shù)據(jù)傳輸端。本實(shí)用新型的功能更加完善，同時(shí)也能提高系統(tǒng)的運(yùn)行效率。
【專利說明】能對單命令和批命令同時(shí)進(jìn)行處理的I IC總線控制系統(tǒng)

【技術(shù)領(lǐng)域】
[0001]本實(shí)用新型涉及IICXInter-1ntegrated Circuit,集成電路總線)通信【技術(shù)領(lǐng)域】，具體地指一種能對單命令和批命令同時(shí)進(jìn)行處理的IIC總線控制系統(tǒng)。
技術(shù)背景
[0002]IIC總線是由Philips公司開發(fā)的一組簡單的雙向兩線串行總線，通過串行數(shù)據(jù)(SDA)線和串行時(shí)鐘(SCL)線在連接到IIC總線上的器件間傳遞信息?，F(xiàn)有IIC總線控制系統(tǒng)的架構(gòu)均為單獨(dú)面向IIC單命令處理，并能通過多次的IIC單命令處理達(dá)到批量IIC命令處理的目的，但是，上述系統(tǒng)不能對IIC單命令和IIC批命令進(jìn)行同時(shí)的處理，功能還不夠完善，系統(tǒng)的運(yùn)行效率較低。
實(shí)用新型內(nèi)容
[0003]本實(shí)用新型的目的就是要提供一種能對單命令和批命令同時(shí)進(jìn)行處理的IIC總線控制系統(tǒng)，該IIC總線控制系統(tǒng)功能更加完善，冋時(shí)也能提聞系統(tǒng)的運(yùn)彳丁效率。
[0004]為實(shí)現(xiàn)此目的，本實(shí)用新型所設(shè)計(jì)的能對單命令和批命令同時(shí)進(jìn)行處理的IIC總線控制系統(tǒng)，包括上位機(jī)、第一通信網(wǎng)口、第一處理器、第一存儲器、第一內(nèi)存、第一運(yùn)算處理單元、多個(gè)第一 IIC從設(shè)備，所述上位機(jī)的第一通信端通過第一通信網(wǎng)口連接第一處理器的通信端，第一處理器的第一存儲數(shù)據(jù)通信端連接第一存儲器，第一處理器的第二存儲數(shù)據(jù)通信端連接第一內(nèi)存，每個(gè)第一 IIC從設(shè)備通過對應(yīng)的第一 IIC總線連接第一處理器的IIC總線通信接口，第一運(yùn)算處理單元的數(shù)據(jù)傳輸端連接第一處理器的數(shù)據(jù)傳輸端，其特征在于:它還包括第二通信網(wǎng)口、第二處理器、第二存儲器、第二內(nèi)存、第二運(yùn)算處理單元、多個(gè)第二 IIC從設(shè)備，所述上位機(jī)的第二通信端通過第二通信網(wǎng)口連接第二處理器的通信端，第二處理器的第一存儲數(shù)據(jù)通信端連接第二存儲器，第二處理器的第二存儲數(shù)據(jù)通信端連接第二內(nèi)存，每個(gè)第二 Iic從設(shè)備通過對應(yīng)的第二 IIC總線連接第二處理器的IIC總線通信接口，第二運(yùn)算處理單元的數(shù)據(jù)傳輸端連接第二處理器的數(shù)據(jù)傳輸端。
[0005]所述第一存儲器和第二存儲器均為安全數(shù)碼卡(Secure Digital Memory Card,SD 卡)。
[0006]所述上位機(jī)為電腦。
[0007]所述每個(gè)第一 IIC從設(shè)備分別為帶液晶模組的時(shí)序控制器、觸摸屏和實(shí)時(shí)時(shí)鐘芯片中的一種。
[0008]所述每個(gè)第二 IIC從設(shè)備分別為帶液晶模組的時(shí)序控制器、觸摸屏和實(shí)時(shí)時(shí)鐘芯片中的一種。
[0009]本實(shí)用新型通過設(shè)置上述第二通信網(wǎng)口、第二處理器、第二存儲器、第二內(nèi)存和多個(gè)第二 IIC從設(shè)備，實(shí)現(xiàn)了同時(shí)對IIC單命令和IIC批命令的處理，另外，本實(shí)用新型還能根據(jù)需要分別對IIC單命令和IIC批命令進(jìn)行處理，進(jìn)一步完善了 IIC總線控制系統(tǒng)的功能，同時(shí)，也提高了 Iic總線控制系統(tǒng)的運(yùn)行效率。

【專利附圖】

【附圖說明】
[0010]圖1為本實(shí)用新型的結(jié)構(gòu)示意圖；
[0011]其中，I一上位機(jī)、2—第一通信網(wǎng)口、3—第一處理器、4一第一存儲器、5—第一內(nèi)存、6—第一 IIC從設(shè)備、7—第二通/[目網(wǎng)口、8—第二處理器、9一第二存儲器、10一第二內(nèi)存、11 一第二 IIC從設(shè)備、12—第二 IIC總線、13—第一運(yùn)算處理單兀、14一第二運(yùn)算處理單兀、15—第一 IIC總線。

【具體實(shí)施方式】
[0012]以下結(jié)合附圖和具體實(shí)施例對本實(shí)用新型作進(jìn)一步的詳細(xì)說明:
[0013]圖中I所示的能對單命令和批命令同時(shí)進(jìn)行處理的IIC總線控制系統(tǒng)，包括上位機(jī)1、第一通信網(wǎng)口 2、第一處理器3、第一存儲器4、第一內(nèi)存5、第一運(yùn)算處理單兀13、多個(gè)第一 IIC從設(shè)備6，所述上位機(jī)I的第一通信端通過第一通信網(wǎng)口 2連接第一處理器3的通信端，第一處理器3的第一存儲數(shù)據(jù)通信端連接第一存儲器4，第一處理器3的第二存儲數(shù)據(jù)通信端連接第一內(nèi)存5，每個(gè)第一 IIC從設(shè)備6通過對應(yīng)的第一 IIC總線15連接第一處理器3的IIC總線通信接口，第一運(yùn)算處理單元13的數(shù)據(jù)傳輸端連接第一處理器3的數(shù)據(jù)傳輸端，它還包括第二通信網(wǎng)口 7、第二處理器8、第二存儲器9、第二內(nèi)存10、第二運(yùn)算處理單元14、多個(gè)第二 IIC從設(shè)備11，所述上位機(jī)I的第二通信端通過第二通信網(wǎng)口 7連接第二處理器8的通信端，第二處理器8的第一存儲數(shù)據(jù)通信端連接第二存儲器9，第二處理器8的第二存儲數(shù)據(jù)通信端連接第二內(nèi)存10，每個(gè)第二 IIC從設(shè)備11通過對應(yīng)的第二 IIC總線12連接第二處理器8的IIC總線通信接口，第二運(yùn)算處理單元14的數(shù)據(jù)傳輸端連接第二處理器8的數(shù)據(jù)傳輸端。
[0014]上述技術(shù)方案中，所述第一存儲器4和第二存儲器9均為安全數(shù)碼卡。所述上位機(jī)I為電腦。所述每個(gè)第一 IIC從設(shè)備6分別為帶液晶模組的時(shí)序控制器、觸摸屏和實(shí)時(shí)時(shí)鐘芯片中的一種。所述每個(gè)第二 IIC從設(shè)備11分別為帶液晶模組的時(shí)序控制器、觸摸屏和實(shí)時(shí)時(shí)鐘芯片中的一種。
[0015]本實(shí)用新型使用時(shí)，IIC批處理程序固化在第二存儲器9中，系統(tǒng)上電啟動(dòng)后第二處理器8將批處理程序加載到第二內(nèi)存10并運(yùn)行，運(yùn)行程序的過程中會(huì)運(yùn)行通訊子程序并等待接受上位機(jī)I發(fā)送的數(shù)據(jù)包。上位機(jī)I通過第二通信網(wǎng)口 7向第二處理器8發(fā)送批處理文件，第二處理器8中的批命令接受批處理文件并調(diào)用文件校驗(yàn)處理子程序，文件校驗(yàn)處理子程序在判斷其合法有效后順序存入第二存儲器9中的鏈?zhǔn)酱鎯ψ映绦颉５诙幚砥?中控制子程序會(huì)順序從鏈?zhǔn)酱鎯ψ映绦蛉〕鲋噶睿⑴袛嘀噶顬榭刂浦噶钸€是算術(shù)邏輯運(yùn)算指令，如果為控制指令即直接向相應(yīng)的第二 IIC從設(shè)備11寫入數(shù)據(jù)，如果為算術(shù)邏輯運(yùn)算指令即發(fā)送到第二運(yùn)算處理單元14的運(yùn)算子程序進(jìn)行邏輯運(yùn)算處理，然后向第二處理器8返回計(jì)算結(jié)果，第二處理器8再向相應(yīng)的第二 IIC從設(shè)備11寫入數(shù)據(jù)。
[0016]在上述批命令處理的同時(shí)，IIC單處理程序固化在第一存儲器4中，系統(tǒng)上電啟動(dòng)后第一處理器3將單處理程序加載到第一內(nèi)存5并運(yùn)行，運(yùn)行程序的過程中會(huì)運(yùn)行通訊子程序并等待接受上位機(jī)I發(fā)送的數(shù)據(jù)包。上位機(jī)I通過第一通信網(wǎng)口 2向第一處理器3發(fā)送單命令處理文件，第一處理器3中的單命令接受單命令處理文件并調(diào)用文件校驗(yàn)處理子程序，文件校驗(yàn)處理子程序在判斷其合法有效后存入第一存儲器4。第一處理器3從第一存儲器4中取出，并判斷指令為控制指令還是算術(shù)邏輯運(yùn)算指令，如果為控制指令即直接向相應(yīng)的第一 IIC從設(shè)備6寫入數(shù)據(jù)，如果為算術(shù)邏輯運(yùn)算指令即發(fā)送到第一運(yùn)算處理單元13的運(yùn)算子程序進(jìn)行邏輯運(yùn)算處理，然后向第一處理器3返回計(jì)算結(jié)果，第一處理器3再向相應(yīng)的第一 IIC從設(shè)備6寫入數(shù)據(jù)。
[0017]上述控制指令包括命令(W)、讀命令(R)、連寫命令(C)、延時(shí)命令(DELAY)、控制命令(10)、多路命令(MULTI)和掃描命令(SCAN)。上述算術(shù)邏輯運(yùn)算指令包括賦值命令(MOV)、加命令(ADD)、減命令(SUB)、乘命令(MUL)、除命令(DIV)、與命令(AND)、或命令(0R),比較命令(CMP)和判斷命令(IF)。
[0018]說明書未作詳細(xì)描述的內(nèi)容屬于本領(lǐng)域?qū)I(yè)技術(shù)人員公知的現(xiàn)有技術(shù)。
【權(quán)利要求】
1.一種能對單命令和批命令同時(shí)進(jìn)行處理的Iic總線控制系統(tǒng)，包括上位機(jī)(I)、第一通信網(wǎng)口(2)、第一處理器(3)、第一存儲器(4)、第一內(nèi)存(5)、第一運(yùn)算處理單元(13)、多個(gè)第一 IIC從設(shè)備(6)，所述上位機(jī)(I)的第一通信端通過第一通信網(wǎng)口(2)連接第一處理器(3)的通信端，第一處理器(3)的第一存儲數(shù)據(jù)通信端連接第一存儲器(4)，第一處理器(3)的第二存儲數(shù)據(jù)通信端連接第一內(nèi)存(5)，每個(gè)第一 IIC從設(shè)備(6)通過對應(yīng)的第一 IIC總線(15)連接第一處理器(3)的IIC總線通信接口，第一運(yùn)算處理單元(13)的數(shù)據(jù)傳輸端連接第一處理器(3)的數(shù)據(jù)傳輸端，其特征在于:它還包括第二通信網(wǎng)口(7)、第二處理器(8)、第二存儲器(9)、第二內(nèi)存(10)、第二運(yùn)算處理單元(14)、多個(gè)第二 IIC從設(shè)備(11)，所述上位機(jī)(I)的第二通信端通過第二通信網(wǎng)口(7)連接第二處理器(8)的通信端，第二處理器(8)的第一存儲數(shù)據(jù)通信端連接第二存儲器(9)，第二處理器(8)的第二存儲數(shù)據(jù)通信端連接第二內(nèi)存(10)，每個(gè)第二 IIC從設(shè)備(11)通過對應(yīng)的第二 IIC總線(12)連接第二處理器(8)的IIC總線通信接口，第二運(yùn)算處理單元(14)的數(shù)據(jù)傳輸端連接第二處理器(8)的數(shù)據(jù)傳輸端。
2.根據(jù)權(quán)利要求1所述的能對單命令和批命令同時(shí)進(jìn)行處理的IIC總線控制系統(tǒng)，其特征在于:所述第一存儲器(4)和第二存儲器(9)均為安全數(shù)碼卡。
3.根據(jù)權(quán)利要求1所述的能對單命令和批命令同時(shí)進(jìn)行處理的IIC總線控制系統(tǒng)，其特征在于:所述上位機(jī)(I)為電腦。
4.根據(jù)權(quán)利要求1所述的能對單命令和批命令同時(shí)進(jìn)行處理的IIC總線控制系統(tǒng)，其特征在于:所述每個(gè)第一 IIC從設(shè)備(6)分別為帶液晶模組的時(shí)序控制器、觸摸屏和實(shí)時(shí)時(shí)鐘芯片中的一種。
5.根據(jù)權(quán)利要求1所述的能對單命令和批命令同時(shí)進(jìn)行處理的IIC總線控制系統(tǒng)，其特征在于:所述每個(gè)第二 IIC從設(shè)備(11)分別為帶液晶模組的時(shí)序控制器、觸摸屏和實(shí)時(shí)時(shí)鐘芯片中的一種。
【文檔編號】G06F13/38GK203838696SQ201420113943
【公開日】2014年9月17日 申請日期:2014年3月13日 優(yōu)先權(quán)日:2014年3月13日
【發(fā)明者】彭騫, 田方力, 沈亞非, 陳凱, 秦明 申請人:武漢精測電子技術(shù)股份有限公司