一種自供電微機(jī)保護(hù)裝置微處理器管理電路的制作方法
【專利摘要】一種自供電微機(jī)保護(hù)裝置微處理器管理電路，包括看門狗計(jì)時(shí)器和電源檢測(cè)復(fù)位電路，所述電源監(jiān)測(cè)復(fù)位電路和看門狗計(jì)時(shí)器的輸出端分別連接第一開關(guān)電路的兩個(gè)輸入端，所述第一開關(guān)電路的輸出端連接充放電延時(shí)電路，所述充放電延時(shí)電路的輸出連接比較器，所述比較器的輸出端通過第二開關(guān)電路與所述電源監(jiān)測(cè)復(fù)位電路的一個(gè)輸入端連接，所述比較器的輸出端還通過輸出電路與微處理器復(fù)位輸入端連接。該方案實(shí)現(xiàn)了微處理器對(duì)外部電源狀態(tài)的實(shí)施監(jiān)控和看門狗電路的同步，避免了微處理器無法預(yù)知看門狗狀態(tài)而造成的誤動(dòng)作，并基于此同步信號(hào)，實(shí)現(xiàn)主動(dòng)式的外圍電路管理，功耗降低功能。
【專利說明】—種自供電微機(jī)保護(hù)裝置微處理器管理電路
【技術(shù)領(lǐng)域】
[0001 ] 本實(shí)用新型涉及一種微處理器復(fù)位電路，具體地說是一種自供電微機(jī)保護(hù)裝置微處理器管理電路。
【背景技術(shù)】
[0002]電力系統(tǒng)微機(jī)保護(hù)裝置，采用嵌入式微處理器技術(shù)，對(duì)開關(guān)柜設(shè)備中線路電壓電流檢測(cè)和斷路器控制、故障判斷、實(shí)現(xiàn)故障動(dòng)作和告警等功能，是電力系統(tǒng)輸配電安全可靠運(yùn)行的重要設(shè)備；近幾年環(huán)網(wǎng)柜的大量使用，對(duì)微機(jī)保護(hù)裝置的需求不斷增加，推動(dòng)了自供電微機(jī)保護(hù)裝置的發(fā)展。所謂自供電微機(jī)保護(hù)裝置無需外部專用電源，而通過其接入的電流互感器其中一組具有一定供電功率的繞組來實(shí)現(xiàn)取電，自供電微機(jī)保護(hù)裝置通過取電互感器，在一次系統(tǒng)有負(fù)載電流的情況下，感應(yīng)出用于供電的電流，實(shí)現(xiàn)保護(hù)裝置的供電，維持微機(jī)保護(hù)裝置的運(yùn)行實(shí)現(xiàn)電力一次系統(tǒng)的保護(hù)和控制。
[0003]由于線路一次側(cè)電流隨負(fù)載波動(dòng)，其供電不穩(wěn)定，特別是線路檢修負(fù)載切除時(shí)，自供電微機(jī)保護(hù)裝置就無法獲取外部電源，而使微機(jī)保護(hù)裝置微處理器失電無法運(yùn)行；為了使得微處理器快速響應(yīng)外部故障實(shí)現(xiàn)實(shí)時(shí)監(jiān)測(cè)功能，必須使微處理器保持運(yùn)行，不能因外部供電間斷而使得微處理器頻繁啟動(dòng)。當(dāng)一次線路突然來電，因微處理器重新啟動(dòng)時(shí)間長，而無法及時(shí)監(jiān)測(cè)保護(hù)，錯(cuò)過保護(hù)動(dòng)作時(shí)機(jī)。
[0004]因此自供電微機(jī)保護(hù)裝置的微處理器必須采用電池備份供電運(yùn)行方式，微處理器在完成一次啟動(dòng)后，由電池備份運(yùn)行。當(dāng)外部電源有電時(shí)，保護(hù)裝置由外部電源供電，當(dāng)外部電源失電后，外圍電路失去供電。微處理器通過電池供電，保持運(yùn)行。當(dāng)一次系統(tǒng)重新來電時(shí)，微處理器無需重新啟動(dòng)而能快速投入監(jiān)測(cè)和保護(hù)狀態(tài)。
[0005]電力系統(tǒng)高可靠性要求使得微機(jī)保護(hù)裝置的微處理器需要采用外部的完全自主的看門狗電路實(shí)現(xiàn)微機(jī)保護(hù)裝置防死機(jī)的要求。如中國實(shí)用新型專利CN 101281414 B、名稱為《一種可控的看門狗復(fù)位系統(tǒng)》中公布了一種可控的看門狗復(fù)位系統(tǒng)，包括看門狗電路和微處理器，以及為看門狗電路和微處理器供電的系統(tǒng)電源，所述看門狗電路與微處理器之間連接一隔離電路，當(dāng)系統(tǒng)電源正常供電時(shí)，隔離電路將看門狗電路復(fù)位腳的復(fù)位信號(hào)傳遞至微處理器復(fù)位端，并將微處理器I/O腳的喂狗信號(hào)傳遞至看門狗電路喂狗腳；當(dāng)系統(tǒng)電源斷電時(shí)，所述隔離電路截止，切斷看門狗電路與微處理器之間的聯(lián)系。其效果為降低了系統(tǒng)功耗，提高了電池的使用壽命，同時(shí)杜絕了看門狗電路誤工作引發(fā)的系統(tǒng)復(fù)位問題，大大地提高了系統(tǒng)的可靠性。
[0006]但是該專利中使用NPN晶體管Q2實(shí)現(xiàn)的復(fù)位輸出，只實(shí)現(xiàn)了外部電源Vcc有電時(shí)復(fù)位投入，Vcc無電時(shí)復(fù)位隔離退出功能，但并未解決外部電源Vcc在上電過程和失電過程中復(fù)位誤動(dòng)作的問題。并且其采用的ADM705在Vcc完成啟動(dòng)后，仍輸出200mS復(fù)位延時(shí)而產(chǎn)生的復(fù)位誤動(dòng)作問題。
實(shí)用新型內(nèi)容[0007]為此，本實(shí)用新型解決現(xiàn)有技術(shù)中只實(shí)現(xiàn)了外部電源Vcc有電時(shí)復(fù)位投入，Vcc無電時(shí)復(fù)位隔離退出功能，但并未解決外部電源Vcc在上電過程和失電過程中復(fù)位誤動(dòng)作的問題，從而提供一種在上電和失電過程中也不會(huì)出現(xiàn)誤動(dòng)作，真正實(shí)現(xiàn)了看門狗復(fù)位的可靠應(yīng)用的微處理器管理電路。
[0008]為解決上述技術(shù)問題，本實(shí)用新型采用以下技術(shù)方案:
[0009]一種自供電微機(jī)保護(hù)裝置的微處理器管理電路，包括
[0010]看門狗計(jì)時(shí)器，與微處理器看門狗清除輸出端連接，微處理器發(fā)出的清除信號(hào)觸發(fā)看門狗計(jì)時(shí)器清零，當(dāng)所述看門狗計(jì)時(shí)器超時(shí)，其輸出復(fù)位信號(hào)；
[0011]電源監(jiān)測(cè)復(fù)位電路，其外接外部電源，其輸出端分別與所述看門狗計(jì)時(shí)器和微處理器電源檢測(cè)輸入端連接，當(dāng)外部電源達(dá)到閾值時(shí)，輸出電源有效信號(hào)，當(dāng)外部電源低于閾值時(shí)，輸出電源無效信號(hào)；
[0012]所述電源監(jiān)測(cè)復(fù)位電路和看門狗計(jì)時(shí)器的輸出端分別連接第一開關(guān)電路的兩個(gè)輸入端，所述第一開關(guān)電路的輸出端連接充放電延時(shí)電路，所述充放電延時(shí)電路的輸出連接比較器，所述比較器的輸出端通過第二開關(guān)電路與所述電源監(jiān)測(cè)復(fù)位電路的一個(gè)輸入端連接，所述比較器的輸出端還通過輸出電路與微處理器復(fù)位輸入端連接。
[0013]優(yōu)選地，所述第一開關(guān)電路包括晶體管Ql和電阻R2，所述晶體管Ql的門極通過電阻R2與所述看門狗計(jì)時(shí)器的輸出端連接，所述晶體管Ql的源極與所述電源監(jiān)測(cè)復(fù)位電路的輸出端連接，所述晶體管Ql的漏極與所述充放電延時(shí)電路的輸入端連接。
[0014]優(yōu)選地，所述充放電延時(shí)電路包括并聯(lián)的電阻Rl和電容Cl，其一個(gè)并聯(lián)點(diǎn)接地，另一個(gè)并聯(lián)點(diǎn)連接在所述晶體管Ql的漏極和所述比較器的輸入端。
[0015]優(yōu)選地，所述第二開關(guān)電路包括電阻R6和晶體管Q3，所述比較器的輸出端通過電阻R6連接到晶體管Q3的門極，所述晶體管Q3的源極接地，其漏極與所述電源監(jiān)測(cè)復(fù)位電路的輸入端連接。
[0016]優(yōu)選地，所述輸出電路包括電阻R3、R4和晶體管Q2，電阻R3的一端與所述比較器的輸出端連接，所述電阻R3的另一端與晶體管Q2的門極連接，所述晶體管Q2的源極通過電阻R4與其門級(jí)連接，所述晶體管Q2的源極還接地，所述晶體管Q2的漏極與微處理器復(fù)位輸入端連接。
[0017]優(yōu)選地，所述電源監(jiān)測(cè)復(fù)位電路與所述微處理器電源檢測(cè)輸入端的連接端還通過電阻R5接地。
[0018]優(yōu)選地，所述看門狗計(jì)時(shí)器、所述電源監(jiān)測(cè)復(fù)位電路和所述比較器集成設(shè)置為集成電路。
[0019]優(yōu)選地，所述外部電源通過二極管與電源監(jiān)測(cè)復(fù)位電路的輸入端連接。
[0020]本實(shí)用新型的上述技術(shù)方案相比現(xiàn)有技術(shù)具有以下優(yōu)點(diǎn):
[0021 ] (I)本實(shí)用新型所述的自供電微機(jī)保護(hù)裝置微處理器管理電路，包括看門狗計(jì)時(shí)器和電源檢測(cè)復(fù)位電路，所述電源監(jiān)測(cè)復(fù)位電路和看門狗計(jì)時(shí)器的輸出端分別連接第一開關(guān)電路的兩個(gè)輸入端，所述第一開關(guān)電路的輸出端連接充放電延時(shí)電路，所述充放電延時(shí)電路的輸出連接比較器，所述比較器的輸出端通過第二開關(guān)電路與所述電源監(jiān)測(cè)復(fù)位電路的一個(gè)輸入端連接，所述比較器的輸出端還通過輸出電路與微處理器復(fù)位輸入端連接。實(shí)現(xiàn)了外部電源高于閾值即有電時(shí)，看門狗計(jì)時(shí)器的復(fù)位信號(hào)從邏輯使能電路發(fā)送到微處理器，實(shí)現(xiàn)復(fù)位，當(dāng)外部電源沒電時(shí)，即外部電源低于閾值，所述電源監(jiān)測(cè)復(fù)位電路輸出電源無效信號(hào)，不能滿足所述邏輯使能電路的邏輯輸出條件，因此所述看門狗電路的復(fù)位信號(hào)被屏蔽，避免外部電源上電和失電過程產(chǎn)生的復(fù)位誤動(dòng)作，及使用通用看門狗電路在電源上電后由于一段延時(shí)復(fù)位造成的復(fù)位誤動(dòng)作問題，同時(shí)，所述電源監(jiān)測(cè)復(fù)位電路與微處理器連接，提供了與看門狗電路同步的外部電源有效信號(hào)，實(shí)現(xiàn)了微處理器對(duì)外部電源狀態(tài)的實(shí)施監(jiān)控和看門狗電路的同步，避免了微處理器無法預(yù)知看門狗狀態(tài)而造成的誤動(dòng)作，并基于此同步信號(hào)，實(shí)現(xiàn)主動(dòng)式的外圍電路管理，功耗降低功能。
[0022](2)本實(shí)用新型所述的自供電微機(jī)保護(hù)裝置微處理器管理電路，所述看門狗計(jì)時(shí)器、所述電源監(jiān)測(cè)復(fù)位電路和所述比較器集成設(shè)置為集成電路，通過采用通用的集成電路，可以使本實(shí)用新型電路更微型化，節(jié)省空間，便于與其他電路集成設(shè)置。
【專利附圖】

【附圖說明】
[0023]為了使本實(shí)用新型的內(nèi)容更容易被清楚的理解，下面根據(jù)本實(shí)用新型的具體實(shí)施例并結(jié)合附圖，對(duì)本實(shí)用新型作進(jìn)一步詳細(xì)的說明，其中
[0024]圖1是本實(shí)用新型一個(gè)實(shí)施例的一種結(jié)構(gòu)框圖；
[0025]圖2是本實(shí)用新型一個(gè)實(shí)施例的一種電路結(jié)構(gòu)框圖。
【具體實(shí)施方式】
[0026]下面提供本實(shí)用新型所述的自供電微機(jī)保護(hù)裝置微處理器管理電路的【具體實(shí)施方式】。
[0027]實(shí)施例1
[0028]本實(shí)用新型所述的自供電微機(jī)保護(hù)裝置微處理器管理電路，如圖1所示，包括看門狗計(jì)時(shí)器，所述看門狗計(jì)時(shí)器采用通用的看門狗計(jì)時(shí)器即可，與微處理器看門狗清除輸出端連接，微處理器發(fā)出的清除信號(hào)的上升沿和下降沿觸發(fā)看門狗計(jì)時(shí)器清零，當(dāng)所述看門狗計(jì)時(shí)器超時(shí)，其輸出復(fù)位信號(hào)，在本實(shí)施例中，所述復(fù)位信號(hào)為低電平信號(hào)，在看門狗計(jì)時(shí)器被清除后恢復(fù)高電平；電源監(jiān)測(cè)復(fù)位電路，其外接外部電源，其輸出端分別與所述看門狗計(jì)時(shí)器和微處理器的IO接口連接，當(dāng)外部電源達(dá)到預(yù)先設(shè)定的閾值時(shí)，其輸出電源有效信號(hào)，在本實(shí)施例中，電源有效信號(hào)為高電平，當(dāng)外部電源低于閾值時(shí)，輸出電源無效信號(hào)，所述電源無效信號(hào)為低電平。所述電源監(jiān)測(cè)復(fù)位電路和看門狗計(jì)時(shí)器的輸出端分別連接第一開關(guān)電路的兩個(gè)輸入端，所述第一開關(guān)電路的輸出端連接充放電延時(shí)電路，所述充放電延時(shí)電路的輸出連接比較器，所述比較器的輸出端通過第二開關(guān)電路與所述電源監(jiān)測(cè)復(fù)位電路的一個(gè)輸入端連接，所述比較器的輸出端還通過輸出電路與微處理器復(fù)位輸入端連接。
[0029]本實(shí)用新型實(shí)現(xiàn)了外部電源高于閾值即有電時(shí)，看門狗計(jì)時(shí)器的復(fù)位信號(hào)從邏輯使能電路發(fā)送到微處理器，實(shí)現(xiàn)復(fù)位，當(dāng)外部電源沒電時(shí)，即外部電源低于閾值，所述電源監(jiān)測(cè)復(fù)位電路輸出電源無效信號(hào)，不能滿足所述邏輯使能電路的邏輯輸出條件，因此所述看門狗電路的復(fù)位信號(hào)被屏蔽，避免外部電源上電和失電過程產(chǎn)生的復(fù)位誤動(dòng)作，及使用通用看門狗電路在電源上電后由于一段延時(shí)復(fù)位造成的復(fù)位誤動(dòng)作問題，同時(shí)，所述電源監(jiān)測(cè)復(fù)位電路與微處理器連接，提供了與看門狗電路同步的外部電源有效信號(hào)，實(shí)現(xiàn)了微處理器對(duì)外部電源狀態(tài)的實(shí)施監(jiān)控和看門狗電路的同步，避免了微處理器無法預(yù)知看門狗狀態(tài)而造成的誤動(dòng)作，并基于此同步信號(hào)，實(shí)現(xiàn)主動(dòng)式的外圍電路管理，功耗降低功能。
[0030]實(shí)施例2
[0031]在實(shí)施例1所述的自供電微機(jī)保護(hù)裝置微處理器管理電路的基礎(chǔ)上，如圖2所示，在實(shí)施例中，所述看門狗計(jì)時(shí)器、所述電源監(jiān)測(cè)復(fù)位電路和所述比較器集成設(shè)置為集成電路，典型的有MAX706(3.3V系統(tǒng)用)或MAX705 (5V系統(tǒng)用)，本實(shí)施例中采用MAX706芯片，包含在芯片中的電路的輸入輸出端采用MAX706芯片的引腳，所述MAX706芯片的WDI端為所述看門狗計(jì)時(shí)器的輸入端，其與微處理器的通用IO引腳連接，所述IO引腳輸出脈沖式的看門狗喂狗信號(hào)，利用該信號(hào)的上升沿和下降沿實(shí)現(xiàn)看門狗計(jì)時(shí)器的清零，所述MAX706芯片的WDO端為所述看門狗計(jì)時(shí)器的輸出端，所述看門狗計(jì)時(shí)器啟動(dòng)后WDO端輸出高電平，并在計(jì)時(shí)過程中，保持高電平，當(dāng)所述看門狗計(jì)時(shí)器超時(shí)，WDO端輸出低電平，并保持低電平，直到被清除，所述看門狗計(jì)時(shí)器被清除后，WDO端恢復(fù)保持高電平。外部電源EVcc通過二極管D3與所述MAX706芯片的電源輸入引腳Vcc連接，給芯片供電，另外部電源EVcc還給微處理器供電，使得MAX706芯片與微處理器具有相同電壓。
[0032]MAX706芯片的RESET端作為電源監(jiān)測(cè)復(fù)位電路輸出端，其電平狀態(tài)表明外部電源是否有效。RESET端輸出高電平表明外部電源達(dá)到閾值(如MAX706S為2.93V)且穩(wěn)定可靠(RESET端是經(jīng)過了 200ms的延時(shí)確認(rèn)后才輸出高電平)，RESET端在電源低壓閾值后，立即輸出低電平。用MAX706的RESET端輸出作為外部電源狀態(tài)指示，實(shí)時(shí)可靠。接入微處理器便于程序及時(shí)響應(yīng)。MAX706的RESET端還連接電阻R5的一端，所述電阻R5的另一端接地，所述RESET端通過電阻R5實(shí)現(xiàn)下拉，電阻R5取值IOk歐姆到IOOk歐姆之間，以保證電路在失電停止工作情況下，該引腳保持低電平，避免微處理器誤判，所述MAX706芯片的GND端接地。
[0033]本實(shí)施例中所述第一開關(guān)電路包括晶體管Ql和電阻R2，所述晶體管Ql的門極通過電阻R2與所述看門狗計(jì)時(shí)器的輸出端WDO連接，所述晶體管Ql的源極與所述電源監(jiān)測(cè)復(fù)位電路的輸出端RESET連接，所述晶體管Ql的漏極與所述充放電延時(shí)電路的輸入端連接。所述充放電延時(shí)電路包括并聯(lián)的電阻Rl和電容Cl，其一個(gè)并聯(lián)點(diǎn)接地，另一個(gè)并聯(lián)點(diǎn)連接在所述晶體管Ql的漏極和所述比較器的輸入端。上述電阻Rl和電容Cl構(gòu)成的充放電延時(shí)電路，用于將產(chǎn)生到微處理器的復(fù)位信號(hào)保持一段時(shí)間(該時(shí)間長短有電阻R和電容C確定的，時(shí)間常數(shù)t=R*C)。
[0034]所述比較器的輸出端通過第二開關(guān)電路與電源監(jiān)測(cè)復(fù)位電路的輸入端連接，此處的第二開關(guān)電路包括電阻R6和晶體管Q3，所述比較器的輸出端通過電阻R6連接到晶體管Q3的門極，所述晶體管Q3的源極接地，其漏極與所述電源監(jiān)測(cè)復(fù)位電路的輸入端MR連接。所述比較器的輸出端還通過輸出電路接入微處理器的復(fù)位輸入端，所述輸出電路包括電阻R3、R4和晶體管Q2，電阻R3的一端與所述比較器的輸出端連接，所述電阻R3的另一端與晶體管Q2的門極連接，所述晶體管Q2的源極通過電阻R4與其門級(jí)連接，所述晶體管Q2的源極還接地，所述晶體管Q2的漏極與微處理器復(fù)位輸入端連接。所述電源監(jiān)測(cè)復(fù)位電路與所述微處理器電源檢測(cè)輸入端的連接端還通過電阻R5接地。
[0035]如圖2所示，其中晶體管Ql、Q2、Q3為金氧半場(chǎng)效晶體管(Metal-Oxide-Semiconductor Field-Effect Transistor, M0SFET)。[0036]本實(shí)施例中的自供電微機(jī)保護(hù)裝置微處理器管理電路工作流程如下所示:
[0037](I)初始工作狀態(tài):
[0038]在外部電源正常供電，即達(dá)到電源監(jiān)測(cè)的門限電壓(如MAX705是4.9V，MAX706是
3.0V)，該監(jiān)測(cè)復(fù)位電路輸出高電平，看門狗計(jì)時(shí)器從O開始工作，看門狗計(jì)時(shí)器在計(jì)時(shí)沒有超時(shí)時(shí)，其輸出WDO保持高電平，此時(shí)開關(guān)電路(優(yōu)選P溝道的MOSFET晶體管)關(guān)閉，開關(guān)的輸出端接電容Cl和電阻Rl并聯(lián)的充放電延時(shí)電路，由于開關(guān)電路關(guān)閉，電容Cl通過電阻Rl對(duì)地放電，并保持為0，因此比較器輸出為低電平。比較器的低電平輸出驅(qū)動(dòng)N溝道的MOSFET晶體管Q3，使得晶體管關(guān)斷，漏極輸出接電源監(jiān)測(cè)復(fù)位電路的輸入引腳MR，由于漏極輸出關(guān)斷，因此MR引腳為高電平，不會(huì)對(duì)復(fù)位電路產(chǎn)生任何作用?？傊鲜龀跏紶顟B(tài)下，電源監(jiān)控電路在外部正常供電下輸出高電平，看門狗正常計(jì)時(shí)輸出高電平，由這二者控制的開關(guān)電路保持關(guān)斷、Rl和Cl的電阻電容充放電延時(shí)電路將開關(guān)輸出保持為O零點(diǎn)壓，使得比較器的輸出為低電平，通過Q3作用到MR，為高電平，不會(huì)對(duì)監(jiān)測(cè)復(fù)位電路產(chǎn)生影響。因此在初始狀態(tài)下，該電路保持穩(wěn)定，不產(chǎn)生任何復(fù)位信號(hào)。
[0039]因此上述電路保持穩(wěn)定，只要微處理器定時(shí)清除看門狗計(jì)時(shí)器，不使其超時(shí)，則不會(huì)激發(fā)任何復(fù)位信號(hào)，電路始終保持穩(wěn)定、。
[0040](2)看門狗超時(shí):當(dāng)微處理器出現(xiàn)異常，不能及時(shí)運(yùn)行清除看門狗程序，致使看門狗計(jì)時(shí)器計(jì)時(shí)超時(shí)。此時(shí)，看門狗計(jì)時(shí)器的輸出端WDO輸出低電平，所述的采用MOSFET的開關(guān)電路的門極被拉低，開關(guān)被打開，使得電源監(jiān)控復(fù)位電路的輸出與電容Cl導(dǎo)通，直接對(duì)Cl進(jìn)行快速充電。當(dāng)Cl上的電壓超過電壓比較器的電壓閾值(典型為1.25V)時(shí)，比較器的輸出高電平，并驅(qū)動(dòng)Q3，使得Q3的漏極與源極導(dǎo)通到地，因此與之連接的電源監(jiān)測(cè)復(fù)位電路的輸入MR引腳被拉低，復(fù)位電路被MR輸入觸發(fā),輸出復(fù)位低電平信號(hào)。在MR引腳被來低的同時(shí)，比較器的輸出PFO驅(qū)動(dòng)MOSFET Q2，在Q2的漏極產(chǎn)生能致微處理器復(fù)位的低電平，使得微處理器被復(fù)位。由于MR被Q3拉到低電平觸發(fā)電源監(jiān)測(cè)復(fù)位電路輸出低電平，同時(shí)觸發(fā)看門狗計(jì)時(shí)器被清零，輸出WDO被置位為高電平，那么由電源監(jiān)測(cè)復(fù)位和看門狗輸出同時(shí)控制的開關(guān)電路被關(guān)閉。此時(shí)，電容Cl開始通過電阻Rl開始放電。電容Cl上的初始電壓是電源監(jiān)測(cè)復(fù)位輸出RESET的高電平電壓，(3.3V供電的高電平為3.3V，5V供電的高電平則為5V)。電容Cl隨著放電，由高電平電壓開始降低，其降低的速度由Rl和Cl構(gòu)成的時(shí)間常數(shù)確定的，控制這個(gè)時(shí)間常數(shù)，可以調(diào)節(jié)放電時(shí)間。當(dāng)Cl上的電壓降到比較器的閾值電壓(1.25V典型)時(shí)，比較器的輸出變?yōu)榈碗娖?，比較器的低電平輸出，將同時(shí)關(guān)閉Q2和Q3晶體管，使得電源監(jiān)測(cè)復(fù)位輸入MR恢復(fù)高電平，其復(fù)位電路輸出相應(yīng)恢復(fù)高電平，同時(shí)Q2輸出到未處理復(fù)位的也恢復(fù)高電平，停止對(duì)微處理器復(fù)位。此時(shí)微處理器恢復(fù)工作，上述電路又恢復(fù)(I)中描述的初始工作狀態(tài)，此(2)中描述了一次完整的微處理器由于未及時(shí)清除看門狗發(fā)生超時(shí)造成的復(fù)位過程。
[0041]顯然，上述實(shí)施例僅僅是為清楚地說明所作的舉例，而并非對(duì)實(shí)施方式的限定。對(duì)于所屬領(lǐng)域的普通技術(shù)人員來說，在上述說明的基礎(chǔ)上還可以做出其它不同形式的變化或變動(dòng)。這里無需也無法對(duì)所有的實(shí)施方式予以窮舉。而由此所引伸出的顯而易見的變化或變動(dòng)仍處于本實(shí)用新型創(chuàng)造的保護(hù)范圍之中。
【權(quán)利要求】
1.一種自供電微機(jī)保護(hù)裝置的微處理器管理電路，其特征在于，包括 看門狗計(jì)時(shí)器，與微處理器看門狗清除輸出端連接，微處理器發(fā)出的清除信號(hào)觸發(fā)看門狗計(jì)時(shí)器清零，當(dāng)所述看門狗計(jì)時(shí)器超時(shí)，其輸出復(fù)位信號(hào)； 電源監(jiān)測(cè)復(fù)位電路，其外接外部電源，其輸出端分別與所述看門狗計(jì)時(shí)器和微處理器電源檢測(cè)輸入端連接，當(dāng)外部電源達(dá)到閾值時(shí)，輸出電源有效信號(hào)，當(dāng)外部電源低于閾值時(shí)，輸出電源無效信號(hào)； 所述電源監(jiān)測(cè)復(fù)位電路和看門狗計(jì)時(shí)器的輸出端分別連接第一開關(guān)電路的兩個(gè)輸入端，所述第一開關(guān)電路的輸出端連接充放電延時(shí)電路，所述充放電延時(shí)電路的輸出連接比較器，所述比較器的輸出端通過第二開關(guān)電路與所述電源監(jiān)測(cè)復(fù)位電路的一個(gè)輸入端連接，所述比較器的輸出端還通過輸出電路與微處理器復(fù)位輸入端連接。
2.根據(jù)權(quán)利要求1所述的微處理器管理電路，其特征在于，所述第一開關(guān)電路包括晶體管Ql和電阻R2，所述晶體管Ql的門極通過電阻R2與所述看門狗計(jì)時(shí)器的輸出端連接，所述晶體管Ql的源極與所述電源監(jiān)測(cè)復(fù)位電路的輸出端連接，所述晶體管Ql的漏極與所述充放電延時(shí)電路的輸入端連接。
3.根據(jù)權(quán)利要求2所述的微處理器管理電路，其特征在于，所述充放電延時(shí)電路包括并聯(lián)的電阻Rl和電容Cl，其一個(gè)并聯(lián)點(diǎn)接地，另一個(gè)并聯(lián)點(diǎn)連接在所述晶體管Ql的漏極和所述比較器的輸入端。
4.根據(jù)權(quán)利要求3所述的微處理器管理電路，其特征在于，所述第二開關(guān)電路包括電阻R6和晶體管Q3，所述比較器的輸出端通過電阻R6連接到晶體管Q3的門極，所述晶體管Q3的源極接地，其漏極與所述電源監(jiān)測(cè)復(fù)位電路的輸入端連接。
5.根據(jù)權(quán)利要求4所述的微處理器管理電路，其特征在于，所述輸出電路包括電阻R3、R4和晶體管Q2，電阻R3的一端與所述比較器的輸出端連接，所述電阻R3的另一端與晶體管Q2的門極連接，所述晶體管Q2的源極通過電阻R4與其門級(jí)連接，所述晶體管Q2的源極還接地，所述晶體管Q2的漏極與微處理器復(fù)位輸入端連接。
6.根據(jù)權(quán)利要求5所述的微處理器管理電路，其特征在于，所述電源監(jiān)測(cè)復(fù)位電路與所述微處理器電源檢測(cè)輸入端的連接端還通過電阻R5接地。
7.根據(jù)權(quán)利要求1-6任一項(xiàng)所述的微處理器管理電路，其特征在于，所述看門狗計(jì)時(shí)器、所述電源監(jiān)測(cè)復(fù)位電路和所述比較器集成設(shè)置為集成電路。
8.根據(jù)權(quán)利要求1-6任一項(xiàng)所述的微處理器管理電路，其特征在于，所述外部電源通過二極管與電源監(jiān)測(cè)復(fù)位電路的輸入端連接。
【文檔編號(hào)】G06F1/28GK203812186SQ201420257890
【公開日】2014年9月3日 申請(qǐng)日期:2014年5月20日 優(yōu)先權(quán)日:2014年5月20日
【發(fā)明者】黃覺寒, 王永良, 楊挺 申請(qǐng)人:浙江知祺電力自動(dòng)化有限公司