外圍接口擴(kuò)展裝置制造方法
【專利摘要】本實(shí)用新型涉及一種外圍接口擴(kuò)展裝置，所述PS2外圍接口擴(kuò)展裝置包括：增強(qiáng)RISC性能優(yōu)化處理器PowerPC、現(xiàn)場可編程門陣列FPGA和輸入輸出I/O控制芯片；所述PowerPC通過本地總線控制器LBC與FPGA相連接，所述FPGA通過低引腳數(shù)LPC總線與所述擴(kuò)展芯片相連接，通過所述擴(kuò)展芯片擴(kuò)展外圍接口。本實(shí)用新型外圍接口擴(kuò)展裝置在通過PowerPC處理器的本地總線LBC連接FPGA再通過LPC總線連接擴(kuò)展芯片，從而方便的擴(kuò)展出多路外圍接口。
【專利說明】外圍接口擴(kuò)展裝置

【技術(shù)領(lǐng)域】
[0001 ] 本實(shí)用新型涉及一種外圍接口擴(kuò)展裝置，尤其涉及一種從PowerPC擴(kuò)展接口的裝置。

【背景技術(shù)】
[0002]PowerPC 的全稱是Performance Optimizat1n With Enhanced RISC PerformanceComputing，也簡稱PPC，是一種精簡指令集(RISC)架構(gòu)的中央處理器。
[0003]PowerPC作為精簡指令集的嵌入式處理器通常用在通訊控制領(lǐng)域，其顯示性能往往比較弱，相應(yīng)的硬軟件支持也都比較弱。但是某些特殊場景下需要使用PowerPC處理器，并且要通過其PC1-E接口擴(kuò)展嵌入式顯卡做圖形顯示介面，相應(yīng)的也需要擴(kuò)展鼠標(biāo)鍵盤的功能。用于擴(kuò)展鼠標(biāo)鍵盤的接口有通用串行總線(Universal Serial Bus，USB)和PS2 (Personal System2，個(gè)人系統(tǒng)2)兩種接口，PS/2接口相比USB接口有傳輸距離長的優(yōu)點(diǎn)，這符合我們使用的場景，故需要從PowerPC處理器擴(kuò)展PS2接口。
[0004]現(xiàn)有的從PowerPC處理器擴(kuò)展PS/2接口的方式穩(wěn)定性差，或者，不能支持組合鍵使用方式。而且有些處理器無法直接擴(kuò)展出PS2接口。
實(shí)用新型內(nèi)容
[0005]本實(shí)用新型的目的是針對(duì)現(xiàn)有技術(shù)的缺陷，提供一種外圍接口擴(kuò)展裝置，以實(shí)現(xiàn)從PowerPC方便的擴(kuò)展出外圍接口。
[0006]為實(shí)現(xiàn)上述目的，本實(shí)用新型提供了一種外圍接口擴(kuò)展裝置，所述PS2外圍接口擴(kuò)展裝置包括:增強(qiáng)RISC性能優(yōu)化處理器PowerPC、現(xiàn)場可編程門陣列FPGA和輸入輸出I/O控制芯片；
[0007]所述PowerPC通過本地總線控制器LBC與FPGA相連接，所述FPGA通過低引腳數(shù)LPC總線與所述擴(kuò)展芯片相連接，通過所述擴(kuò)展芯片擴(kuò)展外圍接口。
[0008]進(jìn)一步的，所述I/O控制芯片具體為W83627HG芯片。
[0009]進(jìn)一步的，所述外圍接口為通用串行總線USB接口、個(gè)人系統(tǒng)PS/2接口或通用異步收發(fā)器UART接口。
[0010]本實(shí)用新型外圍接口擴(kuò)展裝置在通過PowerPC處理器的本地總線LBC連接FPGA再通過LPC總線連接擴(kuò)展芯片，從而方便的擴(kuò)展出多路外圍接口。

【專利附圖】

【附圖說明】
[0011]圖1為本實(shí)用新型外圍接口擴(kuò)展裝置的示意圖。

【具體實(shí)施方式】
[0012]下面通過附圖和實(shí)施例，對(duì)本實(shí)用新型的技術(shù)方案做進(jìn)一步的詳細(xì)描述。
[0013]圖1為本實(shí)用新型外圍接口擴(kuò)展裝置的示意圖，如圖所示，本實(shí)用新型具體包括:PowerPCl、現(xiàn)場可編程門陣列(Field — Programmable Gate Array，F(xiàn)PGA) 2 和輸入輸出(Input/Output, I/O)控制芯片 3。
[0014]PowerPCl通過本地總線控制器LBC與FPGA2相連接，F(xiàn)PGA2通過低引腳數(shù)(Lowpin count Bus, LPC)總線與I/O控制芯片3相連接，通過I/O控制芯片3擴(kuò)展外圍接口。
[0015]具體的，1/0控制芯片3提供了對(duì)并串口、PS2 口、USB 口，以及CPU風(fēng)扇等的管理與支持，例如1/0控制芯片可以具體為W83627HG芯片。LPC總線用于把低帶寬設(shè)備和“老舊”連接到CPU上。常見低速設(shè)備有:B10S，串口，并口，PS/2的鍵盤和鼠標(biāo)，軟盤控制器，比較新的設(shè)備有可信平臺(tái)模塊。LPC總線通常和主板上的南橋物理相連，南橋在IBM PC AT平臺(tái)上通常連接了一系列的“老舊”設(shè)備，例如兩個(gè)可編程中斷控制器，可編程計(jì)時(shí)器和兩個(gè)ISADMA控制器。LPC總線是Intel在1998時(shí)作為工業(yè)標(biāo)準(zhǔn)架構(gòu)體系(ISA)的替代品引入，它與ISA在軟件層面是類似的，盡管在物理層面是有著巨大不同的，ISA是16比特寬，8.33MHz的總線，而它是4比特寬，有著四倍頻率(33.3MHz)的總線。LPC總線最大的優(yōu)點(diǎn)是只需要7個(gè)信號(hào)，在擁擠的現(xiàn)代主板上是很容易布局的。
[0016]進(jìn)一步的，通過PowerPC處理器P1022運(yùn)行嵌入式Linux操作系統(tǒng)，通過顯卡輸出顯示界面到顯示器上，運(yùn)行QT界面程序。PowerPC處理器通過FPGA擴(kuò)展了 W83627HG芯片，得到PS2鼠標(biāo)鍵盤接口，鼠標(biāo)可以操作顯示界面上的光標(biāo)，鍵盤能夠在顯示界面上輸入字符。
[0017]而外圍接口可以為USB接口、PS/2或通用異步收發(fā)器(Universal AsynchronousReceiver and Transmitter, UART)接口等等。
[0018]本實(shí)用新型外圍接口擴(kuò)展裝置通過PowerPC處理器P1022的本地總線LBC連接FPGA再通過LPC總線連接W83627HG芯片擴(kuò)展出PS2等外圍接口，W83627HG芯片除了能擴(kuò)展PS2接口外還能擴(kuò)展UART、USB等其他接口，但本實(shí)用新型重點(diǎn)要解決PS2接口問題。本實(shí)用新型解決了在某些特殊的工業(yè)應(yīng)用場合，利用PowerPC處理器通過自身的本地總線擴(kuò)展LPC總線芯片，實(shí)現(xiàn)外圍接口，例如PS2接口，最終實(shí)現(xiàn)穩(wěn)定可靠的，滿足工業(yè)及要求的、遠(yuǎn)距離的(10米左右)鼠標(biāo)鍵盤的應(yīng)用方案。
[0019]專業(yè)人員應(yīng)該還可以進(jìn)一步意識(shí)到，結(jié)合本文中所公開的實(shí)施例描述的各示例的單元及算法步驟，能夠以電子硬件、計(jì)算機(jī)軟件或者二者的結(jié)合來實(shí)現(xiàn)，為了清楚地說明硬件和軟件的可互換性，在上述說明中已經(jīng)按照功能一般性地描述了各示例的組成及步驟。這些功能宄竟以硬件還是軟件方式來執(zhí)行，取決于技術(shù)方案的特定應(yīng)用和設(shè)計(jì)約束條件。專業(yè)技術(shù)人員可以對(duì)每個(gè)特定的應(yīng)用來使用不同方法來實(shí)現(xiàn)所描述的功能，但是這種實(shí)現(xiàn)不應(yīng)認(rèn)為超出本實(shí)用新型的范圍。
[0020]結(jié)合本文中所公開的實(shí)施例描述的方法或算法的步驟可以用硬件、處理器執(zhí)行的軟件模塊，或者二者的結(jié)合來實(shí)施。軟件模塊可以置于隨機(jī)存儲(chǔ)器(RAM)、內(nèi)存、只讀存儲(chǔ)器(ROM)、電可編程ROM、電可擦除可編程ROM、寄存器、硬盤、可移動(dòng)磁盤、CD-ROM、或【技術(shù)領(lǐng)域】內(nèi)所公知的任意其它形式的存儲(chǔ)介質(zhì)中。
[0021]以上所述的【具體實(shí)施方式】，對(duì)本實(shí)用新型的目的、技術(shù)方案和有益效果進(jìn)行了進(jìn)一步詳細(xì)說明，所應(yīng)理解的是，以上所述僅為本實(shí)用新型的【具體實(shí)施方式】而已，并不用于限定本實(shí)用新型的保護(hù)范圍，凡在本實(shí)用新型的精神和原則之內(nèi)，所做的任何修改、等同替換、改進(jìn)等，均應(yīng)包含在本實(shí)用新型的保護(hù)范圍之內(nèi)。
【權(quán)利要求】
1.一種外圍接口擴(kuò)展裝置，其特征在于，所述PS2外圍接口擴(kuò)展裝置包括:增強(qiáng)RISC性能優(yōu)化處理器PowerPC、現(xiàn)場可編程門陣列FPGA和輸入輸出I/O控制芯片； 所述PowerPC通過本地總線控制器LBC與FPGA相連接，所述FPGA通過低引腳數(shù)LPC總線與所述擴(kuò)展芯片相連接，通過所述擴(kuò)展芯片擴(kuò)展外圍接口。
2.根據(jù)權(quán)利要求1所述的外圍接口擴(kuò)展裝置，其特征在于，所述I/O控制芯片具體為W83627HG 芯片。
3.根據(jù)權(quán)利要求1所述的外圍接口擴(kuò)展裝置，其特征在于，所述外圍接口為通用串行總線USB接口、個(gè)人系統(tǒng)PS/2接口或通用異步收發(fā)器UART接口。
【文檔編號(hào)】G06F13/40GK204256734SQ201420769107
【公開日】2015年4月8日 申請(qǐng)日期:2014年12月9日 優(yōu)先權(quán)日:2014年12月9日
【發(fā)明者】曾歡, 李億博, 陳正偉, 何代欽, 丁莉, 鮑曉偉, 劉月 申請(qǐng)人:北京國基科技股份有限公司