專利名稱:數(shù)據(jù)處理系統(tǒng)的制作方法
本發(fā)明涉及的是一種集成電路數(shù)據(jù)處理系統(tǒng)，它包括一個(gè)指令存儲(chǔ)器，該指令存儲(chǔ)器后面有一個(gè)用于存儲(chǔ)指令字的指令寄存器;
一個(gè)程序定序器，該定序器用于尋址指令存儲(chǔ)器，以便有選擇地依據(jù)條件信號(hào)周期性地尋址下一個(gè)指令字地址、一個(gè)算術(shù)和邏輯單元，從而在指令寄存器內(nèi)包含的信號(hào)的控制下，將被如入的兩個(gè)數(shù)據(jù)字組合起來;
一個(gè)緩沖存儲(chǔ)器，該緩沖存儲(chǔ)器與上述算術(shù)和邏輯單元相連，其作用是存儲(chǔ)組合的結(jié)果和/或存貯被加到該算術(shù)和邏輯單元的數(shù)據(jù)字;
一個(gè)數(shù)據(jù)存儲(chǔ)器，該數(shù)據(jù)存儲(chǔ)器由另一個(gè)包含在該指令字中的信息尋址，其數(shù)據(jù)輸入和數(shù)據(jù)輸出分別連到算術(shù)和邏輯單元的輸出和輸入端;
一個(gè)連接電路，用于和該數(shù)據(jù)處理系統(tǒng)的外部設(shè)施進(jìn)行通訊;
以及一個(gè)時(shí)鐘產(chǎn)生器，用于周期地重復(fù)產(chǎn)生時(shí)間上相互隔開的時(shí)鐘信號(hào)序列。
在這種類型的數(shù)據(jù)處理系統(tǒng)中，已有許多種是公知的，例如在德國(guó)漢堡的VALVO的有關(guān)8位單片微型控制器的1984年的數(shù)據(jù)手冊(cè)上，介紹的MAB 8041A型或MAB 8400型系列產(chǎn)品就是其中之列。這種類型的系統(tǒng)都被設(shè)計(jì)成只實(shí)現(xiàn)一種功能，這就是說一次只完成一個(gè)過程。所謂一個(gè)過程在這里被理解成是一系列由一個(gè)定序器聯(lián)系起來的基本操作，并且這些操作是根據(jù)存儲(chǔ)對(duì)討論中的過程所指定的存儲(chǔ)器里的信息完成的?？梢越柚谝粋€(gè)狀態(tài)圖來指示一個(gè)過程的狀態(tài)。例如，啟動(dòng)程序分枝可以是通過外部條件信號(hào)或中斷信號(hào)。可以使用程序分枝連續(xù)執(zhí)行幾種不同的功能，即使是在快速連續(xù)操作中也能作到這點(diǎn)。但是，對(duì)于幾個(gè)不同的過程卻不可能進(jìn)行基本上是按時(shí)間并行的處理，這種按時(shí)間的并行處理僅僅在使用極其完善的程序時(shí)才有可能實(shí)現(xiàn)。其結(jié)果是這些過程的執(zhí)行速度非常緩慢，以致在許多實(shí)用的場(chǎng)合這樣慢的速度是不夠的。因此，在這些情況下要使用多個(gè)這樣的系統(tǒng)，將每一個(gè)系統(tǒng)設(shè)計(jì)成只處理一個(gè)過程。然而這樣作就需要有相當(dāng)大數(shù)量的電路元件。
因此本發(fā)明的一個(gè)目的是提供這種已陳述的數(shù)據(jù)處理系統(tǒng)，它能在僅使用有限數(shù)目的附加裝置的情況下，快速執(zhí)行幾個(gè)按時(shí)間準(zhǔn)并行的程序。
按照本發(fā)明實(shí)現(xiàn)這一目的的途徑是，為了按時(shí)間準(zhǔn)并行地執(zhí)行多個(gè)過程，提供了一個(gè)定序器，它能夠周期性地產(chǎn)生連續(xù)不斷的不同的順序控制信號(hào)，將各個(gè)不同的順序控制信號(hào)分配給要并行處理的多個(gè)過程中的每一個(gè)過程，該程序定序器包括一個(gè)地址存儲(chǔ)器，它的作用是存儲(chǔ)若干由不同順序信號(hào)的數(shù)目決定的，并且由這些順序控制信號(hào)尋址的指令存儲(chǔ)器地址，地址存儲(chǔ)器的輸出與指令存儲(chǔ)器的地址輸入相連，定序器還包括一個(gè)地址產(chǎn)生器，在現(xiàn)行的指令存儲(chǔ)器地址和/或條件信號(hào)和/或數(shù)據(jù)存儲(chǔ)器各個(gè)被尋址的存儲(chǔ)位置的內(nèi)容的控制下，該地址產(chǎn)生器產(chǎn)生了該有關(guān)過程的下一個(gè)指令存儲(chǔ)器地址，將地址產(chǎn)生器的輸出端連到地址存儲(chǔ)器的數(shù)據(jù)輸入端，緩沖存儲(chǔ)器有一系列由不同順序控制信號(hào)數(shù)目決定的，并且由這些順序控制信號(hào)尋址的存儲(chǔ)位置，經(jīng)過由順序控制信號(hào)控制的連接電路，由連接到外部的輸入信號(hào)引入條件信號(hào)和/或要被加到數(shù)據(jù)存儲(chǔ)器的數(shù)據(jù)輸入端的數(shù)據(jù)信號(hào)，并且經(jīng)過由順序控制信號(hào)控制的連接電路，由指令字和/或出現(xiàn)在數(shù)據(jù)存儲(chǔ)器的數(shù)據(jù)輸出端的數(shù)據(jù)字引導(dǎo)連接到外部的輸出信號(hào)。
因此，僅需要有限數(shù)目的附加裝置，這就是說，首先需要一個(gè)其結(jié)構(gòu)可能是簡(jiǎn)單的定序器，一個(gè)多指令地址寄存器，緩沖存儲(chǔ)器的一個(gè)擴(kuò)充部分、輸入端及輸出端的連接電路，并且假定與外部來回相連的控制線中至少要有一部分對(duì)于不同的過程是不相同的。但是值得注意的是，當(dāng)產(chǎn)生條件信號(hào)的輸入信號(hào)或者由指令字引導(dǎo)的輸出信號(hào)僅包括極少的信號(hào)時(shí)，或者甚至于對(duì)于每一個(gè)過程僅包括一個(gè)信號(hào)時(shí)，也可以將這些信號(hào)并行的加上或引入而不需要利用連接電路;對(duì)每一個(gè)過程而言，在地址產(chǎn)生器內(nèi)僅僅考慮此時(shí)加到該過程上的條件信號(hào)，其它信號(hào)被掩蔽并且該指令字具有一個(gè)相對(duì)應(yīng)的寬度。
由于采取了本發(fā)明的這些步驟，多個(gè)過程可按時(shí)間準(zhǔn)并行地執(zhí)行，即各個(gè)過程的各種指令對(duì)任意時(shí)間順序皆可交叉，而勿需針對(duì)各個(gè)不同的過程的不同程序采取特殊的步驟。這種按時(shí)間安排的準(zhǔn)并行的系統(tǒng)的各個(gè)過程的執(zhí)行速度隨著被同時(shí)執(zhí)行的過程數(shù)目的函數(shù)變化而降低。例如執(zhí)行這些過程的交叉時(shí)間是根據(jù)各種指令確定的，這是由于各種過程的各種不同指令不一定必須是嚴(yán)格按周期性地一個(gè)接一個(gè)出現(xiàn);對(duì)于一個(gè)特殊過程的指令的尋址頻率也可能比其它過程的指令的尋址頻率高些或低些，例如，這取決于各個(gè)過程不同時(shí)間的條件。通過適當(dāng)結(jié)構(gòu)的定序器來實(shí)現(xiàn)這一點(diǎn)而勿需附加的裝置。
執(zhí)行指令存儲(chǔ)器的每一條指令都需要一系列能連續(xù)地完成的處理步驟。執(zhí)行的速度基本上由適合于數(shù)據(jù)處理系統(tǒng)各個(gè)部分的處理速度的時(shí)鐘產(chǎn)生器的時(shí)鐘頻率而決定。為了加快執(zhí)行各種過程的速度而不用改變處理速度，按照本發(fā)明的一個(gè)實(shí)施例，將地址存儲(chǔ)器的輸出也連接到一個(gè)指令地址寄存器的輸入端上，還要將定序器的輸出連到一個(gè)順序控制寄存器的輸入端上，在定序器的輸出端，通過順序控制信號(hào)對(duì)地址存儲(chǔ)器尋址，以便讀出。在順序控制寄存器的輸出端，通過順序控制信號(hào)對(duì)地址存儲(chǔ)器尋址，還要對(duì)緩沖存儲(chǔ)器和連接電路尋址，以便寫入。指令寄存器的控制時(shí)鐘輸入端、指令地址寄存器的控制時(shí)鐘輸入端、緩沖存儲(chǔ)器的控制時(shí)鐘輸入端以及數(shù)據(jù)存儲(chǔ)器的控制時(shí)鐘輸入端與時(shí)鐘產(chǎn)生器的時(shí)鐘輸出端的連接方式要能使如下的順序即產(chǎn)生順序控制信號(hào)，對(duì)地址存儲(chǔ)器尋址并且為指令存儲(chǔ)器讀出一個(gè)新的地址，讀出被尋址的指令字，并且在指令寄存器內(nèi)存儲(chǔ)指令字，在指令地址寄存器內(nèi)存儲(chǔ)新地址，以及在順序控制寄存器內(nèi)存儲(chǔ)順序控制信號(hào)，同下述的另一個(gè)順序并行地運(yùn)行即讀出由指令寄存器尋址的數(shù)據(jù)存儲(chǔ)器位置以及由順序控制寄存器尋址的緩沖存儲(chǔ)器位置，處理被讀出的數(shù)據(jù)，并且在地址產(chǎn)生器內(nèi)根據(jù)指令地址寄存器的內(nèi)容和/或其它信號(hào)產(chǎn)生新的指令存儲(chǔ)器地址，以及在數(shù)據(jù)存儲(chǔ)器內(nèi)或者在緩沖存儲(chǔ)器內(nèi)存儲(chǔ)所得的組合結(jié)果，并且在地址存儲(chǔ)器內(nèi)存儲(chǔ)新的指令存儲(chǔ)器地址。
這樣一來至少每次大體上可并行地執(zhí)行了兩個(gè)過程。于是，就形成了一種所謂流水線結(jié)構(gòu)，借助于這種結(jié)構(gòu)就將執(zhí)行各過程的速度大體上提高了一倍而不必增加處理的速度。需要做的工作僅僅是將簡(jiǎn)單的緩沖寄存器的位置數(shù)目增加一個(gè)指定的、有限的數(shù)目，這樣一來就可以在上一個(gè)指令完成之前就開始執(zhí)行下一個(gè)指令。但是，在使用這樣一個(gè)時(shí)間交叉的多個(gè)指令時(shí)，通常不可能執(zhí)行同一個(gè)過程的緊緊相連的多個(gè)指令;然而，這很難構(gòu)成實(shí)際應(yīng)用的真正限制。
定序器的構(gòu)成方式有多種。其中最簡(jiǎn)單的方式是可將其作成一個(gè)計(jì)數(shù)器，該計(jì)數(shù)器的位置形成了順序控制信號(hào)。但是，這是一個(gè)十分不靈活的結(jié)構(gòu)。為了得到執(zhí)行不同的過程或過程的組合時(shí)的靈活適用性，定序器用一個(gè)順序計(jì)數(shù)器構(gòu)成，該計(jì)數(shù)器的容量至少要等于不同順序控制信號(hào)的最大數(shù)目，并且該計(jì)數(shù)器要包括一個(gè)由順序計(jì)數(shù)器尋址的順序控制存儲(chǔ)器，該順序控制存儲(chǔ)器在連續(xù)的存儲(chǔ)器位置中包含有不同的順序控制信號(hào)。由于使用了一個(gè)順序存儲(chǔ)器，各個(gè)過程的順序在很大程度上可以任意選擇，尤其是在順序計(jì)數(shù)器的容量比要執(zhí)行的按時(shí)間準(zhǔn)并行過程的數(shù)目大的情況下更是如此，這一點(diǎn)下面再述。
上述結(jié)構(gòu)的定序器要求采用附加的步驟以達(dá)到每次產(chǎn)生下一個(gè)順序控制信號(hào)，所以執(zhí)行一個(gè)指令的時(shí)間就稍拖長(zhǎng)了。為了避免上述按流水線原理時(shí)間交叉執(zhí)行連續(xù)指令的拖長(zhǎng)，按本發(fā)明的另一個(gè)實(shí)施例的特征在于，定序器包含有另一個(gè)順序控制寄存器，它輸出順序控制信號(hào)，順序計(jì)數(shù)器的控制時(shí)鐘輸入端，順序存儲(chǔ)器的控制時(shí)鐘輸入端以及另一個(gè)順序控制寄存器的控制時(shí)鐘輸入端與時(shí)鐘產(chǎn)生器的時(shí)鐘輸出端的連接方式要能使下述順序即增長(zhǎng)順序計(jì)數(shù)器的計(jì)數(shù)，讀出順序控制存儲(chǔ)器，寫入被讀入另一個(gè)順序控制寄存器的順序控制信號(hào)，大體上與前述的另外兩鐘順序并行地完成。因此，可以將每一條指令的處理步驟再細(xì)分成三組，按時(shí)間的交叉方式分三級(jí)執(zhí)行。
如上所述，為了增加靈活性，順序計(jì)數(shù)器的容量最好大于要同時(shí)執(zhí)行的過程數(shù)目。在按本發(fā)明的另一個(gè)實(shí)施例中，能夠?qū)崿F(xiàn)適應(yīng)于變化情況的動(dòng)態(tài)適應(yīng)性的方法是，用控制信號(hào)來調(diào)整順序計(jì)數(shù)器的容量。這些控制信號(hào)可在數(shù)據(jù)處理系統(tǒng)中產(chǎn)生，或者可以來源于外部。類似地，另一種適應(yīng)于變化情況的動(dòng)態(tài)適應(yīng)性，也可能來自于對(duì)順序控制存儲(chǔ)器內(nèi)容可能進(jìn)行的修改。其實(shí)現(xiàn)的方法也是或者利用數(shù)據(jù)處理系統(tǒng)中產(chǎn)生的信號(hào)，或者利用來自于外部的信號(hào)。
由數(shù)據(jù)處理的系統(tǒng)得到的處理結(jié)果，尤其是算術(shù)和邏輯單元的輸出數(shù)值，大都存在于數(shù)據(jù)存儲(chǔ)器內(nèi)。為了能用經(jīng)過連接電路將數(shù)據(jù)處理系統(tǒng)連接到外部的系統(tǒng)處理這些結(jié)果，通常需要進(jìn)行另一次處理或轉(zhuǎn)換。這樣一種轉(zhuǎn)換可完全由本發(fā)明的另一個(gè)實(shí)施例實(shí)現(xiàn)，其中提供第一個(gè)只讀存儲(chǔ)器，該存儲(chǔ)器由指令存儲(chǔ)器現(xiàn)行地址或者由存儲(chǔ)在指令地址存儲(chǔ)器中的地址尋址，還由從數(shù)據(jù)存儲(chǔ)器讀出的數(shù)據(jù)尋址，以及至少由一個(gè)條件信號(hào)尋址，該只讀存儲(chǔ)器的數(shù)據(jù)輸出經(jīng)由指令字控制的第一開關(guān)連接到緩沖存儲(chǔ)器和/或數(shù)據(jù)存儲(chǔ)器的輸入，而不連到算術(shù)和邏輯單元的輸出。這樣獲得的被轉(zhuǎn)換的處理結(jié)果直接在(或可能在)下一個(gè)步驟之后，再一次出現(xiàn)在數(shù)據(jù)存儲(chǔ)器里，這些結(jié)果可能經(jīng)連接電路從數(shù)據(jù)處理系統(tǒng)被輸出到外部。
許多處理步驟都要求有一個(gè)指定的不變的數(shù)據(jù)字或恒定的掩碼字以便得到處理結(jié)果。為了對(duì)這樣一些常數(shù)數(shù)據(jù)或掩碼實(shí)現(xiàn)快速訪問，本發(fā)明的另一個(gè)實(shí)施例的特征是，還要提供第二只讀存儲(chǔ)器，該存儲(chǔ)器是指令存儲(chǔ)器的現(xiàn)行地址或存儲(chǔ)在指令地址存儲(chǔ)器中的地址尋址，并且至少由一個(gè)條件信號(hào)尋址，第二只讀存儲(chǔ)器的數(shù)據(jù)輸出經(jīng)過由指令字控制的第二開關(guān)被連到算術(shù)和邏輯單元的輸入，而不連到緩沖寄存器。于是由數(shù)據(jù)存儲(chǔ)器讀出的數(shù)據(jù)字就完全可以和算術(shù)和邏輯單元中的常數(shù)數(shù)據(jù)組合在一起。將這樣得到的結(jié)果可再一次存儲(chǔ)在數(shù)據(jù)存儲(chǔ)器內(nèi)以便輸出到外部。
因此，若在數(shù)據(jù)處理系統(tǒng)中的各個(gè)不同單元內(nèi)對(duì)兩個(gè)或三個(gè)指令進(jìn)行時(shí)間交叉的處理就要求使用由適當(dāng)時(shí)鐘信號(hào)控制的若干寄存器。當(dāng)在算術(shù)和邏輯單元的兩個(gè)輸入端以及數(shù)據(jù)信號(hào)和/或地址產(chǎn)生器的條件信號(hào)的輸入端、可能還有第一只讀存儲(chǔ)器的輸入端之前都有一個(gè)緩沖寄存器時(shí)，就可以在本發(fā)明的另一個(gè)實(shí)施例中實(shí)現(xiàn)更加可靠的多個(gè)指令的時(shí)間交叉處理，其所有這些緩沖寄存器都在讀出數(shù)據(jù)存儲(chǔ)器或緩沖存儲(chǔ)器之后，立刻就接收輸入的數(shù)據(jù)。這對(duì)將數(shù)據(jù)處理系統(tǒng)實(shí)施成一個(gè)集成電路(例如靜態(tài)MOS工藝)極具魅力，這是因?yàn)榇藭r(shí)準(zhǔn)確確定的執(zhí)行時(shí)間有利于實(shí)現(xiàn)各個(gè)處理步驟。
因此，至少有一部分條件信號(hào)是由外部相連的輸入信號(hào)產(chǎn)生的。另一個(gè)條件信號(hào)可以由算術(shù)和邏輯單元的控制輸出端引出，該控制輸出端存在幾位，這幾位帶有諸如進(jìn)位、零交叉或組合結(jié)果符號(hào)的變化等方面的信息。為了使出現(xiàn)在控制輸出端的這種組合結(jié)果，在同一過程的每下一個(gè)指令中進(jìn)行處理(其間往往還要執(zhí)行其它一些過程的幾條指令)，按照本發(fā)明的另一個(gè)實(shí)施例中的算術(shù)和邏輯單元的控制輸出(進(jìn)位、零交叉或符號(hào)改變)后面都有一個(gè)標(biāo)誌寄存器有一系列也由不同順序控制信號(hào)數(shù)目決定的，并且由順序控制信號(hào)尋址的存儲(chǔ)位置，標(biāo)誌存儲(chǔ)器的輸出至少提供一個(gè)條件信號(hào)。因此，這個(gè)標(biāo)誌存儲(chǔ)器的結(jié)構(gòu)大體上和緩沖寄存器的結(jié)構(gòu)相同，它們的控制方式也相同。
連接到外部的連接電路的作用，是保證在一個(gè)指定過程的指令處理期間輸入適當(dāng)?shù)妮斎胄盘?hào)和輸出適當(dāng)?shù)妮敵鲂盘?hào)。為了能以簡(jiǎn)單的方式實(shí)現(xiàn)這一目的，本發(fā)明的另一個(gè)實(shí)施例的特征在于，用于條件信號(hào)的連接電路是用一個(gè)多重多路轉(zhuǎn)換器組成的，該多路轉(zhuǎn)換器由順序控制信號(hào)控制，并至少能從多個(gè)輸入線組中的一個(gè)組(每個(gè)組和不同順序控制信號(hào)有關(guān))的輸入線上的信號(hào)中，引出至少可供某些順序控制信號(hào)用的一些條件信號(hào)，而供指令字用的連接電路是一個(gè)多重信號(hào)分離器，該分離器由順序控制信號(hào)控制，并且至少將指令存儲(chǔ)器的某些輸出與多個(gè)輸出線組中的一個(gè)組(每個(gè)組與一個(gè)不同順序控制信號(hào)相關(guān))相連。因此，僅僅在需要同時(shí)處理許多條件信號(hào)時(shí)(這和在一個(gè)過程中最經(jīng)常出現(xiàn)的情況相同)，指令字才可能保持小的長(zhǎng)度，這是因?yàn)橛奢敵鲂盘?hào)中引出到外部的部分，僅由與含有最大數(shù)目輸出信號(hào)的過程控制。在供輸入信號(hào)用的連接電路的前面可能有一些記憶電路，諸如傳統(tǒng)用的一些觸發(fā)器作記憶電路，所說的記憶電路直接從外部接收到達(dá)的信號(hào)，并且將這些信號(hào)的時(shí)間延長(zhǎng)，從而使這些信號(hào)被處理時(shí)仍可利用，這就防止了暫短輸入信號(hào)的損失;類似地，供輸出信號(hào)用的連接電路也可能在后面有一些記憶電路，它們通過諸如指定的輸出信號(hào)置位，直到它們由另一個(gè)輸出信號(hào)復(fù)位之前一直保持置位狀態(tài)。因此，就能夠產(chǎn)生寬度大的輸出信號(hào)，以使明顯溝通執(zhí)行其他一些過程之間的間隔。
在對(duì)數(shù)據(jù)存儲(chǔ)器進(jìn)行外部訪問的情況下，時(shí)間適應(yīng)性也是非常重要的。因此，與數(shù)據(jù)存儲(chǔ)器相連的連接電路最好僅使用從外部加到該系統(tǒng)的控制信號(hào)來訪問數(shù)據(jù)存儲(chǔ)器，并且通過使用連接電路內(nèi)的同步電路，上述控制信號(hào)還要和時(shí)鐘發(fā)生器的時(shí)鐘信號(hào)以及順序控制信號(hào)都同步，至少要有一個(gè)預(yù)先規(guī)定的順序控制信號(hào)能禁止數(shù)據(jù)從算術(shù)和邏輯單元或者可能從第一只讀存儲(chǔ)器寫入到數(shù)據(jù)存儲(chǔ)器。這樣一來，來自于外部的信號(hào)或數(shù)據(jù)或者為外部規(guī)定的信號(hào)或數(shù)據(jù)相對(duì)于來自于時(shí)鐘發(fā)生器的時(shí)鐘信號(hào)而言就又完全是異步的了，順序控制信號(hào)或者禁止寫入數(shù)據(jù)的信號(hào)，最好由定序器進(jìn)行周期性均勻地重復(fù)，這就代表了一個(gè)不完成任何實(shí)際功能的過程，而僅有數(shù)據(jù)存儲(chǔ)器為由外部進(jìn)行的一次寫入訪問和可能也是一個(gè)讀出訪問作好了準(zhǔn)備。
因?yàn)樵谠L問數(shù)據(jù)存儲(chǔ)器的順序控制信號(hào)之間可能出現(xiàn)長(zhǎng)的時(shí)間間隔，所以采用由外部寫入的多個(gè)數(shù)據(jù)的中間記憶裝置是十分有益的。因此本發(fā)明的另一個(gè)實(shí)施例的特征在于，同步電路中包括有一個(gè)緩沖存儲(chǔ)器，最好將這個(gè)緩沖存儲(chǔ)器作成先進(jìn)先出型的(FIFO)，該存儲(chǔ)器接收從外部加到連接電路的寫入數(shù)據(jù)并且在時(shí)鐘信號(hào)和順序控制信號(hào)的控制下，接收加到數(shù)據(jù)存儲(chǔ)器的有關(guān)地址。因此，從外部也能連續(xù)供給多個(gè)待寫入的數(shù)據(jù)而不必等待數(shù)據(jù)存儲(chǔ)器中的實(shí)際寫入操作。
為了避免產(chǎn)生類似于寫入情況時(shí)存在的等待時(shí)間(僅通過緩沖寄存器解決)，在將數(shù)據(jù)從輸出的數(shù)據(jù)存儲(chǔ)器讀出到外部時(shí)，最好將數(shù)據(jù)存儲(chǔ)器作成雙存取存儲(chǔ)器，在這種存儲(chǔ)器內(nèi)，經(jīng)過各自的地址輸入端輸入的數(shù)據(jù)，可以采用與時(shí)間無關(guān)的方式在各自的數(shù)據(jù)輸出端的兩個(gè)任意地址讀出。這種類型的存儲(chǔ)器本身是公知的，尤其是當(dāng)它們的容量不太大時(shí)結(jié)構(gòu)很簡(jiǎn)單。對(duì)于指定的存儲(chǔ)器實(shí)施例而言，僅在最好由時(shí)鐘產(chǎn)生器的時(shí)鐘信號(hào)控制的指定周期內(nèi)才進(jìn)行讀出。因此，要求對(duì)外部供入的訪問信號(hào)進(jìn)行同步。但是，數(shù)據(jù)的讀出在任何情況下都是在時(shí)鐘產(chǎn)生器的時(shí)鐘信號(hào)的一個(gè)周期內(nèi)完成的。
本發(fā)明的數(shù)據(jù)處理系統(tǒng)可用于許多方面。尤其引人注目的應(yīng)用是控制較高級(jí)別的數(shù)據(jù)處理系統(tǒng)的輸入/輸出系統(tǒng)的操作。在這種情況下，本發(fā)明的數(shù)據(jù)處理系統(tǒng)構(gòu)成了一個(gè)智能接口，從而使該數(shù)據(jù)處理系統(tǒng)避開了較低級(jí)別的控制功能。因此，本發(fā)明的另一個(gè)實(shí)施例的特征在于，為了對(duì)較高級(jí)別的數(shù)據(jù)處理系統(tǒng)的多個(gè)輸入/輸出系統(tǒng)的操作進(jìn)行準(zhǔn)同時(shí)控制，將該數(shù)據(jù)處理系統(tǒng)連接到連接電路上，以便進(jìn)行數(shù)據(jù)存儲(chǔ)，將輸入/輸出系統(tǒng)連接到連接電路上以便獲得條件信號(hào)或指令字。對(duì)輸入/輸出系統(tǒng)進(jìn)行控制一般只要求數(shù)目較小的信號(hào)，而連接到較高級(jí)別的數(shù)據(jù)處理系統(tǒng)的情況就較為復(fù)雜;通過和數(shù)據(jù)存儲(chǔ)器進(jìn)行位-并行連接來解決這一方面的問題。因此，根據(jù)本發(fā)明的數(shù)據(jù)處理系統(tǒng)作為一個(gè)智能接口連接在較高級(jí)別數(shù)據(jù)處理系統(tǒng)的連接電路和連接輸入/輸出系統(tǒng)的連接電路之間。輸入/輸出系統(tǒng)的操作也可以只由串行的數(shù)據(jù)連接電路完成，然后由本發(fā)明的數(shù)據(jù)處理系統(tǒng)產(chǎn)生輸出串行信號(hào)并且處理接收到的串行數(shù)據(jù)。但是，與串行數(shù)據(jù)接口并行的定時(shí)器功能也可能按時(shí)間交叉的方式準(zhǔn)同時(shí)地進(jìn)行。
對(duì)來自于輸入/輸出系統(tǒng)的信號(hào)進(jìn)行處理并將處理的結(jié)果送到較高級(jí)別的數(shù)據(jù)處理系統(tǒng)。這種轉(zhuǎn)移是在較高級(jí)別的數(shù)據(jù)處理系統(tǒng)周期性地訪問數(shù)據(jù)存儲(chǔ)器并且對(duì)于該存儲(chǔ)器的一個(gè)指定位置進(jìn)行讀出的情況下發(fā)生的。然而為了進(jìn)一步減輕較高級(jí)別數(shù)據(jù)處理系統(tǒng)的負(fù)擔(dān)，最好提供一組寄存器，這組寄存器中包括一系列與不同順序控制信號(hào)數(shù)目相對(duì)應(yīng)的控制寄存器，所說的控制寄存器可由較高級(jí)別數(shù)據(jù)處理系統(tǒng)訪問，并且每一個(gè)控制寄存器都與另一個(gè)順序控制信號(hào)相關(guān)聯(lián)。當(dāng)在指定的順序控制信號(hào)期間相關(guān)的控制寄存器以及指令寄存器的預(yù)先規(guī)定的輸出具有預(yù)先決定的數(shù)值時(shí)，一個(gè)算術(shù)和邏輯電路為較高級(jí)別的數(shù)據(jù)處理系統(tǒng)產(chǎn)生了一個(gè)控制信號(hào)，特別是產(chǎn)生了一個(gè)中斷信號(hào)。因此，常用的一些中斷信號(hào)全都是為這樣的數(shù)據(jù)處理系統(tǒng)產(chǎn)生的。
較高級(jí)別的數(shù)據(jù)處理系統(tǒng)通過將一個(gè)適當(dāng)?shù)男盘?hào)寫入有關(guān)的控制寄存器的方式可以表明它暫時(shí)不能處理中斷信號(hào)。因此就能禁止指定中斷信號(hào)的產(chǎn)生或者延遲中斷信號(hào)的產(chǎn)生，直到一個(gè)較晚的時(shí)刻另一個(gè)信號(hào)值再被寫入到控制寄存器時(shí)為止。
由較高級(jí)別數(shù)據(jù)處理系統(tǒng)通過訪問數(shù)據(jù)存儲(chǔ)器來控制數(shù)據(jù)處理系統(tǒng)通常是有一些缺陷的;例如，對(duì)于指定的情況程序有些繁復(fù)，速度也可能太慢。因此，為了能簡(jiǎn)單而快速的訪問本發(fā)明的數(shù)據(jù)處理系統(tǒng)，這組寄存器最好也包括一系列停止寄存器，這些停止寄存器與不同順序控制信號(hào)的數(shù)目相對(duì)應(yīng)，所說的停止寄存器可由較高級(jí)別數(shù)據(jù)處理系統(tǒng)訪問，并且與各個(gè)順序控制信號(hào)相關(guān)聯(lián)，當(dāng)相關(guān)的停止寄存器和指令寄存器的預(yù)先規(guī)定的輸出，在一個(gè)給定的順序控制信號(hào)期間同時(shí)具有預(yù)先規(guī)定的數(shù)值時(shí)，一個(gè)算術(shù)和邏輯電路就產(chǎn)生了一個(gè)在所有存儲(chǔ)器里禁止數(shù)據(jù)寫入的阻塞信號(hào)。因此，在一個(gè)指定的順序控制信號(hào)期間，即在一個(gè)指定的過程期間，當(dāng)不能對(duì)所有存儲(chǔ)器的內(nèi)容進(jìn)行修改時(shí)，同一條指令即被反反復(fù)復(fù)地執(zhí)行，但不涉及這一指令的執(zhí)行結(jié)果。相關(guān)的過程即處于備用狀態(tài)，一直到較高級(jí)別數(shù)據(jù)處理系統(tǒng)將另一個(gè)信號(hào)數(shù)值寫入到有關(guān)的停止寄存器時(shí)為止。另一方面，一個(gè)輸入/輸出過程不可能在每一個(gè)任意點(diǎn)都產(chǎn)生中斷，例如，由幾個(gè)其它系統(tǒng)供給的串行數(shù)據(jù)連接點(diǎn)(還可能發(fā)送數(shù)據(jù))不可能總保持在兩個(gè)二進(jìn)制信號(hào)數(shù)值中的一個(gè)數(shù)值上(例如，“低”值)。那么一個(gè)過程的停止或保持控制信號(hào)在邏輯上與識(shí)別這樣的“禁止”點(diǎn)的信號(hào)進(jìn)行組合，從而使得僅僅對(duì)指定的指令才可能產(chǎn)生保持。
下面結(jié)合附圖將對(duì)本發(fā)明的實(shí)施例進(jìn)行詳細(xì)的描述，其中
圖1是本發(fā)明數(shù)據(jù)處理系統(tǒng)的簡(jiǎn)化方塊圖，圖2給出了時(shí)間順序和不同過程的時(shí)間交叉圖，圖3是本發(fā)明數(shù)據(jù)處理系統(tǒng)的一個(gè)詳細(xì)方塊圖，圖4給出了圖3所示的系統(tǒng)的時(shí)序和各個(gè)過程的時(shí)間交叉圖，圖5是用于數(shù)據(jù)存儲(chǔ)器的一個(gè)連接電路的方塊圖。
對(duì)最佳實(shí)施例的全面描述圖1所示的數(shù)據(jù)處理系統(tǒng)包括許多公知的常用元件，特別是指令存儲(chǔ)器16，在這種情況下它后面接有一個(gè)指令寄存器18，指令寄存器18存儲(chǔ)指令存儲(chǔ)器16讀出的指令字直至讀出一個(gè)新的指令字為止。指令存儲(chǔ)器16由電路22、24和26組成的裝置尋址，電路22、24和26每次在連線17上都產(chǎn)生指令存儲(chǔ)器16的下一個(gè)地址，所說的地址經(jīng)電路14和線15加到指令存儲(chǔ)器16的地址輸入端。電路14下面再詳細(xì)給以說明。值得注意的是，連線15和27以及附圖1中的大部分其它連線實(shí)際上都由一系列相互分開的平行連線組成，為簡(jiǎn)單起見在圖中只畫出了單根連線。這對(duì)于圖3和圖5同樣也適用。
在圖1中還有一個(gè)算術(shù)和邏輯單元32，單元32的非總線輸出連線33被接到數(shù)據(jù)存儲(chǔ)器30的數(shù)據(jù)輸入端Di和緩沖存儲(chǔ)器34的數(shù)據(jù)輸入端。算術(shù)和邏輯單元32按邏輯方式或按算術(shù)方式將兩個(gè)多位數(shù)據(jù)組合起來，這兩個(gè)多位數(shù)據(jù)字是在由包含在指令字中信息的控制下由數(shù)據(jù)存儲(chǔ)器30經(jīng)連線31由緩沖存儲(chǔ)器34供給的，上述之指令字是由指令寄存器18經(jīng)連線19而提供的。連接到指令寄存器18上的還有連線17，兩條連線17和19連接每個(gè)指令字的不同部分。算術(shù)和邏輯單元32按常規(guī)方式由經(jīng)過連線19供給的指令字部分中的少數(shù)幾位來控制，這一部分的其它位用于對(duì)數(shù)據(jù)存儲(chǔ)器30尋址。然而，借此就控制了數(shù)據(jù)存儲(chǔ)器30，不管是對(duì)于讀出數(shù)據(jù)還是對(duì)于寫入數(shù)據(jù)都是如此。相對(duì)于每一個(gè)尋址操作都無條件地將存儲(chǔ)的數(shù)據(jù)讀出。
值得注意的是，在圖1中所示的系統(tǒng)中攜帶指令字或部分指令字的連線17和19，進(jìn)而還有傳遞數(shù)據(jù)字的連線31和33都是由一些互相分開的連線組成;這一點(diǎn)和許多公知的數(shù)據(jù)處理系統(tǒng)不同，公知系統(tǒng)中的指令和數(shù)據(jù)全都是經(jīng)由同一個(gè)內(nèi)部數(shù)據(jù)總線傳送的。在圖1所示的系統(tǒng)中，由于上述的互相分開傳送才能區(qū)別開數(shù)據(jù)節(jié)和指令節(jié)。
標(biāo)號(hào)8代表一個(gè)時(shí)鐘產(chǎn)生器，時(shí)鐘產(chǎn)生器按周期重復(fù)的方式，在輸出端6處產(chǎn)生時(shí)間上相互移開的時(shí)鐘信號(hào)。對(duì)本實(shí)施例而言，采用四個(gè)不同的時(shí)鐘信號(hào)，按時(shí)間順序編排的標(biāo)號(hào)是CT0至CT3。特別要將這些時(shí)鐘信號(hào)加到該系統(tǒng)的不同存儲(chǔ)器電路上。不同時(shí)鐘信號(hào)的數(shù)目以及它們的確切位置至少部分地依賴于這些存儲(chǔ)器電路的構(gòu)成，例如取決于整個(gè)系統(tǒng)是由靜態(tài)CMOS電路構(gòu)成的還是由動(dòng)態(tài)NMOS電路構(gòu)成的，所以下述的說明只能通過實(shí)例給出。在任何情況下，涉及所有時(shí)鐘信號(hào)的一個(gè)順序每次只代表一個(gè)周期。
圖1中所示的系統(tǒng)適合于按準(zhǔn)并行時(shí)間交叉的方式執(zhí)行多個(gè)過程。為此，要提供一個(gè)定序器10，它能連續(xù)的在連線11上產(chǎn)生不同的順序控制信號(hào)，每一個(gè)順序控制信號(hào)都和一個(gè)指定的過程相關(guān)。順序控制信號(hào)最好由多位數(shù)據(jù)字形成，例如其位數(shù)可以與同時(shí)執(zhí)行的過程的最大數(shù)目相對(duì)應(yīng)。但是這就要求在連線11中必須有很大數(shù)目的控制線，因此在連線13中也要有數(shù)目很大的控制線。為了減少控制線的數(shù)目，也可以對(duì)這些順序控制信號(hào)按二進(jìn)制方式進(jìn)行編碼。對(duì)于最簡(jiǎn)單的情況而言，定序器10可以由一個(gè)計(jì)數(shù)器組成，該計(jì)數(shù)器接連不斷地周期性地重復(fù)所有的順序控制信號(hào)。于是就固定了順序控制信號(hào)的順序，因此也就固定了各個(gè)過程的時(shí)間交叉。下面將介紹更加靈活的定序器的結(jié)構(gòu)。
每一個(gè)時(shí)鐘信號(hào)CTO都驅(qū)動(dòng)定序器10使其在連線11上產(chǎn)生一個(gè)新的順序控制信號(hào)。下一個(gè)隨后的時(shí)鐘信號(hào)CT3驅(qū)動(dòng)控制寄存器12使其能存儲(chǔ)這一順序控制信號(hào)。因此，在一個(gè)周期開始時(shí)出現(xiàn)在連線11的順序控制信號(hào)，在這個(gè)周期結(jié)束時(shí)出現(xiàn)在連線13上。連線11和13為地址存儲(chǔ)器14供給地址輸入，地址存儲(chǔ)器14對(duì)每一個(gè)分開的過程而言都包含有指令存儲(chǔ)器16中的與下一個(gè)指令有關(guān)的地址。這一地址已經(jīng)由可編程邏輯陳列(PLA)26經(jīng)連線27提供。在連線11上的順序控制信號(hào)對(duì)讀出后經(jīng)連線15尋址指令存儲(chǔ)器16的指令進(jìn)行尋址。在連線13上的順序控制信號(hào)對(duì)地址存儲(chǔ)器14進(jìn)行尋址，以便在時(shí)鐘信號(hào)CT2控制下控制出現(xiàn)在連線27上的指令地址的寫入操作。電路26是一個(gè)門器件，它由指令地址寄存器22、寄存器24、以及至少部分出現(xiàn)在連線31上的數(shù)據(jù)字位進(jìn)行尋址。對(duì)于一個(gè)指定的輸入信號(hào)組合而言，裝置26能產(chǎn)生一個(gè)總是和在此的輸入信號(hào)組合有關(guān)的數(shù)據(jù)字。指令地址寄存器22存儲(chǔ)出現(xiàn)在連線15上的現(xiàn)行指令存儲(chǔ)地址。寄存器24存儲(chǔ)經(jīng)線組28輸至多路轉(zhuǎn)換器20的來自外部信號(hào);這些線至少代表附圖1所示的數(shù)據(jù)處理系統(tǒng)的一個(gè)輸入端，并且這些線例如可來自于諸如輸入或輸出設(shè)備等多個(gè)外圍設(shè)備;例如，這些線攜帶有串行數(shù)據(jù)或狀態(tài)信號(hào)。對(duì)于這些信號(hào)需要進(jìn)行處理是因?yàn)檫@些信號(hào)影響了下一個(gè)指令地址的形成。多路轉(zhuǎn)換器20由連線13上的順序控制信號(hào)控制并且根據(jù)這些控制信號(hào)將連線組28中的一個(gè)或一組連接到寄存器24。由數(shù)據(jù)存儲(chǔ)器30讀出線31上的數(shù)據(jù)字。和輸入線28類似，線組42形成了如附圖1所示數(shù)據(jù)處理系統(tǒng)的輸出;這些線42經(jīng)連線17和信號(hào)分離器40接收來源于指令寄存器18的部分輸出信號(hào)，信號(hào)分離器40也是由連線13上的順序控制信號(hào)控制的。例如，將線42再與外圍設(shè)備相連，在線42上發(fā)送出去的信號(hào)，例如可以是串行數(shù)據(jù)或控制信號(hào)。還提供有另一個(gè)連到外部設(shè)備的連線38，外部設(shè)備經(jīng)接口電路或連接電路36將數(shù)據(jù)再經(jīng)過數(shù)據(jù)連線39加到數(shù)據(jù)存儲(chǔ)器30，或者外部設(shè)備從數(shù)據(jù)存儲(chǔ)器30讀出數(shù)據(jù)。然后將要讀出或?qū)懭氲臄?shù)據(jù)的地址經(jīng)連線37加到數(shù)據(jù)存儲(chǔ)器30。連接電路36也由下面將要說明的連線13上的順序控制信號(hào)控制。例如，還可以將連線38連到一個(gè)比較高級(jí)別的數(shù)據(jù)處理系統(tǒng)上，對(duì)于這一系統(tǒng)而言附圖1中所示的系統(tǒng)代表了一個(gè)和外圍設(shè)備相連接的智能接口控制裝置。
對(duì)時(shí)序操作的描述下面結(jié)合附圖2詳細(xì)描述附圖1所示系統(tǒng)中處理操作的按時(shí)間執(zhí)行情況。在附圖2中用兩個(gè)分開的方塊示出了根據(jù)各自時(shí)鐘信號(hào)CTO到CT3而執(zhí)行的功能步驟。這些功能步驟與同一個(gè)時(shí)鐘信號(hào)的不同控制順序有關(guān)，也就是說與不同的過程有關(guān)。另一方面，這些功能步驟也可能相對(duì)于同一個(gè)控制順序連續(xù)地被執(zhí)行。
下面要介紹后一種情況的時(shí)序操作，也就是說與一條指令的整個(gè)執(zhí)行過程有關(guān)的時(shí)序操作。
在一個(gè)周期的第一時(shí)鐘信號(hào)CTO的作用下定序器10在功能步驟F1中產(chǎn)生了一個(gè)順序控制信號(hào)。這信號(hào)在這個(gè)時(shí)鐘信號(hào)周期結(jié)束時(shí)在連線11上出現(xiàn)并且在那里一直保持到產(chǎn)生下一個(gè)順序控制信號(hào)時(shí)為止。在步驟F2，在下一個(gè)時(shí)鐘信號(hào)CT1的作用下，在地址存儲(chǔ)器14中的存儲(chǔ)位置由上述這個(gè)順序控制信號(hào)尋址并且可以被讀出。在CT1周期結(jié)束時(shí)在連線15上將出現(xiàn)指令存儲(chǔ)器16中的下一個(gè)指令的地址。在時(shí)鐘信號(hào)CT2的作用下，在步驟F3可以從指令存儲(chǔ)器16讀出有關(guān)的指令。在這一周期結(jié)束時(shí)在指令存儲(chǔ)器16的輸出端就可以得到這一指令。
因此在時(shí)鐘信號(hào)CT3起始處，在功能步驟F4期間，在順序控制寄存器12的輸入端即出現(xiàn)新的順序控制信號(hào)以備寫入。進(jìn)而，在功能步驟F5期間，在指令地址寄存器22的輸入端即出現(xiàn)新的指令地址以便由時(shí)鐘信號(hào)CT3寫入。最后，在功能步驟F6期間，在指令寄存器18的輸入端可以得到這個(gè)指令字，以便由時(shí)鐘信號(hào)CT3寫入。這樣一來，連線17和19就攜帶了由同時(shí)出現(xiàn)在連線13上的順序控制信號(hào)決定的過程中準(zhǔn)備執(zhí)行的指令。
在步驟F7，在第一時(shí)鐘信號(hào)CTO的下一個(gè)周期的作用下，在連線13上的順序控制信號(hào)把連線28上的一個(gè)或多個(gè)信號(hào)選入多路轉(zhuǎn)換器20。正在討論的連線與由各個(gè)順序控制信號(hào)相對(duì)應(yīng)的過程所控制的外圍設(shè)備相關(guān)聯(lián)。將所選的信號(hào)加到存儲(chǔ)這些信號(hào)的寄存器24的輸入端。與此同時(shí)，在功能步驟F8，從數(shù)據(jù)存儲(chǔ)器30中的由存在在連線19上的指令字部分所指定的地址中讀出一個(gè)數(shù)據(jù)字。經(jīng)過連線31將這個(gè)數(shù)據(jù)字加到算術(shù)和邏輯單元32和PLA 26。因?yàn)榫彌_存儲(chǔ)器34是由連線13上的控制信號(hào)尋址的，所以緩沖存儲(chǔ)器34也輸出這個(gè)地址上所具有的數(shù)據(jù)字以供給算術(shù)和邏輯單元32的另一個(gè)輸入端。為了得到指定的功能，還可以通過連線19上出現(xiàn)的指令字部分中的指定位數(shù)來調(diào)節(jié)緩沖存儲(chǔ)器34，因此在步驟F10中，在時(shí)鐘信號(hào)CT1結(jié)束時(shí)，在連線33上即出現(xiàn)由算術(shù)和邏輯單元32產(chǎn)生的數(shù)據(jù)字。同時(shí)，在步驟F9中，在PLA26中為這個(gè)過程而產(chǎn)生的下一個(gè)指令地址就出現(xiàn)在連線27上，即是這個(gè)順序控制信號(hào)的指令地址。在下一個(gè)時(shí)鐘信號(hào)CT2的作用下，在功能步驟F11中，將此新指令地址存儲(chǔ)在地址存儲(chǔ)器14中的與該順序控制信號(hào)有關(guān)的地址上，即存儲(chǔ)在現(xiàn)行過程所規(guī)定的地址上。
進(jìn)而，在步驟F12，連線33上的數(shù)據(jù)字被寫入緩沖存儲(chǔ)器34中的由連線13上的順序控制信號(hào)決定的地址上，也可能寫入到數(shù)據(jù)存儲(chǔ)器30內(nèi)，這主要由連線19上的指令字部分中的控制信號(hào)來決定。寫入到數(shù)據(jù)存儲(chǔ)器30中的寫入地址也要由連線19上的指令字部分所決定。于是就完成了一個(gè)指令的執(zhí)行過程。
但是在用于執(zhí)行步驟F7和F8的這一周期的時(shí)鐘信號(hào)CTO作用下，同時(shí)，還要執(zhí)行步驟F1，這也就是說產(chǎn)生了下一個(gè)順序控制信號(hào);這一信號(hào)通常屬于另一外圍設(shè)備的另一個(gè)過程。下一功能步驟F2、F3分別和步驟F9和F18、F11和F12按時(shí)間并行執(zhí)行。這就是說，寄存器12、18和22僅在時(shí)鐘信號(hào)CT3作用期間，即在功能步驟F11和F12中已經(jīng)存儲(chǔ)了以前所產(chǎn)生的地址或以前所產(chǎn)生的數(shù)據(jù)字時(shí)，才能接收它們的新內(nèi)容。
在附圖2所示的時(shí)間圖中，還沒有對(duì)外部連線38和數(shù)據(jù)存儲(chǔ)器30之間的連接電路36給予特殊的注意。然而我們假定對(duì)于附圖1中所示的系統(tǒng)，數(shù)據(jù)存儲(chǔ)器30是一個(gè)雙存取存儲(chǔ)器，在這種存儲(chǔ)器中的數(shù)據(jù)至少可以在兩個(gè)互相獨(dú)立的地址上同時(shí)讀出。因此幾乎可以立即執(zhí)行經(jīng)連線38來自外部的、對(duì)數(shù)據(jù)存儲(chǔ)器30的一個(gè)指定地址上的數(shù)據(jù)字的外部請(qǐng)求;至少對(duì)規(guī)定的數(shù)據(jù)存儲(chǔ)器30的工藝結(jié)構(gòu)而言僅需使此外部請(qǐng)求與內(nèi)部時(shí)鐘信號(hào)CT同步即可。但是為了在數(shù)據(jù)存儲(chǔ)器30的一個(gè)指定地址寫入一個(gè)經(jīng)連線38供給的數(shù)據(jù)字，經(jīng)連線38從外部提供的一個(gè)指令，就不能立即執(zhí)行，原因之一可能是，由一個(gè)指定地址讀出的并且出現(xiàn)在連線31上的數(shù)據(jù)字在讀出期間或在讀出之前沒有被一個(gè)來自外部的數(shù)據(jù)字抹去或立即改寫。這可能會(huì)產(chǎn)生不可預(yù)料的情況。因此，連接電路36由連線13上的順序控制信號(hào)控制。值得注意的是，假設(shè)對(duì)一個(gè)指定的順序控制信號(hào)而言，附圖1中所示的系統(tǒng)中沒有一個(gè)存儲(chǔ)器被來自這個(gè)相同系統(tǒng)的數(shù)據(jù)抹去，即地址存儲(chǔ)器14不接收任何一個(gè)新的地址，數(shù)據(jù)存儲(chǔ)器30或緩沖存儲(chǔ)器34不接收在連線33上存在的任何一個(gè)數(shù)據(jù)字。于是，在這個(gè)系統(tǒng)中實(shí)際上不執(zhí)行任何在后面將會(huì)起作用的功能，即該系統(tǒng)中的執(zhí)行過程是準(zhǔn)抑制的。對(duì)于這個(gè)特殊的順序控制信號(hào)，啟動(dòng)連接電路36，所以來自外部的數(shù)據(jù)字可以被寫入到這個(gè)數(shù)據(jù)存儲(chǔ)器。根據(jù)這種安排，根本不可能發(fā)生任何不可預(yù)料的擾動(dòng)。
對(duì)另一個(gè)最佳實(shí)施例的詳細(xì)描述附圖1中所示的系統(tǒng)僅包括那些最重要的電路。這就使某些必不可少的功能變得很困難或甚至于不可能實(shí)現(xiàn)。附圖3示出了能更加靈活工作的系統(tǒng)。用相同的標(biāo)號(hào)標(biāo)注與圖1相對(duì)應(yīng)的元件。
在附圖3所示的數(shù)據(jù)處理系統(tǒng)中，用于產(chǎn)生順序控制信號(hào)的定序器由一個(gè)計(jì)數(shù)器50，一個(gè)由計(jì)數(shù)器50尋址的定序器存儲(chǔ)器52和連接到存儲(chǔ)器52的另一個(gè)順序控制寄存器54組成。圖中還提供有一個(gè)起動(dòng)邏輯電路56，電路56根據(jù)經(jīng)連線3加入的一個(gè)復(fù)位信號(hào)，例如在起動(dòng)時(shí)使指令存儲(chǔ)器16的起動(dòng)指令地址置位。這時(shí)，在連線3上的這個(gè)復(fù)位信號(hào)將計(jì)數(shù)器50復(fù)位到其起動(dòng)位置，并且使起動(dòng)邏輯電路56置位，以致使得開關(guān)58達(dá)其右端位置。那么指令地址寄存器22的輸入端和指令存儲(chǔ)器16的地址輸入端，都與起動(dòng)邏輯電路的輸出端57相連接。計(jì)數(shù)器50的輸出也控制起動(dòng)邏輯電路56，電路56對(duì)第一個(gè)計(jì)數(shù)位置每次都產(chǎn)生一個(gè)指定的起動(dòng)地址。這些起動(dòng)地址例如可限定在一個(gè)邏輯電路或一個(gè)只讀存儲(chǔ)器內(nèi)。這些起動(dòng)地址接連不斷地出現(xiàn)在輸出端57上并且被寫入指令地址寄儲(chǔ)器22中，在連線23上的寄存器22的輸出信號(hào)保證PLA26在連線27上能形成起始地址。在連線27上的起始地址與上述之起動(dòng)地址相對(duì)應(yīng)并連續(xù)地寫入地址存儲(chǔ)器14中。發(fā)生在計(jì)數(shù)器50的位置和連線13上的有關(guān)順序控制信號(hào)之間的時(shí)間移動(dòng)，可以由相關(guān)的起動(dòng)地址予以處理。對(duì)于每一個(gè)不同順序控制信號(hào)而言，當(dāng)已經(jīng)將一個(gè)起始地址存儲(chǔ)在地址存儲(chǔ)器14中時(shí)，也就是說對(duì)每個(gè)與指定過程有關(guān)的順序控制信號(hào)而言，順序控制信號(hào)的數(shù)目或過程的數(shù)目已經(jīng)被固定時(shí)，則開關(guān)58轉(zhuǎn)接。這時(shí)，指令地址寄存器22的輸入端和指令存儲(chǔ)器16的輸入端都連接到地址存儲(chǔ)器14的輸出端。
一般而言，這時(shí)計(jì)數(shù)器50要以周期性重復(fù)的地址順序?qū)樞蚩刂拼鎯?chǔ)器52進(jìn)行尋址。指定的順序控制信號(hào)就被存儲(chǔ)在各個(gè)地址位置上。計(jì)數(shù)器50的容量以及由此產(chǎn)生的順序控制存儲(chǔ)器52的容量要大于不同順序控制信號(hào)的數(shù)目。因此，這些信號(hào)就能夠不止一次地按任意可選擇的順序，被存儲(chǔ)在存儲(chǔ)器52內(nèi)。故各個(gè)過程的指令也能夠以不同的出現(xiàn)頻率被執(zhí)行。附加的表1給出了一個(gè)實(shí)例，即兩個(gè)不同的串行數(shù)據(jù)的輸入/輸出連接方式的處理過程(用參考代號(hào)SIO和V24表示)，以及兩個(gè)定時(shí)器功能，記為定時(shí)器1(TIM1)和定時(shí)器2(TIM2)。因此，V24是一個(gè)眾所周知的串行通訊約定。在表1中，左邊一欄表示計(jì)數(shù)器50的位置，右邊一欄表示與存儲(chǔ)器52中存儲(chǔ)的順序控制信號(hào)有關(guān)的功能或過程。在右邊這欄中的空行表示對(duì)于相關(guān)的順序控制信號(hào)而言不執(zhí)行任何功能，即在這些時(shí)刻來自外部的一個(gè)數(shù)據(jù)字可以被寫入數(shù)據(jù)存儲(chǔ)器30中。
因?yàn)閮H有四個(gè)不同的過程要處理，所以這里僅需要四個(gè)不同順序控制信號(hào);這四個(gè)信號(hào)可以用兩位來編碼?？梢杂玫谌粊碇甘静粓?zhí)行任何指令的情況或者是允許將來自外部的數(shù)據(jù)字寫入數(shù)據(jù)存儲(chǔ)器30的情況。因此連線5和13可能由三個(gè)位線組成。對(duì)于第一位的一個(gè)數(shù)值，存儲(chǔ)功能也就是寫入地址存儲(chǔ)器和寫入緩沖存儲(chǔ)器34以及數(shù)據(jù)存儲(chǔ)器30的功能在該系統(tǒng)中是被禁止的。很明顯，各個(gè)順序控制信號(hào)的順序或者過程的順序可借助于順序控制存儲(chǔ)器52中相應(yīng)的內(nèi)容任意選擇。對(duì)于簡(jiǎn)單的應(yīng)用場(chǎng)合，例如當(dāng)圖3所示的系統(tǒng)在較高級(jí)別數(shù)據(jù)處理系統(tǒng)和外圍設(shè)備之間形成一個(gè)智能接口時(shí)，要在很大程度上確定出必要的功能，并且最好將順序控制存儲(chǔ)器52作成一個(gè)只讀存儲(chǔ)器。但在其它的應(yīng)用場(chǎng)合，也可以將存儲(chǔ)器52作成一個(gè)讀/寫存儲(chǔ)器，在指定情況下可用新的內(nèi)容改寫這種讀/寫存儲(chǔ)器;這一新的內(nèi)容可由外部供給，例如可由一個(gè)較高級(jí)別的系統(tǒng)供給。顯然，計(jì)數(shù)器50的容量可具有任意數(shù)值。對(duì)于簡(jiǎn)單的應(yīng)用場(chǎng)合，其容量可以固定。在其它應(yīng)用場(chǎng)合，其容量可在外部的控制下明顯地調(diào)整。
在圖3所示的系統(tǒng)中，攜帶由數(shù)據(jù)存儲(chǔ)器30讀出的數(shù)據(jù)字的連線31不直接連到每次產(chǎn)生下一個(gè)指令地址的PLA26的一個(gè)輸入端。而是將連線31連到寄存器24的另一個(gè)輸入端，寄存器24相應(yīng)地作得容量較大。圖3中還提供有另外兩個(gè)電路64和68，電路64和68也作成可編程邏輯陣列(PLA)的形式，即組合邏輯網(wǎng)絡(luò)，它能在指定的輸入信號(hào)組合作用下分別在輸出端65和69上產(chǎn)生指定的數(shù)據(jù)字。
PLA68由包含在指令地址寄存器22中的實(shí)際指令地址和由經(jīng)過線或線組28從外部輸入的并被多路轉(zhuǎn)換器20選擇后出現(xiàn)在線21上的信號(hào)所控制。這些信號(hào)代表了所說方式的條件信號(hào)。將PLA68的輸出69連到開關(guān)70的一個(gè)輸入端，開關(guān)70由線19上部分指令字的一個(gè)指定位控制。開關(guān)70還接到算術(shù)和邏輯單元32的一個(gè)輸入端。因此，對(duì)于指定的數(shù)據(jù)字而言，尤其是對(duì)于和外部條件信號(hào)有關(guān)的數(shù)據(jù)字而言，PLA68允許將數(shù)據(jù)字直接供給算術(shù)和邏輯單元32。需要幾個(gè)指令步驟的程序分枝現(xiàn)在是不需要的。
類似地，PLA64由存在于指令寄存器22中并經(jīng)過連線23輸出的現(xiàn)行指令地址以及由經(jīng)連線25輸出的寄存器24的內(nèi)容所控制。將PLA64的輸出連線65連到開關(guān)66的一個(gè)輸入端，開關(guān)66將由PLA64產(chǎn)生的而不是將經(jīng)連線33由算術(shù)和邏輯單元32輸出的數(shù)據(jù)字加到數(shù)據(jù)存儲(chǔ)器30的數(shù)據(jù)輸入端以備寫入之用。接著，這個(gè)數(shù)據(jù)字可經(jīng)過連線電路36和連線38輸出到外部。于是在某些指令的作用下，PLA64可對(duì)連線31上的數(shù)據(jù)字輸出重新編碼。要做到這一點(diǎn)可依靠在連線21上接收的條件信號(hào)，因此用連接到外部連線38的較高級(jí)別的數(shù)據(jù)處理系統(tǒng)來處理上述的連線31上的數(shù)據(jù)字輸出就更加容易和直接。
在算術(shù)和邏輯單元32的兩個(gè)輸入端中的每一個(gè)輸入端前面都有一個(gè)用小方塊表示的寄存器，在形成邏輯組合操作之前的一個(gè)指定的時(shí)刻(下面將對(duì)此進(jìn)行說明)這個(gè)寄存器接收輸入的數(shù)據(jù)字。這一點(diǎn)對(duì)數(shù)據(jù)存儲(chǔ)器30和緩沖存儲(chǔ)器34的許多技術(shù)實(shí)施方面都極具魅力，這是因?yàn)樵谒阈g(shù)和邏輯單元32之前的寄存器的輸入端上的數(shù)據(jù)字于是可能在算術(shù)和邏輯單元32已經(jīng)產(chǎn)生結(jié)果之前，并且在存儲(chǔ)這個(gè)結(jié)果之前就已經(jīng)消失了。
除了在連線33上的數(shù)據(jù)字外，算術(shù)和邏輯單元32還產(chǎn)生一些控制信號(hào)，這些控制信號(hào)例如可以表示一個(gè)范圍溢出并且這些控制信號(hào)被加到另一個(gè)存儲(chǔ)器72的輸入端，這個(gè)存儲(chǔ)器72稱為標(biāo)誌存儲(chǔ)器而且它也由順序控制信號(hào)尋址。算術(shù)和邏輯單元32的這些控制信號(hào)習(xí)慣上用于可能的程序分枝。因此，將標(biāo)誌存儲(chǔ)器72的輸出經(jīng)連線73和21連到寄存器24的輸入端。
連接到諸如外圍設(shè)備的輸出線42上的信號(hào)象附圖1所示的系統(tǒng)一樣，經(jīng)信號(hào)分離器40從連線17上的部分指令字中獲得，信號(hào)分離器40在順序控制信號(hào)的控制下將連線17連到線組42的一根線和一組線上。
在本實(shí)施例中，經(jīng)連接電路36連到外部的連線38被連到總線40上，總線40形成一個(gè)較高級(jí)別的數(shù)據(jù)系統(tǒng)的一部分，并且將識(shí)別連接電路36的特別是控制信號(hào)和地址信號(hào)提供給連線38。這些指出了在數(shù)據(jù)存儲(chǔ)器30中準(zhǔn)備讀出或?qū)懭氲牡刂??？偩€40將要讀出或?qū)懭氲臄?shù)據(jù)字送到此。另外，在總線40上還可以施加由與門-電路76產(chǎn)生的一個(gè)中斷信號(hào)。為此，還要提供一組寄存器74，寄存器組74由連線13上的順序控制信號(hào)控制。對(duì)于各順序控制信號(hào)中的每一個(gè)信號(hào)都配有一個(gè)控制寄存器。經(jīng)總線40可將信息寫入寄存器組74。與門-電路76的一個(gè)輸入端連到被順序控制信號(hào)選定的控制寄存器的輸出上。與門電路76的另一個(gè)輸入端接收連線19上的指令字部分的一個(gè)指定位。因此，在執(zhí)行一個(gè)指定的過程期間，當(dāng)對(duì)于一個(gè)指令而言，有關(guān)指令位已被置位時(shí)且同時(shí)相關(guān)的控制寄存器包含了預(yù)先規(guī)定的信息，則就有一個(gè)中斷信號(hào)經(jīng)總線40加到了這個(gè)較高級(jí)別的數(shù)據(jù)處理系統(tǒng)上。這樣，較高級(jí)別的數(shù)據(jù)處理系統(tǒng)就能夠決定它什么時(shí)候要接收一個(gè)中斷信號(hào)以及為哪一個(gè)過程接收中斷信號(hào)。
由順序控制信號(hào)尋址的寄存器組74還包括另一些稱之為停止寄存器的寄存器，其中的信息可經(jīng)總線40寫入。當(dāng)這種信息出現(xiàn)在一個(gè)由順序控制信號(hào)選定的停止寄存器內(nèi)時(shí)，這種信息被加到另一個(gè)與門-電路78的一個(gè)輸入端上。與門電路78的另一個(gè)輸入端由連線19上的指令字部分之另一位所控制。當(dāng)這一位具有一個(gè)指定數(shù)值時(shí)，其輸出79將輸出一個(gè)信號(hào)，這個(gè)輸出信號(hào)相對(duì)于有關(guān)的順序控制信號(hào)而言，即相對(duì)于有關(guān)的過程而言，將要禁止在地址存儲(chǔ)器14中寫入新內(nèi)容，可能還要禁止在數(shù)據(jù)存儲(chǔ)器30和緩沖存儲(chǔ)器34中寫入數(shù)據(jù)字。因此，較高級(jí)別的數(shù)據(jù)處理系統(tǒng)，可能要在預(yù)先確定的一點(diǎn)停止一個(gè)被選定的過程。僅僅在這一信息被抹去或者在其它信息經(jīng)總線40寫入寄存器組74中的有關(guān)寄存器時(shí)，這一過程將繼續(xù)進(jìn)行。
對(duì)時(shí)序執(zhí)行過程的描述與附圖1不同，時(shí)鐘產(chǎn)生器8能產(chǎn)生六個(gè)不同的連續(xù)時(shí)鐘信號(hào)C0至C5。值得注意的是，產(chǎn)生順序控制信號(hào)需要多個(gè)處理步驟。但這并不引起速度變慢，這一點(diǎn)將參照附圖4予以說明?，F(xiàn)按照相互的時(shí)間移動(dòng)分三級(jí)產(chǎn)生處理過程。在執(zhí)行附圖4最下邊的一個(gè)方塊中所示的指令期間，在中間的方塊中準(zhǔn)備好下一個(gè)指令，后一個(gè)指令屬于另外一個(gè)過程。同時(shí)在最上邊的一個(gè)方塊中產(chǎn)生出除此順序控制信號(hào)而外的下一個(gè)順序控制信號(hào)。
為作到這一點(diǎn)，在功能步驟F21中，第一周期的第二時(shí)鐘信號(hào)C1使計(jì)數(shù)器50前進(jìn)一個(gè)位置。在功能步驟F22中，在時(shí)鐘信號(hào)C2至C5期間，讀出存儲(chǔ)在順序控制存儲(chǔ)器52這一地址中的順序控制信號(hào)。這個(gè)信號(hào)在功能步驟F23中，在第二周期期間被時(shí)鐘信號(hào)CO寫寫入到寄存器54，因此這個(gè)信號(hào)在連線11上出現(xiàn)。在第二周期的時(shí)鐘信號(hào)C1和C2的作用下，在功能步驟F25中，從地址存儲(chǔ)器14讀出下一個(gè)指令的地址，因此在時(shí)鐘信號(hào)C2至C4的作用下，在功能步驟F26中，從指令存儲(chǔ)器16讀出相應(yīng)的指令。通過使用第二個(gè)時(shí)鐘周期的最后一個(gè)時(shí)鐘信號(hào)C5，在功能步驟F27中將從地址存儲(chǔ)器14讀出的地址寫入指令地址寄存器22，并且在功能步驟F28中，將讀出的指令寫入指令寄存器18。另外，在功能步驟F24中，連線11上出現(xiàn)的順序控制信號(hào)被寫入寄存器12，即將下一個(gè)順序控制信號(hào)之前的一個(gè)時(shí)鐘周期寫入到寄存器54。
這樣，當(dāng)?shù)谌齻€(gè)周期的第一時(shí)鐘信號(hào)C0出現(xiàn)時(shí)，指令字就出現(xiàn)在連線17和19上，所以數(shù)據(jù)存儲(chǔ)器30在功能步驟F30中被尋址和讀出。但是，PLA68隨后要接收其有效輸入信號(hào)，即連線23上的現(xiàn)行指令地址和連線21上的條件信號(hào)，同時(shí)緩沖寄存器34和標(biāo)誌寄存器72都是由這樣確認(rèn)的功能控制信號(hào)控制的。因此，在功能步驟F31中，在下一個(gè)時(shí)鐘信號(hào)C1的作用下，在算術(shù)和邏輯單元32的兩個(gè)輸入端前邊的兩個(gè)寄存器就接收被加入的數(shù)據(jù)字，但是，出現(xiàn)在連線21上的條件信號(hào)被寫入寄存器24中，并且從數(shù)據(jù)存儲(chǔ)器30讀出并且出現(xiàn)在連線31上的數(shù)據(jù)字也被寫入存儲(chǔ)器24中。
在下邊兩個(gè)時(shí)鐘信號(hào)C2和C3的作用下，在功能步驟F32中，F(xiàn)LA26可能為這一過程在連線27上產(chǎn)生下一個(gè)指定地址。在功能步驟F33中，算術(shù)和邏輯單元32可能將兩個(gè)被加入的數(shù)據(jù)字組合起來，組合的結(jié)果在連線33上被輸出出去。在下一個(gè)時(shí)鐘信號(hào)C4的作用下，在功能步驟F34中，在連線27上出現(xiàn)的下一個(gè)指令地址被寫入地址存儲(chǔ)器14中。輸入的地址由連線13上的順序控制信號(hào)決定。在功能步驟F35中，將可能由算術(shù)和邏輯單元32產(chǎn)生的一個(gè)控制信號(hào)，寫入到標(biāo)誌存儲(chǔ)器72中，并將在連線33上產(chǎn)生的數(shù)據(jù)字寫入到緩沖存儲(chǔ)器34中，當(dāng)開關(guān)66處于其下面的位置時(shí)，上述數(shù)據(jù)字也可以寫入到數(shù)據(jù)存儲(chǔ)器30。當(dāng)開關(guān)66處于其上端位置時(shí)，在連線65上被PLA64產(chǎn)生的數(shù)據(jù)字被寫入到數(shù)據(jù)存儲(chǔ)器30，其原因在于PLA64的輸入依然有效;程序地址寄存器22的內(nèi)容僅在為功能步驟F27所表明的時(shí)鐘信號(hào)C5的作用下才能改變。因此，按三重時(shí)間交叉的形式來執(zhí)行各個(gè)指令。
對(duì)連線電路的描述在附圖1和3中所示系統(tǒng)中采用的電路，例如存儲(chǔ)器、寄存器或一些可編程邏輯陣列(PLA)，全都有勿需詳細(xì)敘述的結(jié)構(gòu)。只有附圖1和3中所示的尤其要和被加入的信號(hào)和時(shí)鐘信號(hào)同步的連接電路36將參照附圖5給以介紹。
在附圖5中，和附圖3中的總線40相連的連接電路38包括一個(gè)數(shù)據(jù)連線87、一個(gè)地址連線88和兩個(gè)控制連線89、90;數(shù)據(jù)連線87包括多個(gè)平行線，并能并行地輸出或接收數(shù)據(jù)字;地址連線88也包括一系列平行線，通過這些平行線將一個(gè)地址加到該連接電路;通過連線89和90發(fā)送諸如有效信號(hào)、讀/寫控制信號(hào)、應(yīng)答信號(hào)和可能的時(shí)鐘信號(hào)等控制信號(hào)。
以并行方式經(jīng)連線88供給的地址的較高有效地址位被加到一個(gè)地址譯碼器80，地址譯碼器80在地址信號(hào)已經(jīng)變得穩(wěn)定時(shí)經(jīng)連線89接收一個(gè)有效信號(hào)。經(jīng)連線90加入一個(gè)時(shí)鐘信號(hào)。當(dāng)?shù)刂纷g碼器80判定出總線40由較高級(jí)別的數(shù)據(jù)處理系統(tǒng)發(fā)送的地址的確打算是給連線電路36所用時(shí)，地址譯碼器80就在連線81上產(chǎn)生一個(gè)控制信號(hào)。這一控制信號(hào)就控制了存儲(chǔ)較低有效地址位的地址緩沖路84，這一控制信號(hào)還控制同步電路82，在同步電路82中經(jīng)連線90加入的外部時(shí)鐘信號(hào)和內(nèi)部時(shí)鐘信號(hào)C6被同步并且啟動(dòng)了其它一些控制功能。
對(duì)于數(shù)據(jù)存儲(chǔ)器30中的讀出操作，較高有效地址位激勵(lì)了譯碼器80，從而經(jīng)連線81上的一個(gè)信號(hào)控制地址緩沖器84，以存儲(chǔ)較低有效地址位，這個(gè)較低有效地址位指出在數(shù)據(jù)存儲(chǔ)器30中的準(zhǔn)備要讀出數(shù)據(jù)字的那個(gè)地址。這一地址隨后即出現(xiàn)在連線85上。
經(jīng)連線90也將一個(gè)輸入的讀出控制信號(hào)經(jīng)同步電路82和連線83加到先進(jìn)先出(FIFO)控制電路92上，電路92控制一個(gè)用暫時(shí)接收數(shù)據(jù)字的FIFO存儲(chǔ)器94。經(jīng)控制電路92還要加入讀/寫控制信號(hào)，這是因?yàn)檫@個(gè)控制信號(hào)必須與為下述的寫入操作的另外一些信號(hào)組合起來。對(duì)一個(gè)讀出操作，控制電路92在連線93上立即產(chǎn)生一個(gè)讀出控制信號(hào)。
這個(gè)讀出控制信號(hào)將開關(guān)96置到其左邊位置，所以在連線85上出現(xiàn)的地址經(jīng)過連線37被加到數(shù)據(jù)存儲(chǔ)器30的外部地址輸入端。在時(shí)鐘信號(hào)CO的控制下數(shù)據(jù)存儲(chǔ)器30就立即執(zhí)行一個(gè)讀出操作，這在附圖4的功能步驟F30中已經(jīng)作了說明。在分開的數(shù)據(jù)輸出39b上讀出的數(shù)據(jù)字在時(shí)鐘信號(hào)C1的控制下被寫入數(shù)據(jù)緩沖器86。因此，在和總線40相連的連線87上可得到這個(gè)數(shù)據(jù)字的時(shí)間不晚于下一個(gè)時(shí)鐘信號(hào)C2開始的時(shí)間。通過使用這一時(shí)鐘信號(hào)同步電路82即在連線90上產(chǎn)生一個(gè)應(yīng)答信號(hào)，其條件是在時(shí)鐘信號(hào)CO之前就已得到了這一地址。因此，如果在總線40上的多個(gè)讀出請(qǐng)求足夠快速地彼此銜接，則就可以直接連續(xù)不斷地讀出這些數(shù)據(jù)字。
對(duì)于在存儲(chǔ)器30內(nèi)的寫入操作，以和上述相同的方式加入地址，并經(jīng)連線83將寫入控制信號(hào)加到FIFO控制電路92。另外，經(jīng)連線87還要加入準(zhǔn)備寫入的數(shù)據(jù)字。除了在讀出指令情況下，數(shù)據(jù)緩沖器86的輸出端都被控制在高阻狀態(tài)。僅在一個(gè)相應(yīng)的順序控制信號(hào)的控制下才可能將數(shù)據(jù)字寫入存儲(chǔ)器30。這可能要求時(shí)鐘信號(hào)CO至C5的幾個(gè)周期。尤其是在有多個(gè)數(shù)據(jù)字要直接連線寫入時(shí)，總線40可能會(huì)阻塞一延長(zhǎng)了時(shí)間，這是因?yàn)榭偩€40必須將這些數(shù)據(jù)字至少保持到它們都已經(jīng)被寫入時(shí)為止。因此還提供了一個(gè)FIFO存儲(chǔ)器94形式的緩沖器，它能夠存儲(chǔ)多個(gè)連續(xù)的數(shù)據(jù)字。因?yàn)閷?duì)于每一個(gè)數(shù)據(jù)字都必須記住它們要存儲(chǔ)的地址，所以FIFO存儲(chǔ)器94還要存儲(chǔ)經(jīng)連線85加入的和這些數(shù)據(jù)字對(duì)應(yīng)的那些地址。
因此，寫入控制信號(hào)一到達(dá)，F(xiàn)IFO控制電路92立刻經(jīng)連線98激勵(lì)FIFO存儲(chǔ)器94，所以連線87上的數(shù)據(jù)字同連線85上的有關(guān)地址一道都被寫入。取決于存儲(chǔ)器94的工藝結(jié)構(gòu)，將必須等待一個(gè)具有系統(tǒng)內(nèi)本身的時(shí)鐘周期的指定的時(shí)鐘信號(hào)。在存儲(chǔ)器94內(nèi)一旦寫入操作完成，就通過同步電路82在連線90上輸出一個(gè)應(yīng)答信號(hào)，這樣就可以加入下一個(gè)數(shù)據(jù)字及其相關(guān)的地址。
僅在相應(yīng)的順序控制信號(hào)出現(xiàn)在連線13上時(shí)，才能在連線93上產(chǎn)生一個(gè)寫入信號(hào)，從而使開關(guān)94置到右邊位置。然后經(jīng)連線37將最近寫入FIFO存儲(chǔ)器94內(nèi)并且出現(xiàn)在連線95上的最小地址加入到數(shù)據(jù)存儲(chǔ)器30的地址輸入端。與此同時(shí)，F(xiàn)IFO存儲(chǔ)器94經(jīng)連線39a輸出最近存儲(chǔ)的最小數(shù)據(jù)字。在下一個(gè)時(shí)鐘信號(hào)C4的控制下將這個(gè)數(shù)據(jù)字寫入數(shù)據(jù)存儲(chǔ)器30。
對(duì)于來自FIFO存儲(chǔ)器94的下一個(gè)數(shù)據(jù)字的寫入，要等待在連線13上的有關(guān)順序控制信號(hào)的下一次出現(xiàn)。FIFO控制電路92在監(jiān)視是否FIFO存儲(chǔ)器94仍然包含有準(zhǔn)備寫入的數(shù)據(jù)字。當(dāng)外部供給的準(zhǔn)備寫入的數(shù)據(jù)字多于目前FIFO存儲(chǔ)器94中能夠存儲(chǔ)的數(shù)據(jù)字時(shí)，控制電路92就在連線91上產(chǎn)生一個(gè)阻塞信號(hào)，于是通過同步電路82就在連線90上產(chǎn)生了一個(gè)相應(yīng)的信號(hào)。這時(shí)通過總線40時(shí)可以不加入另外的數(shù)據(jù)字，并且保持住最近已加入的數(shù)據(jù)字。
上述系統(tǒng)尤其適用于作為較高級(jí)別數(shù)據(jù)處理系統(tǒng)和幾個(gè)外部串行數(shù)據(jù)或控制連線之間的一個(gè)接口，該系統(tǒng)可按由時(shí)間交叉產(chǎn)生的準(zhǔn)并行方式工作。上述系統(tǒng)還可以用于其它場(chǎng)合有幾個(gè)過程要準(zhǔn)備同時(shí)完成的場(chǎng)合;對(duì)于速度無苛刻的要求的場(chǎng)合。上述系統(tǒng)原則上適用于不同的應(yīng)用場(chǎng)合，只需對(duì)控制存儲(chǔ)器的內(nèi)容(如指令存儲(chǔ)器16，順序控制存儲(chǔ)器52)和PLA26，64以及68的結(jié)構(gòu)進(jìn)行改動(dòng)即可。
可以將以上所述的多個(gè)電路，根據(jù)準(zhǔn)備完成的功能的級(jí)別和各個(gè)方塊圖的級(jí)別，按照慣用的工藝實(shí)施成一個(gè)集成電路。
表1計(jì)數(shù)器50 過程01 TIM12 SIO3 V244 TIM256 V247 TIM189 SIO10 TIM21112 V2413 TIM11415 SIO16 TIM21718 V2419 TIM120
表1計(jì)數(shù)器50 過程21 SIO22 TIM22324 V2425 TIM12627 SIO28 TIM229 V2權(quán)利要求
1.一種集成電路數(shù)據(jù)處理系統(tǒng)，用于時(shí)間交叉準(zhǔn)并行地執(zhí)行多個(gè)過程，其特征在于它包括一個(gè)用于產(chǎn)生多重脈沖時(shí)鐘周期的序列的時(shí)鐘發(fā)生器；一個(gè)定序器，用于在周期發(fā)生的時(shí)鐘脈沖控制下輸出順序控制信號(hào)的連續(xù)周期，每一個(gè)不同順序控制信號(hào)都和一個(gè)不同的過程相關(guān)；一個(gè)地址存儲(chǔ)器，它由所說的定序器供給信號(hào)，用來存儲(chǔ)多個(gè)指令存儲(chǔ)器地址，每一個(gè)指令存儲(chǔ)器地址都可由一個(gè)有關(guān)的順序控制信號(hào)進(jìn)行尋址；一個(gè)由所說的地址存儲(chǔ)器供給信號(hào)的指令存儲(chǔ)器，用于接收所說指令存儲(chǔ)器地址；一個(gè)由所說的指令存儲(chǔ)器供給信號(hào)的指令寄存器，用于接收這樣尋址的一個(gè)指令；一個(gè)由所說地址存儲(chǔ)器供給信號(hào)并且還有條件/數(shù)據(jù)輸入端的地址產(chǎn)生器，用來產(chǎn)生一個(gè)轉(zhuǎn)送給地址存儲(chǔ)器的一個(gè)數(shù)據(jù)輸入端的指令，它就是所研究過程的下一個(gè)隨后的指令存儲(chǔ)器地址，所說條件/數(shù)據(jù)輸入端通過數(shù)據(jù)字的相互連接供給信號(hào)；一個(gè)有兩個(gè)數(shù)據(jù)字輸入端并且還有一個(gè)由所說指令寄存器供給的第一控制輸入端的算術(shù)和邏輯單元，用于在現(xiàn)行指令控制下對(duì)在所說數(shù)據(jù)字輸入端上可以接收到的兩個(gè)數(shù)據(jù)字執(zhí)行一個(gè)組合操作；一個(gè)具有由所說算術(shù)和邏輯單元供給信號(hào)的第三數(shù)據(jù)字輸入端的緩沖存儲(chǔ)器，用于從所說的組合中接收一個(gè)組合結(jié)果字，并且它還有一個(gè)第一數(shù)據(jù)字輸出端，用于饋送所說的兩上數(shù)據(jù)字輸入中的一個(gè)預(yù)先規(guī)定的輸入，所說的緩沖存儲(chǔ)器有多個(gè)存儲(chǔ)器位置，每一個(gè)位置都可由相關(guān)的順序控制信號(hào)尋址并且每一個(gè)位置都分配給一個(gè)相關(guān)的過程；一個(gè)具有一個(gè)由所說指令寄存器供給信號(hào)的第一地址輸入端，一個(gè)由所說第一數(shù)據(jù)字輸出端供給信號(hào)的第四數(shù)據(jù)字輸入端和一個(gè)第二數(shù)據(jù)字輸出端的數(shù)據(jù)存儲(chǔ)器，用于輸出所說兩個(gè)數(shù)據(jù)字輸入中的另外一個(gè)；以及具有一個(gè)外部輸入端和一個(gè)外部輸出端，還有一個(gè)由所說定序器供給信號(hào)的第二控制輸入端的連接電路裝置，用于有選擇地并且定向地選通所說外部輸入端和外部輸出端以便和所說數(shù)據(jù)存儲(chǔ)器進(jìn)行信息交換。
2.根據(jù)權(quán)利要求
1所述的集成電路數(shù)據(jù)處理系統(tǒng)，其特征在于所說的連接電路裝置有一個(gè)輸入選擇器，用來選擇性地將一個(gè)外部輸入信號(hào)或條件信號(hào)轉(zhuǎn)送給所說的地址產(chǎn)生器。
3.根據(jù)權(quán)利要求
1所述的集成電路數(shù)據(jù)處理系統(tǒng)，其特征在于所說的連接電路裝置有一個(gè)輸出選擇器，用來選擇性地轉(zhuǎn)送一個(gè)來自所說指令寄存器的指令信號(hào)或一個(gè)外部輸出信號(hào)。
4.根據(jù)權(quán)利要求
1所述的集成電路數(shù)據(jù)處理系統(tǒng)，其特征在于指令地址寄存器連接在所說地址存儲(chǔ)器和所說地址產(chǎn)生器之間，其中所說的定序器有一個(gè)第一輸出端用于對(duì)順序控制寄存器供給信號(hào)，以順序控制寄存器有一個(gè)第二輸出端，其中所說的第一輸出端將一個(gè)讀出控制信號(hào)饋送給所說地址存儲(chǔ)器，所說的第二輸出端將一個(gè)寫入控制信號(hào)饋送給所說地址存儲(chǔ)器，所說的第二輸出還對(duì)緩沖存儲(chǔ)器尋址并且給所說連接電路裝置產(chǎn)生控制信號(hào)，指令寄存器(18)、指令地址寄存器(22)，地址存儲(chǔ)器(14)、順序控制寄存器(12)、緩沖存儲(chǔ)器(34)以及數(shù)據(jù)存儲(chǔ)器(30)這些電路的控制時(shí)鐘輸入端都和時(shí)鐘產(chǎn)生器(8)的時(shí)鐘輸出端(6)相連，它們之間的連接方式可使得步驟的第一順序和步驟的第二順序能并行地完成，因此每次至少能并行地執(zhí)行兩個(gè)過程。上面所說的第一順序是產(chǎn)生一個(gè)順序控制信號(hào)，尋址地址存儲(chǔ)器(14)并為指令存儲(chǔ)器(16)讀出一個(gè)新的地址，讀出一個(gè)被尋址的指令字，并且在指令寄存器(18)內(nèi)存儲(chǔ)指令字，在指令地址寄存器(22)內(nèi)存儲(chǔ)新地址，在順序控制寄存器(12)內(nèi)存儲(chǔ)順序控制信號(hào)，上面所說的第二順序是讀出由指令寄存器(18)尋址的數(shù)據(jù)存儲(chǔ)器(30)的位置和由順序控制寄存器(12)尋址的緩沖存儲(chǔ)器(34)的位置，根據(jù)在條件/數(shù)據(jù)輸入端的指令地址寄存器(22)信號(hào)的內(nèi)容處理被讀出的數(shù)據(jù)并在地址產(chǎn)生器(26)中產(chǎn)生新指令存儲(chǔ)器地址，以及在地址存儲(chǔ)器(14)中存儲(chǔ)組合結(jié)果并且存儲(chǔ)新的指令存儲(chǔ)地址。
5.根據(jù)權(quán)利要求
4所述的數(shù)據(jù)處理系統(tǒng)，其特征在于定序器(10)包括有一個(gè)順序計(jì)數(shù)器(50)，計(jì)數(shù)器(50)的容量至少要等于不同順序控制信號(hào)的預(yù)先確定的最大數(shù)目，定序器(10)還包括有一個(gè)由順序計(jì)數(shù)器(50)尋址的順序控制存儲(chǔ)器(52)，存儲(chǔ)器(52)在各存儲(chǔ)位置包含有不同的順序控制信號(hào)。
6.根據(jù)權(quán)利要求
5所述的數(shù)據(jù)處理系統(tǒng)，其特征在于定序器(10)包括另一個(gè)順序控制寄存器(54)，寄存器(54)由順序控制存儲(chǔ)器供給信號(hào)并且在第一輸出端輸出順序控制信號(hào)，順序計(jì)數(shù)器(50)、順序存儲(chǔ)器(52)以及另一個(gè)順序控制寄存器(54)這些電路的控制時(shí)鐘輸入端與時(shí)鐘產(chǎn)生器(8)的時(shí)鐘輸出端(6)相連，它們之間的連接方式要能使得步驟的第三順序與第一順序和第二順序并行地產(chǎn)生。這個(gè)第三順序是增長(zhǎng)順序計(jì)數(shù)器(50)的計(jì)數(shù)，讀出順序控制存儲(chǔ)器(52)，將讀出的順序控制信號(hào)寫入到另一個(gè)順序控制寄存器(54)。
7.根據(jù)權(quán)利要求
5或6所述的數(shù)據(jù)處理系統(tǒng)，其特征在于順序計(jì)數(shù)器(50)的容量是可以調(diào)整的。
8.根據(jù)權(quán)利要求
5至7中任何一個(gè)所述的數(shù)據(jù)處理系統(tǒng)，其特征在于順序控制存儲(chǔ)器(52)是可以用電的方法改寫的。
9.根據(jù)權(quán)利要求
1至8中任何一個(gè)權(quán)利要求
所述的數(shù)據(jù)處理系統(tǒng)，其特征在于提供了第一只讀存儲(chǔ)器(64)，存儲(chǔ)器(64)由指令地址寄存器(22)的內(nèi)容、從數(shù)據(jù)存儲(chǔ)器(30)讀出的數(shù)據(jù)以及至少一個(gè)條件信號(hào)并行地尋址且存儲(chǔ)器(64)的輸出數(shù)據(jù)被供到由指令寄存器的一個(gè)輸出端控制的第一開關(guān)，這個(gè)數(shù)據(jù)處理系統(tǒng)用在第一開關(guān)位置使所說第三和第四數(shù)據(jù)字輸入端由所說第一只讀存儲(chǔ)器供給信號(hào)，而不是在第二開關(guān)位置由所說算術(shù)和邏輯單元供給信號(hào)。
10.根據(jù)權(quán)利要求
1至9中任何一條權(quán)利要求
所述的數(shù)據(jù)處理系統(tǒng)，其特征在于提供有第二只讀存儲(chǔ)器(68)，存儲(chǔ)器(68)由指令地址寄存器(22)的內(nèi)容和至少一個(gè)條件信號(hào)并行地尋址，存儲(chǔ)器(68)的輸出數(shù)據(jù)被加到由指令寄存器另一個(gè)輸出端控制的第二開關(guān)，用于在第三個(gè)位置使所說兩個(gè)數(shù)據(jù)字輸入端中的一個(gè)預(yù)先確定的輸入端，輸入端由所說第二數(shù)據(jù)字輸出端供給信號(hào)，而不是在第四個(gè)位置由所說第一數(shù)據(jù)字輸出端供給信號(hào)。
11.根據(jù)權(quán)利要求
1至10中任何一條權(quán)利要求
所述的數(shù)據(jù)處理系統(tǒng)，其特征在于，在算術(shù)和邏輯單元(32)的兩個(gè)數(shù)據(jù)字輸入端以及在地址產(chǎn)生器(26)的數(shù)據(jù)/條件信號(hào)輸入端之前都有一個(gè)緩沖寄存器(24)，所有這些緩沖寄存器或在數(shù)據(jù)存儲(chǔ)器(30)讀出之后、或在緩沖存儲(chǔ)器(34)讀出之后立刻就接收被加入的數(shù)據(jù)。
12.根據(jù)權(quán)利要求
1至11中任何一條權(quán)利要求
所述的數(shù)據(jù)處理系統(tǒng)，其特征在于，算術(shù)和邏輯單元(32)的一個(gè)控制輸出(進(jìn)位、零交叉或符號(hào)改變)供到一個(gè)標(biāo)誌存儲(chǔ)器(72)，存儲(chǔ)器(72)有多個(gè)也是由不同順序控制信號(hào)的數(shù)目決定的并由順序控制信號(hào)尋址的存儲(chǔ)位置，標(biāo)誌存儲(chǔ)器(72)的輸出至少在所說數(shù)據(jù)/條件輸入端供給一個(gè)條件信號(hào)。
13.根據(jù)權(quán)利要求
2或3所述的數(shù)據(jù)處理系統(tǒng)，其特征在于，輸入選擇器是一個(gè)多重多路轉(zhuǎn)換器，它由順序控制信號(hào)控制并且至少能從多個(gè)輸入線組中的一個(gè)組(每次這個(gè)組都和不同順序控制信號(hào)有關(guān))的輸入線(28)上的信號(hào)中引出某些順序控制信號(hào)，指令字的輸出選擇器(40)是一個(gè)多重信號(hào)分離器，它由順序控制信號(hào)控制并且它至少將指令寄存器(18)的某些輸出連接到多個(gè)輸出線組中的一個(gè)組(每次這個(gè)組都和不同順序控制信號(hào)有關(guān))的輸出線(42)上。
14.根據(jù)權(quán)利要求
10所述的數(shù)據(jù)處理系統(tǒng)，其特征在于，連接電路裝置包括一個(gè)數(shù)據(jù)連接電路，它僅在來自系統(tǒng)外部的控制信號(hào)的控制下才被連接到數(shù)據(jù)存儲(chǔ)器(30)上，并且通過使用數(shù)據(jù)連接電路(36)內(nèi)的同步電路(82、90、92、94)與時(shí)鐘產(chǎn)生器(8)的時(shí)鐘信號(hào)同步并且還與順序控制信號(hào)同步，至少有一個(gè)預(yù)先確定的順序控制信號(hào)禁止將數(shù)據(jù)從算術(shù)和邏輯單元(32)或從第一只讀存儲(chǔ)器(64)寫入到數(shù)據(jù)存儲(chǔ)器(30)。
15.根據(jù)權(quán)利要求
14所述的數(shù)據(jù)處理系統(tǒng)，其特征在于，同步電路包括一個(gè)緩沖存儲(chǔ)器(92)，最好將它做成先進(jìn)先出存儲(chǔ)器(FIFO)，在時(shí)鐘信號(hào)和順序控制信號(hào)的控制下它接收來自于外部并被加入到連接電路(36)上的準(zhǔn)備寫入的數(shù)據(jù)以及供給數(shù)據(jù)存儲(chǔ)器(30)的有關(guān)地址。
16.根據(jù)權(quán)利要求
14或15所述的數(shù)據(jù)處理系統(tǒng)，其特征在于，數(shù)據(jù)存儲(chǔ)器(30)被構(gòu)造成一個(gè)雙存取存儲(chǔ)器，可以以和時(shí)間無關(guān)的方式在通過分開的地址輸入端加上的兩個(gè)任意地址上從這種存儲(chǔ)器讀出數(shù)據(jù)，供在分開的數(shù)據(jù)輸出端(31，39)上輸出。
17.根據(jù)權(quán)利要求
14至16中任何一條權(quán)利要求
所述的數(shù)據(jù)處理系統(tǒng)，其特征在于，對(duì)用于較高級(jí)別的數(shù)據(jù)處理系統(tǒng)的多個(gè)輸入/輸出裝置操作的準(zhǔn)同時(shí)控制而言，將該數(shù)據(jù)處理系統(tǒng)連到數(shù)據(jù)連接電路(36)，將輸入/輸出裝置連到連接電路裝置的另一部分(20，40)以便得到條件信號(hào)或指令字。
18.根據(jù)權(quán)利要求
17所述的數(shù)據(jù)處理系統(tǒng)，其特征在于，還要提供一組寄存器(74)，它包含與不同順序控制信號(hào)的數(shù)目相對(duì)應(yīng)的多個(gè)控制寄存器，所說控制寄存器可以由較高級(jí)別數(shù)據(jù)處理系統(tǒng)進(jìn)行訪問，每一個(gè)控制寄存器都和另一個(gè)順序控制信號(hào)相關(guān)，當(dāng)在一個(gè)指定的順序控制信號(hào)期間有關(guān)的控制寄存器以及一個(gè)預(yù)先確定的指令寄存器的輸出同時(shí)都攜帶有預(yù)先確定的數(shù)值時(shí)，邏輯電路(76)產(chǎn)生一個(gè)控制信號(hào)，特別是產(chǎn)生一個(gè)中斷信號(hào)。
19.根據(jù)權(quán)利要求
17或18所述的數(shù)據(jù)處理系統(tǒng)，其特征在于，寄存器組(74)還包括有多個(gè)停止寄存器，它和不同順序控制信號(hào)的數(shù)目相對(duì)應(yīng)，所說停止寄存器可由較高級(jí)別的數(shù)據(jù)處理系統(tǒng)訪問并且和各個(gè)順序控制信號(hào)有關(guān)，當(dāng)在一個(gè)指定的順序控制信號(hào)期間有關(guān)的停止寄存器和指令寄存器(18)的預(yù)先確定的輸出都攜帶有預(yù)先確定的數(shù)值時(shí)，第二邏輯電路(78)產(chǎn)生一個(gè)阻塞信號(hào)，它禁止數(shù)據(jù)寫入所有的存儲(chǔ)器(14，30，34，72)。
專利摘要
在許多應(yīng)用中，單片微處理器暫時(shí)沒有配有控制功能，則必須由一裝置來執(zhí)行許多慢的控制功能。根據(jù)本發(fā)明提供一個(gè)控制一地址存儲(chǔ)器的定序器。該定序器裝入一個(gè)與一序列控制信號(hào)有關(guān)的控制操作的下一指令。定序器還控制一個(gè)用于算術(shù)邏輯元素的緩沖器，時(shí)間交叉地指行許多操作，由更進(jìn)一步的中間存儲(chǔ)器來形成一流水線結(jié)構(gòu)。
文檔編號(hào)G06F9/46GK86106826SQ86106826
公開日1987年6月10日 申請(qǐng)日期1986年9月9日
發(fā)明者岡特·齊默, 德克·布朗, 塞西爾·赫茨·卡普林斯基 申請(qǐng)人:菲利蒲光燈制造公司導(dǎo)出引文BiBTeX, EndNote, RefMan