專利名稱：個(gè)人電腦的可升級(jí)化母板的制作方法
技術(shù)領(lǐng)域：
本實(shí)用新型涉及一種可升級(jí)電腦系統(tǒng)，更確切地說是涉及一種可與低價(jià)格高性能PC機(jī)兼容的可升級(jí)母板。
對(duì)于個(gè)人電腦PC機(jī)購(gòu)買者而言，他們最關(guān)心的是所買的電腦是否過時(shí)，也就是說所購(gòu)系統(tǒng)是否具有執(zhí)行下一代軟件版本的處理能力及性能。
現(xiàn)在可得到的軟件版本大都是為目前流行的386電腦系統(tǒng)所寫，此386系統(tǒng)是根據(jù)80386微處理器的一些版本中的一個(gè)所作，如Santa Clara。CA的Intel公司80386－25／33MHZ或Advanced Micro Devices公司AM386－40MGZ，然而由于Intel公司引入了功能更強(qiáng)的80486微處理器，就有更多以486為基礎(chǔ)的系統(tǒng)新軟件版本出現(xiàn)，而現(xiàn)存的軟件版本則被升級(jí)以利用80486 CPU更多的功能及性能，80486 CPU能使DOS、OS／2、Windows、Unix系統(tǒng)V及所有的386應(yīng)用軟件具有最高的性能。
由于以486為基礎(chǔ)的系統(tǒng)比以386為基礎(chǔ)的系統(tǒng)貴1000美元甚至更多，許多可能的購(gòu)買者不知道是否值得花這么多額外的錢來?yè)Q得他們現(xiàn)在還不需要的處理能力，因?yàn)樵谖磥?，?dāng)80486 CPU在工業(yè)界更普及時(shí)，就可能降價(jià)，尤其對(duì)于那些定期批量購(gòu)買電腦系統(tǒng)的公司來說更要考慮這個(gè)問題，然而，為了利用這些升級(jí)的軟件版本，硬件通常也要跟著改變，這會(huì)用去公司的一大筆預(yù)算，所以公司希望購(gòu)買低價(jià)格可升級(jí)的硬件。
要將以386為基礎(chǔ)的系統(tǒng)升級(jí)到以486為基礎(chǔ)，首先要面對(duì)的問題是雖然這兩個(gè)微處理器為百分之百兼容，但具有不同的接腳配置，因此在一將386 CPU直接插入母板的固定系統(tǒng)中，整個(gè)母板要以采用486 CPU的母板取代。如果386－486的軟件版本升級(jí)每六個(gè)月進(jìn)行一次，舊的386系統(tǒng)很快就會(huì)過時(shí)，那未整個(gè)母板的更換價(jià)格將十分驚人。
為克服上述問題，許多賣主提供了模塊化可升級(jí)設(shè)備，設(shè)備中有一模塊結(jié)構(gòu)，包括裝在卡上的微處理器，插在制造者母板上的一特殊但通常是專用的擴(kuò)充槽內(nèi)。在將設(shè)備由386升級(jí)到以486為基礎(chǔ)的系統(tǒng)時(shí)，用戶只要購(gòu)買包括有486CPU的新卡，將卡插入適當(dāng)?shù)臄U(kuò)充槽中即可，這種方法，在工業(yè)上稱為“模塊化升級(jí)”，有下列缺點(diǎn)第一個(gè)缺點(diǎn)是在已有系統(tǒng)中安裝模塊結(jié)構(gòu)或升級(jí)CPU是一件難事，許多母板制造商從銷售目的出發(fā)對(duì)其模塊化可升級(jí)CPU卡做專門而獨(dú)特的設(shè)計(jì)，約束用戶必須購(gòu)買同一制造商的母板及升級(jí)CPU卡，妨礙用戶廣泛選擇不同制造商的產(chǎn)品。
第二個(gè)缺點(diǎn)是可升級(jí)CPU卡價(jià)格昂貴，因?yàn)樵S多的模塊化可升級(jí)設(shè)備在升級(jí)CPU卡上還制作了高速RAM等系統(tǒng)部件，并重新設(shè)計(jì)匯流排以操作此模塊化卡，使設(shè)備在基本價(jià)格外又增加了800～1000美元，此外，由于卡是用印刷電路板的技術(shù)制作的，也要占用成本，上述費(fèi)用及集成電路測(cè)試和系統(tǒng)測(cè)試的消耗將全部轉(zhuǎn)嫁到消費(fèi)者身上。
升級(jí)CPU卡的第三個(gè)缺點(diǎn)是設(shè)備的性能會(huì)受到影響，因?yàn)閷PU裝在擴(kuò)充卡上和直接裝在母板上是不同的，會(huì)使CPU到母板組件間的信號(hào)通道延長(zhǎng)，導(dǎo)致信號(hào)干攏及容性負(fù)載方面的問題，因而需要更多的信號(hào)處理電路，降低了工作速度。由于有這些問題，在486 CPU提供的55MHZ的最大工作時(shí)鐘周期下，許多現(xiàn)今可得到的升級(jí)系統(tǒng)不能執(zhí)行。
另一種將母板上的CPU升級(jí)的方法是將一小的印刷電路板或含有CPU及專用集成芯片的卡插入母板上已有的CPU接收插座中，雖然486 CPU與386CPU百分之百的兼容，但由于有擴(kuò)充的接腳，所以很難安裝在原先為386 CPU所設(shè)計(jì)的插座上，由于母板上能安裝的空間有限，所以在將含有CPU的板或卡直接安裝在已有CPU接收插座上時(shí)，要受空間限制。
由于當(dāng)前PC機(jī)發(fā)展的方向是32位機(jī)，如Windows，os／2及Unix系統(tǒng)V，以386為基礎(chǔ)的機(jī)器似乎會(huì)提早過期，然而由于386 CPU與486 CPU在價(jià)格上的差異，使以486為基礎(chǔ)的系統(tǒng)不會(huì)很快具有吸引力。許多使用者現(xiàn)在雖然不需要486CPU的能力及操作性能，但能預(yù)見到未來要做升級(jí)的需要，而現(xiàn)有技術(shù)的模塊化升級(jí)方法又有價(jià)格昂貴，缺少工業(yè)標(biāo)準(zhǔn)支持和難以安裝、增加信號(hào)處理等問題。
本實(shí)用新型的目的是為滿足技術(shù)發(fā)展需求而提供一種價(jià)格低廉、可升級(jí)化個(gè)人電腦母板，該母板具有對(duì)386 CPU及486 CPU的板上支援能力，并能克服現(xiàn)有技術(shù)所遭遇的困難，該母板能和IBM AT、PC－DOS、Window3、os／2、Xenix／Unix、Novell Netware 386及其他流行的作業(yè)系統(tǒng)完全兼容。
本實(shí)用新型的可升級(jí)化高性能PC可相容母板，包括386CPU和486CPU及用在這兩個(gè)CPU之間做為升級(jí)選擇的邏輯裝置，該母板應(yīng)包括可支援386微處理器及486微處理器插入的插座，只要改變一些選擇跨接線，就可在兩種微處理器間做升級(jí)選擇，還應(yīng)包括能支援386及486微處理器所有版本的通用集成芯片，該母板應(yīng)符合工業(yè)標(biāo)準(zhǔn)(ISA)及擴(kuò)充工業(yè)標(biāo)準(zhǔn)(EISA)，以便與標(biāo)準(zhǔn)匯流排架兼容。
綜上所述，本實(shí)用新型的用于電腦中央處理單元CPU的可升級(jí)化母板，其特征在于是包括1)第一CPU和第二CPU的接收裝置；2)供所述第一CPU或第二CPU存取數(shù)據(jù)信息、讀取處理程序的存貯體裝置；3)和所述的第一CPU及第二CPU接收裝置有通信連接的通用集成芯片組，包括與所述第一及第二CPU有關(guān)、支持所述存貯體及系統(tǒng)控制信號(hào)的控制邏輯；4)在所述第一及第二CPU間做選擇的CPU選擇裝置，所述CPU選擇裝置與所述集成芯片組、所述的第一及第二CPU接收裝置有通信上的連接；5)在和接收裝置安排連接并被所述CPU選擇裝置選定后，能和被選定的硬件設(shè)備及所述第一或第二CPU接收裝置作雙向通信的輸入／輸出裝置；6)用于向所述集成芯片組及所述的第一及第二CPU提供時(shí)鐘脈沖信號(hào)的時(shí)鐘輸入裝置。
本實(shí)用新型的一個(gè)高性能PC可兼容母板實(shí)施例，包含80386微處理器、80486微處理器及80387／3167協(xié)處理器所用的三個(gè)插入式連接器；一存貯體子系統(tǒng)，包括具有可規(guī)劃DRAM等待狀態(tài)的板上靜態(tài)及動(dòng)態(tài)隨機(jī)存取存貯器SRAM及DRAM；用于選擇存貯體的擴(kuò)充槽，可擴(kuò)充板上高速存貯體，具有寫操作的直接映射能力及用于突發(fā)模式操作的可規(guī)劃80486讀取適配等待狀態(tài)；一基本輸入／輸出系統(tǒng)BIOS；一通用386／486集成芯片組，包括一集成存貯體控制器；工業(yè)標(biāo)準(zhǔn)(ISA)匯流排，包括數(shù)個(gè)擴(kuò)充槽，有一個(gè)32位存貯體擴(kuò)充槽，五個(gè)16位擴(kuò)充槽及二個(gè)8位擴(kuò)充槽；一用于調(diào)節(jié)系統(tǒng)時(shí)鐘周期的晶體振蕩器，數(shù)個(gè)選擇跨接線，用于調(diào)節(jié)集成芯片組及微處理器插座間的控制信號(hào)；供產(chǎn)生時(shí)鐘用的板上電池。
在執(zhí)行升級(jí)運(yùn)輸時(shí)，將80386微處理器及80387／3167協(xié)處理器從其所在的插座上撥出，將80486微處理器插入自己的插座中，對(duì)跨接線作選擇性的打開或關(guān)閉，使支援80486微處理器的集成芯片組件中的適當(dāng)控制邏輯致能，升級(jí)后的處理機(jī)及速度都會(huì)改變，因此要適當(dāng)調(diào)整晶體振蕩器的工作頻率。
本實(shí)用新型的優(yōu)點(diǎn)之一是升級(jí)費(fèi)用低，這是因?yàn)椴恍枰?gòu)買價(jià)格昂貴，專用化程度高的模塊結(jié)構(gòu)，即一安裝有CPU集成芯片組及高速存貯體的印刷電路板，用戶只需負(fù)擔(dān)升級(jí)CPU芯片的費(fèi)用；本實(shí)用新型的優(yōu)點(diǎn)之二是由于升級(jí)系統(tǒng)通過一直接附加在母板上的CPU插入式插座獲得，因此可達(dá)到最大的操作性能及工作速度，而且不會(huì)有現(xiàn)有技術(shù)的模塊化升級(jí)方法中的信號(hào)干擾及容性負(fù)載方面的問題。
下面通過實(shí)施附圖詳細(xì)說明本實(shí)用新型的技術(shù)。
附

圖1為386／486微處理器可升級(jí)化母板的板上元件結(jié)構(gòu)分布圖。
附圖2為圖1所示母板的系統(tǒng)方框原理圖。
附圖3為圖1所示CPU選擇裝置部分結(jié)構(gòu)原理圖。
附圖4為圖3中不同版本386及486CPU的選擇跨接線的操作狀態(tài)示意圖。
附圖5為CPU定向插入插座中的操作示意圖。
參見附圖1，1為按本實(shí)用新型構(gòu)思所實(shí)施的386／486CPU可升級(jí)化母板。該母板1根據(jù)小型AT平臺(tái)設(shè)計(jì)并包含了許多同先前技術(shù)母板相同的電子組件，如用于產(chǎn)生工作時(shí)鐘的板上電池2；一基本輸入／輸出系統(tǒng)5，一工業(yè)標(biāo)準(zhǔn)匯流排(ISA)6，包括六個(gè)16位擴(kuò)充槽7，二個(gè)8位擴(kuò)充槽9及一個(gè)32位擴(kuò)充槽12；板上動(dòng)態(tài)存貯體裝置，包括32M的SIMM模塊組，一般用于SIMM庫(kù)，如8、10所示，該板上動(dòng)態(tài)存貯體可通過使用32位存貯體擴(kuò)充槽12而擴(kuò)充到額外的32M，母板1還包含許多電鍍孔14a～14e，用于安裝在電腦機(jī)殼的電腦基底支撐結(jié)構(gòu)上(圖中未示出)，母板1上不同組件間的連接由公知的電鍍線完成，如SIMM庫(kù)10及32位擴(kuò)充槽12間的互連，11代表一般的連接情況。
母板1上還包含靜態(tài)存貯體，包括可擴(kuò)充至256K的一64K高速存貯體，一般情況以15表示，和可選擇的標(biāo)示存貯體17；數(shù)個(gè)微處理器插入式插座，包括適合接受第一CPU(CPU1)的插座16，適合接受與第一CPU相關(guān)的協(xié)處理器的插座18及適合接受功能更強(qiáng)大的第二CPU(CPU2)的插座20。在較佳的具體實(shí)施例中，CPU1選自386CPU系列產(chǎn)品，例如Intel及AMD公司的386CPU產(chǎn)品，而CPU2選自80486 CPU的任何版本產(chǎn)品，總稱為486 CPU。插入插座18中的較佳協(xié)處理器包括Intel 80387及Weitek 3167協(xié)處理器，而本實(shí)用新型也可使用其他和386CPU相兼容的協(xié)處理器。
母板1上設(shè)有集成芯片組22、24，作為386及486CPU和板上存貯體及系統(tǒng)組件的接口，還設(shè)有集成外設(shè)控制器(IPC)26，作為待連接至母板1的外部設(shè)備的接口。本較佳實(shí)施例中，集成芯片組使用UMC82C480，購(gòu)自Santa Clara的聯(lián)合微電子公司(United Microelectronics Corporation縮寫為UMC)，此82C480集成芯片組包括－82C481集成存貯體控制器(IMC)22及－82C482集成系統(tǒng)控制器(ISC)24、82C480集成芯片組可支援下列CPU版本工作速度為25、33及40MHZ的Intel及AMD386CPU的所有版本；工作速度為20或25MHZ的Intel 80486 sx／487sxCPU及協(xié)處理器，和工作速度為25、33或50MHZ的Intel 80486 DX CPU較佳的集成外設(shè)控制器26為UMC 82C206。由于它們的功能及操作已在使用手冊(cè)上公布并為技術(shù)人員所熟悉，在此不再贅述。
在本最佳實(shí)施例中，上述控制器22、24、26，采用引線連接的方法連到母板1上，使用UMC的兩個(gè)集成芯片是較佳的選擇，因?yàn)楹拖惹凹夹g(shù)的三個(gè)專用組件比較，在CPU支援上有較大的可擴(kuò)充性，而且對(duì)板上有限的實(shí)際使用面積而言，可提供更高的使用效率，在另一個(gè)實(shí)施例中，可使用插入式插座，將386或386專用三集成芯片組固定到母板上。
本實(shí)用新型使用一插入式晶體振蕩器28來產(chǎn)生所需的時(shí)鐘周期。而跨接器開關(guān)W1－W22及連接器J5－J9則用來閉合／斷開及連接母板1上被選定的電路。大部分跨接器開關(guān)及連接器按已被接受的母板設(shè)計(jì)來使用，例如，跨接器W1及連接器J1(圖中未示出)用于管理外部電池，跨接器W2管理顯示選擇，即彩色或單色顯示，跨接器W3、W4、W6、W7及W9為輔助用，且為開路，跨接器W12－W15、W17、W18則控制高速存貯體的大小，連接器J2(圖中未示出)為鍵盤連接器，J5是重置開關(guān)連接器，J6是發(fā)光二極管(LED)連接器，J7是Turbo開關(guān)，J8是揚(yáng)聲器連接器，J9是電源LED及鍵盤鎖住連接器，余下的跨接器開關(guān)W5、W8、W10、W11、W19、W20及W22則控制集成芯片組22、24及處理器插座16、18及20間的信號(hào)聯(lián)絡(luò)。
在做386CPU到486CPU的升級(jí)時(shí)，用戶將386CPU及387協(xié)處理器從其所在的插座16、18上撥去，將486CPU插入插座20中，選擇跨接器開關(guān)W5、W8、W10、W11、W19、W20及W22的位置，調(diào)整CPU控制邏輯即可。關(guān)于該問題在附圖3、4的說明中還將作更詳細(xì)的說明。
參見附圖2，為母板1的系統(tǒng)簡(jiǎn)化方框原理圖，下面對(duì)該系統(tǒng)的操作作一般性說明。集成系統(tǒng)控制器24在時(shí)鐘輸入30處接收由晶體振蕩器28產(chǎn)生的時(shí)鐘信號(hào)，該信號(hào)經(jīng)由時(shí)鐘輸出32送至?xí)r鐘緩沖器34，其輸出信號(hào)經(jīng)導(dǎo)線37送協(xié)處理器36的時(shí)鐘輸入端，緩沖器輸出經(jīng)導(dǎo)線39送CPU1／CPU238、經(jīng)導(dǎo)線41送集成存貯體控制器22，升級(jí)時(shí)鐘信號(hào)則由導(dǎo)線43送到集成系統(tǒng)控制器24中。
圖中CPU1／CPU2 38可為一386系列CPU或一486系列CPU。80386系列CPU是具有集成存貯體管理功能的高性能32位微處理器，80486本質(zhì)上是一內(nèi)部有8K高速存貯體及浮點(diǎn)單元的升級(jí)的80386。
386 CPU的83個(gè)信號(hào)接腳可分為三個(gè)組群，包括一數(shù)據(jù)匯流排，地址匯流排及狀態(tài)／控制信號(hào)。486 CPU包括了386CPU的所有特點(diǎn)，并在性能上有所增進(jìn)，486的指令組包括所有的386指令且，還加上可提供應(yīng)用的附加指令，486芯片上的存貯體管理單元(MMU)和386的MMU完全兼容，486CPU在芯片上就有提供80387功能的協(xié)處理器，486CPU芯片上還設(shè)有高速存貯體，可用于貯存一些常用的信息及編碼，以減少外部匯流排的使用，該486可實(shí)現(xiàn)RISC的設(shè)計(jì)技術(shù)(RISC為可降低指令組的電腦)，以減少指令循環(huán)執(zhí)行次數(shù)。將上述特點(diǎn)組合后的486，產(chǎn)生了比386CPU多兩倍的處理性能。
集成存貯體控制器(IMC)22包括兩個(gè)獨(dú)立的狀態(tài)器，一為SRAM靜態(tài)存貯體控制器，通過以47為總稱的地址線和靜態(tài)存貯體42作信號(hào)聯(lián)絡(luò)，靜態(tài)存貯體42即圖1中的高速存貯體15及標(biāo)示存貯體17；另一為動(dòng)態(tài)隨機(jī)處理存貯體DRAM控制器，通過以49為總稱的地址線和總稱為動(dòng)態(tài)存貯體的存貯體地址緩沖器、存貯體數(shù)據(jù)緩沖器27及SIMM庫(kù)44作信號(hào)通信。
IMC22的高速控制器也和CPU1／CPU2 38及在CPU江流排45上的任何裝置通信，如果靜態(tài)存貯體的高速存貯體(圖中未示出)為致能，只會(huì)影響32位存貯體的處理周期，在這些處理周期中，IMC22的靜態(tài)存貯體控制器會(huì)通過線47來比較現(xiàn)在的匯流排地址及靜態(tài)存貯體42的TAGRAM(圖中未示出)的標(biāo)示，如果這些標(biāo)示符合，即為一適配的周期，該處理周期會(huì)被高速存貯體控制器終止而不是被DRAM控制器終止。如果這些標(biāo)示不符合，即為失配周期，且在變更位為0及一讀取周期中，靜態(tài)存貯體42內(nèi)CACHE RAM中的信息不會(huì)變更，高速存貯體控制器首先要求DRAM控制器經(jīng)由線49并用來自CACHE RAM的信號(hào)作升級(jí)動(dòng)作，然后將CACHE RAM、TAG RAM及ALTER RAM升級(jí)(CACHE、TAG、ALTER、RAM分別為超高速緩沖存貯器、標(biāo)示和更換存貯器)。
如果高速存貯體為非致能，而解碼結(jié)果為32位存貯體處理，其他的江流排會(huì)經(jīng)線49轉(zhuǎn)移到DRAM控制器，否則，這些匯流排周期會(huì)送到集成系統(tǒng)控制器24，而不會(huì)象AT12流排周期那樣經(jīng)過匯流排51。
IMC22具有用作系統(tǒng)組態(tài)的16個(gè)內(nèi)部暫存器，這些暫存器可通過I／O口使用，并且受緩沖器27處的集成外設(shè)控制器(IPC)26所控制。此IPC26包括兩個(gè)DMA控制器，兩個(gè)中斷控制器，計(jì)時(shí)器／計(jì)數(shù)器，存貯體映射器及即時(shí)時(shí)鐘。
ISC24控制AT匯流排的動(dòng)作并且提供CPU、DRAM更新及DMA／Master裝置間的仲裁，因?yàn)镃PU匯流排45及51為32位元匯流排，AT匯流排為16或8位之元匯流排，ISC24當(dāng)CPU在AT匯流排上使用16／8位元裝置或是當(dāng)DMA／Master在AT匯流排上使用32位元局部DRAM或元件時(shí)，會(huì)執(zhí)行32位元匯流排45、51與8或16位元AT江流排45之間的信息轉(zhuǎn)換。
除數(shù)據(jù)線外，此集成系統(tǒng)控制器24也提供設(shè)定數(shù)據(jù)流向路徑的所有所需的控制信號(hào)，I／O元件及系統(tǒng)板上的EPROM46連在匯流排53上，并用由總稱為緩沖器52的數(shù)個(gè)緩沖器元件和匯流排隔開，鍵盤控制器54由系統(tǒng)基本輸入／輸出系統(tǒng)5隔開，并且用已知的方式和系統(tǒng)通信，系統(tǒng)BIOS最好具有一已知的自動(dòng)識(shí)別特點(diǎn)，以區(qū)別是何種處理器，386CPU或486CPU正在工作。
參見附圖3，CPU選擇裝置，母板1的跨接器開關(guān)控制邏輯的結(jié)構(gòu)原理圖，顯示出386／486CPU可升級(jí)化母板的主要部件，這些部件由跨接器開關(guān)實(shí)現(xiàn)互連。在本實(shí)用新型的較佳實(shí)施例中，UMC82C480芯片，包括集成存貯體控制器(IMC)22及集成系統(tǒng)控制器(ISC)24和跨接器開關(guān)W5、W8、W10、W11、W19、W20及W22一起配合使用，以在CPU1及CPU2間作出選擇，圖3中示出各元件接腳號(hào)及用作主要邏輯連接的邏輯編碼縮寫，使其由386CPU升級(jí)到486CPU。
W11是完成CPU升級(jí)的主要跨接器開關(guān)，跨接器開關(guān)W11的作用如同一時(shí)鐘分配器，可控制振蕩器4產(chǎn)生的時(shí)鐘頻率到集成存貯體控制器22及集成系統(tǒng)控制器24和升級(jí)選定的CPU2?？缃悠鱓11的設(shè)定只會(huì)影響486CPU的工作速度，386CPU工作速度為每周期兩個(gè)脈沖，而486CPU的工作速度為每周期一個(gè)脈沖，因此舉例來說，一工作速度為25MHZ的386CPU就需要頻率為50MHZ的振蕩器，在將－25MHZ的386CPU升級(jí)到一25MHZ的486CPU時(shí)，跨接器W11的三個(gè)接腳就可以選擇半50MHZ的時(shí)鐘分成一半，但要注意如果將25MHZ386CPU升級(jí)到50MHZ486CPU，則跨接器W11不動(dòng)作。
同時(shí)也要注意，當(dāng)386CPU與486CPU工作速度相同或后者的工作速度為前者的雙倍時(shí)，振蕩器4不需改變工作頻率，然而如果已升級(jí)的486CPU速度與原先的386CPU速度不同時(shí)，則必須改變振蕩器的工作頻率。例如將40MHZ386CPU升級(jí)到50MHZ486CPU，需將原先的80MHZ振蕩頻率改變到50MHZ，如果此時(shí)跨接器開關(guān)W11是設(shè)定在作除法時(shí)(除2)要采用100MHZ的振蕩器。
跨接器W19控制集成存貯體控制器22及集成系統(tǒng)控制器24接腳130及29的信號(hào)，在跨接器W19選擇為開路時(shí)，接腳130及29處信號(hào)為高態(tài)，P386＝1，且集成存貯體控制器22及集成系統(tǒng)控制器24同80386CPU一齊工作。在跨接器W19為閉合時(shí)(短路)，接腳130及29處信號(hào)為低態(tài)，P386＝0，集成系統(tǒng)控制器24及集成存貯體控制器22和80486CPU一齊工作。
此CPU選擇裝置還包括跨接器開關(guān)W5、W10及W22，以選擇不同版本的486CPU，如80486DX、80486SX和80486SX。
集成存貯體控制器22，在接腳130信號(hào)為高態(tài)時(shí)，接腳150的信號(hào)(PRS387＃)表示存在80387協(xié)處理器36，接腳152的信號(hào)(Busy＃)通知CPU現(xiàn)協(xié)處理器處于忙狀態(tài)，接腳139接收的信號(hào)(ERROR＃)表示80387協(xié)處理器的錯(cuò)誤狀態(tài)信號(hào)，在接腳130的信號(hào)為低態(tài)時(shí)，接腳152處所接收的信號(hào)(IGNNE＃)表示80486DX／80487SX的數(shù)字誤差可忽略，此信號(hào)會(huì)經(jīng)由跨接器開關(guān)W22回到接腳152(IGNNE＃)，接腳139的信號(hào)(FERR＃)表示來自80486DX／80487SX的浮點(diǎn)錯(cuò)誤信號(hào)，此信號(hào)會(huì)經(jīng)由跨接器開關(guān)W10回到CPU2的接腳48。
集成系統(tǒng)控制器24，其接腳4(NMI)為不可屏蔽中斷，接腳3(ERROR6＃)的信號(hào)表示存在80387協(xié)處理器，該信號(hào)會(huì)經(jīng)由跨接器開關(guān)W8回到CPU1的接腳8′(ERROR＃)，接腳144的信號(hào)表示存在80486SXCPU。
如果要用其他版本的處理器，還可加入額外的跨接器開關(guān)以選擇CPU，此CPU選擇裝置還可包括判別電子裝置，以判定將要選擇何種CPU，例如可設(shè)一具有自動(dòng)判別功能的系統(tǒng)BIOS，自動(dòng)判別是386CPU還是486CPU，也可增加軟件以補(bǔ)充系統(tǒng)BIOS，來確定母板上安裝的CPU是何種系列何種版本。此信號(hào)在適當(dāng)時(shí)候送出，例如在啟動(dòng)系統(tǒng)時(shí)，送到集成芯片組控制器芯片的適當(dāng)輸入端。
在較佳實(shí)施例中，跨接器開關(guān)W8及W20使協(xié)處理器36致能。對(duì)Intel80387協(xié)處理器而言，跨接器開關(guān)W8及W20為短路閉合，以使協(xié)處理器36致能，而對(duì)Weitek 3167協(xié)處理器而言，跨接器開關(guān)W8及W20為開路。
參見附圖4，圖4示出了現(xiàn)有386及486處理器及80386、3167協(xié)處理器各版本跨接器開關(guān)的設(shè)定。
參見附圖5，接收插座16及CPU1分別設(shè)有一被截的轉(zhuǎn)角16a及38a(或者缺口)，兩轉(zhuǎn)角對(duì)齊以確保CPU1在接收插座16中定向，CPU2及協(xié)處理器和它們的接收插座也以相同的方法正確定向，以便在升級(jí)操作中正確地插入、撥出相應(yīng)的處理器。
本實(shí)用新型的CPU可升級(jí)化母板，完成特定的升級(jí)功能，由選自386CPU系列的第一微處理器CPU1升級(jí)到從486CPU系列中選出的功能更強(qiáng)的第二微處理器CPU2，但本實(shí)用新型的技術(shù)并不局限于實(shí)施例所述的386／486 CPU的升級(jí)換代。
權(quán)利要求1.一種用于電腦中央處理單元CPU的可升級(jí)化母板，其特征在于是包括1)第一CPU和第二CPU的接收裝置；2)供所述第一CPU或第二CPU存取數(shù)據(jù)信息、讀取處理程序的存貯體裝置；3)和所述的第一CPU及第二CPU接收裝置有通信連接的通用集成芯片組，包括與所述第一及第二CPU有關(guān)、支持所述存貯體及系統(tǒng)控制信號(hào)的控制邏輯；4)在所述第一及第二CPU間做選擇的CPU選擇裝置，所述CPU選擇裝置與所述集成芯片組、所述的第一及第二CPU接收裝置有通信上的連接；5)在和接收裝置安排連接并被所述CPU選擇裝置選定后，能和被選定的硬件設(shè)備及所述第一或第二CPU接收裝置作雙向通信的輸入/輸出裝置；6)用于向所述集成芯片組及所述的第一及第二CPU提供時(shí)鐘脈沖信號(hào)的時(shí)鐘輸入裝置。
2.根據(jù)權(quán)利要求1所述的用于電腦中央處理單元CPU的可升級(jí)化母板，其特征在于還包括第一CPU協(xié)處理器的接收裝置，所述協(xié)處理器接收裝置和所述CPU選擇裝置及所述集成芯片組有通信上的連接。
3.根據(jù)權(quán)利要求1所述的用于電腦中央處理單元CPU的可升級(jí)化母板，其特征在于所述的第一CPU和第二CPU的接收裝置是以插入式插座附著在所述母板上。
4.根據(jù)權(quán)利要求2所述的用于電腦中央處理單元CPU的可升級(jí)化母板，其特征在于所述的第一CPU協(xié)處理器的接收裝置是以插入式插座附著在所述母板上。
5.根據(jù)權(quán)利要求1所述的用于電腦中央處理單元CPU的可升級(jí)化母板，其特征在于所述的CPU選擇裝置是跨接器開關(guān)。
6.根據(jù)權(quán)利要求5所述的用于電腦中央處理單元CPU的可升級(jí)化母板，其特征在于所述的跨接器開關(guān)，至少有一個(gè)是時(shí)鐘信號(hào)的除法開關(guān)。
專利摘要本實(shí)用新型涉及PC機(jī)的可升級(jí)化母板，為滿足技術(shù)升級(jí)要求并減少費(fèi)用而設(shè)計(jì)，包括用于CPU1及其協(xié)處理器、CPU2的插入式插座，存貯體，可選擇存貯體的擴(kuò)充槽，具有直接映射能力的可擴(kuò)充板上快讀存貯體，BIOS系統(tǒng)、可支援CPU1及CPU2的通用集成芯片組，有數(shù)個(gè)擴(kuò)充槽的工業(yè)標(biāo)準(zhǔn)匯流排、晶振器和由數(shù)個(gè)跨接器開關(guān)組成的CPU選擇裝置，升級(jí)時(shí)撥去CPU1及其協(xié)處理器，插入CPU2并選擇跨接器開關(guān)，使集成芯片組的控制邏輯致能以支持CPU2。
文檔編號(hào)G06F1/00GK2146735SQ9320087
公開日1993年11月17日 申請(qǐng)日期1993年1月29日 優(yōu)先權(quán)日1993年1月29日
發(fā)明者牟恒善 申請(qǐng)人:牟恒善