專利名稱：低功率高速度“運動圖象專家小組”變長譯碼器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及到被壓縮數(shù)字數(shù)據(jù)的恢復(fù)，特別是涉及到用于對變長編碼的數(shù)字信號進行譯碼的裝置和方法。
電視信號的數(shù)字發(fā)射可以發(fā)射比模擬信號質(zhì)量好得多的視頻和音頻服務(wù)。對于通過衛(wèi)星向電纜電視聯(lián)播臺和/或直接向家庭衛(wèi)星電視接收機進行廣播的信號，這種數(shù)字發(fā)射方案是特別有優(yōu)點的。下面所述是期望的，即當數(shù)字小型盤已經(jīng)大量取代模擬唱機記錄時，數(shù)字電視發(fā)射機和接收機將取代現(xiàn)存的模擬系統(tǒng)。
在任何一個數(shù)字電視系統(tǒng)中，必須發(fā)射基本數(shù)量的數(shù)字數(shù)據(jù)。在一個數(shù)字電視系統(tǒng)中，用戶經(jīng)過一個向用戶提供視頻和音頻數(shù)據(jù)的接收機/去擾頻器接收所述數(shù)字數(shù)據(jù)比特流。為了最大限度的利用可以得到的射頻頻譜，數(shù)字電視信號必須被進行壓縮，以使得被發(fā)射的數(shù)據(jù)量最小。
電視信號的視頻部分包括一系列共同提供運動圖象的視頻“幀”。在數(shù)字顯示系統(tǒng)中，一個視頻幀的每一行是由一系列被稱之為“象素”的數(shù)字數(shù)據(jù)規(guī)定的。需要用大量的數(shù)據(jù)去規(guī)定一個電視信號的每個視頻幀。例如，在國家電視系統(tǒng)委員會(NTSC)決議中規(guī)定，需要7.4兆比特提供一個視頻幀。這假設(shè)使用的是具有用于紅、黃和藍等主要顏色中每一種的8-比特強度值的640×640象素行的顯示器。高清晰度電視基本上需要更多的數(shù)據(jù)去提供每個幀。為了管理特別是用于HDTV的這些數(shù)量的數(shù)據(jù)，所述數(shù)據(jù)必須被壓縮。
最近，對于在視頻技術(shù)、視頻電視會議的應(yīng)用和/或多媒體的應(yīng)用中的全運動頻提出了如下要求，即在計算機系統(tǒng)的基礎(chǔ)上引入用于運動視頻的標準。這種應(yīng)用需要研制一種壓縮技術(shù)，這種壓縮技術(shù)可以與和使用當前通信硬件發(fā)射的可管理長度的聲音一起再現(xiàn)一個運動圖象。
變長編碼是一種經(jīng)常用于無損耗數(shù)據(jù)壓縮的編碼技術(shù)。根據(jù)這種技術(shù)，視頻數(shù)據(jù)的8×8個象素被轉(zhuǎn)換成離散余弦變換(DCT)系數(shù)。然后，利用一個量化因數(shù)對DCT系數(shù)進行量化。量化后DCT的系數(shù)被進行霍夫曼(Huffman)編碼，以形成霍夫曼代碼字。這樣一種包含在所述比特流中的視頻數(shù)據(jù)的編碼通常被用于構(gòu)成一個用于已知數(shù)據(jù)典型統(tǒng)計量的最小冗余變長碼。通常，對代碼字的長度進行選擇，以使較短的代碼字被用于表示比較頻繁發(fā)生的視頻數(shù)據(jù)，而較長的代碼字被選擇用于低頻發(fā)生的視頻數(shù)據(jù)。
為發(fā)射或存儲目的而使用霍夫曼編碼對運動圖形視頻圖象進行壓縮的一個標準是已知的運動圖形專家組(MPEG)標準。所述MPEG標準是一個關(guān)于運動視頻圖形和音頻的壓縮和通信的國際標準。所述MPEG標準允許全運動視頻圖象被以每秒30幀(fps)或每秒60場的速率進行發(fā)射。所述MPEG允許運動圖形視頻相應(yīng)的高質(zhì)量聲音一起被壓縮并提供諸如單一幀優(yōu)先、反向運動和靜止幀視頻等其它特性。
所述MPEG視頻比特流的譯碼和處理對于任意一個MPEG譯碼系統(tǒng)的性能來講都是特別關(guān)鍵的。被壓縮MPEG的視頻比特流包含有重新構(gòu)成所述音頻和視頻數(shù)據(jù)所需的各種參數(shù)。所述MPEG比特流可以很容易地被分成兩個比特流，即音頻和視頻。
當前存在有兩種已經(jīng)被標準化MPEG的視頻標準。通常被稱之為MPEG1和MPEG2標準。一般來講，MPEG2標準MPEG比標準具有更高的分辨度并且能夠處理更多的功能。所述MPEG視頻比特流由一些視頻參數(shù)和一些實際被壓縮的視頻數(shù)據(jù)組成。


圖1A和圖2B示意性的示出了所述MPEG1和MPEG2標準的視頻比特流的層結(jié)構(gòu)。所述MPEG1標準包括一個順序?qū)?a，擴展和用戶層1c、2b和3c，一個圖象層組2a，一個圖象層3a，一個片層4，一個宏模塊層5a，一個模塊層5b和順序?qū)?b的一端。另外，NPEG2標準包括一個順序擴展層1b和圖象編碼層3b。這些MPEG1和MPEG2的層結(jié)構(gòu)規(guī)定了所述視頻數(shù)據(jù)的整個發(fā)射。
所述順序、順序擴展以及圖象組等的標題層都包含有實際圖象的參數(shù)。所述宏模塊層5a和模塊層5b含有實際圖象的實際視頻數(shù)據(jù)。在所述宏模塊層5a之前的所有標題層都含有模塊層5b的數(shù)據(jù)所需的初步信息。順序?qū)?a規(guī)定正在被傳送的圖象的尺寸。例如，用于一個電視(TV)的圖象尺寸是固定的，同時，在諸如計算機方面的應(yīng)用中，所述圖象的尺寸是變化的。所述順序?qū)?a經(jīng)常是不必進行傳送的，只有當諸如圖象尺寸的順序參數(shù)中的一個需要進行修改時才進行傳送。
順序擴展層1b是所述MPEG1的稍后修改本并允許使用更多的比特去規(guī)定較大尺寸的圖象。在MPEG1中的比特數(shù)量僅允許一個圖象的尺寸達到某個限制。利用該順序擴展層1b，MPEG2允許規(guī)定諸如高清晰度電視(HDTV)的較高分辨度圖象的尺寸。例如，MPEG1的順序?qū)?a使用12比特去規(guī)定例如水平尺寸的圖象尺寸。在美國，在數(shù)字電視中尺寸，所述水平尺寸是720個象素，而在HDTV中所述水平尺寸增加到1440個象素。MPEG1的順序?qū)?a對于規(guī)定這種尺寸是不夠的，順序擴展層1b的附加比特被用于規(guī)定HDTV的圖象尺寸。
擴展和用戶層1c、2b和3c被用于去包括一個與實體自己應(yīng)用相關(guān)的數(shù)據(jù)。換言之，無論是誰編碼的數(shù)據(jù)都可以被放置在位于所述視頻比特流中的這個附加用戶數(shù)據(jù)上。這個數(shù)據(jù)可以被用于、例如將一個特殊的公司標志放置在將要被顯示的圖象上。所述擴展和用戶層1c、2b和3c不是必須的，并且可以如箭頭所示的那樣被從所述順序?qū)?a到圖象層2a的跳過。
所述圖象層組2a規(guī)定一個特定區(qū)域中的一個或多個圖象。例如，圖象層組2a可以規(guī)定有多少個圖象要經(jīng)過整個電影或一個視頻順序。圖象層組2a還允許所述視頻分級結(jié)構(gòu)的分類。由于該圖象層組2a不是必須的，MPEG2允許這個層被跳過到圖象層3a上，該圖象層3a包括一個實際圖象幀的數(shù)據(jù)。在所述NTSC標準下，需要每秒30個圖象幀。但是，就每個圖象組中圖象的數(shù)量而言，這并不是一個上限。
片層4允許所述圖象被分解成多個不同的區(qū)域或片。這可能是構(gòu)成一個整個圖象的一個圖象片，或者是多個片。例如，每個寵模塊，或16×16個象素區(qū)域，或所述圖象多個寵模塊的相互結(jié)合都可以包括一個片。當檢測到一個誤差時，這種圖象的分解便于所述圖象的恢復(fù)。
假如圖象沒有被分解成多個片并且檢測到一個誤差，那么，由于在產(chǎn)生下一個圖象之前不可能從所述誤差中恢復(fù)過來，所以，該誤差會使整個圖象失真。通過將圖象分解成多個片，當接收到該圖象的后續(xù)片時，可以實現(xiàn)誤差的恢復(fù)?？赡軆H存在有一個圖象壞區(qū)域，但是，整個圖象沒有受到損失。由于只有一個較小的區(qū)域而不是整個的圖象被掩蔽，所以，可以在一個片的基礎(chǔ)上很容易地對該錯誤掩蔽進行處理。
宏模塊和模塊層5a和5b包括用于顯示屏幕的實時數(shù)據(jù)。一個寵模塊層5a包括數(shù)據(jù)的6個子模塊。但是，顯示屏幕所需的數(shù)據(jù)需要處于各種格式之下。例如，在計算機中，RGB(紅、綠、藍)格式被用于在屏幕上顯示圖象。在TV中，亮度，色度藍和色度紅是需要的。MPEG1和MPEG2使用這些數(shù)據(jù)格式在顯示屏幕上形成圖象。所述亮度信號規(guī)定一個象素的亮度，色度藍和色度紅提供用于顯示屏幕的顏色。數(shù)據(jù)的4個子模塊被指定給亮度信號，一個子模塊被指定給色度紅信號，和一個子模塊被指定給色度藍信號。
另外，數(shù)據(jù)的每個子模塊具有需要所述屏幕上8×8個象素的信息。因此，所述宏模塊層5a包含有用于在屏幕上顯示圖象的64個系數(shù)。在宏模塊5a被傳送以后，含有用于在屏幕上圖象的視頻數(shù)據(jù)的模塊層5b被包括MPEG2在之中。
另外，由于所述宏模塊層和模塊層不具有開始碼，所以，它們不同于其它的層。在每個層中都包括有開始碼，用于識別位于MPEG1或MPEG2的層中的數(shù)據(jù)。有關(guān)開始碼的詳細描述可以在申請日為1995年11月22日、發(fā)明名稱為“高比特速率開始碼的檢索和檢測電路”的美國未公開專利申請No 08/561.756中獲得，該文獻在此一并作為參考。在MPEG1或MPEG2的數(shù)據(jù)比特流中不能很容易地檢測到所述宏模塊和模塊層。因此，了解所述宏模塊層和模塊層存在的唯一途徑是所述宏模塊層直接跟在一個片層之后，而在宏模塊層之后緊跟著的是所述模塊層。
MPEG2標準還包括一個圖象編碼層3b。該編碼層3b類似于順序擴展層1b。在MPEG2中，可以得到用于在屏幕上顯示圖象的各種格式。這些格式允許所述圖象的不同部分被進行顯示。例如，由于不同的縱橫比而使得電影屏幕比電視屏幕大得多，因此，在電視上顯示的一個電影的圖象幀的側(cè)面被切掉。使用圖象編碼層3b，可以規(guī)定切掉該電影側(cè)面的數(shù)據(jù)。
對任意一個MPEG編碼的視頻比特流進行譯碼的最初步驟是提取參數(shù)和視頻數(shù)據(jù)。某些設(shè)計使用一個內(nèi)部中央處理模塊、即CPU芯片去檢測所述順序?qū)雍晚樞驍U展層等。但是，另外的一些設(shè)計使用了公知的變長譯碼器(VLD)。所述VLD的主要功能是去分析所述MPEG視頻比特流和提取所有參數(shù)和視頻數(shù)據(jù)。這些參數(shù)和視頻數(shù)據(jù)被陸續(xù)提供給其它電路，這些電路然后可以再現(xiàn)所述視頻圖象幀。
例如，任意一個MPEG視頻比特流的最高等級是所述的順序?qū)?。因此，所述VLD必須在任意一個視頻數(shù)據(jù)能夠被譯碼之前檢索和檢測一個順序?qū)?。所述VLD還必須能夠通過所述順序擴展層的存在與否自動檢測所進入的比特流是MPEG1還是MPEG2。這些任務(wù)應(yīng)當被盡可能快的完成并且具有很高的可靠性。再有，由于所述VLD僅是一個視頻譯碼系統(tǒng)的一部分，所以，由所述VLD消耗的功率量對于整個系統(tǒng)的性能來講是至關(guān)重要的。
在授權(quán)給Pollmann等人的美國專利No5.233.348中披露了一種作為霍夫曼譯碼器的現(xiàn)有技術(shù)，該技術(shù)將在圖2中予以描述。所述霍夫曼譯碼器10的目的是將從一個編碼器中接收的變長代碼字解譯成DCT系數(shù)以用于變換成視頻數(shù)據(jù)?；舴蚵g碼器10從視頻先入-先出(FIFO)寄存器12中接收數(shù)據(jù)的比特流。視頻FIFO寄存器12在8比特總線上輸出所述比特流給霍夫曼譯碼器10。從傳統(tǒng)的時鐘電路14中同步輸出14.6MPa時鐘(“DA--TA_CLK”)和29.3MHz時鐘(“DATA_2xCLK”)。
為了保證由霍夫曼譯碼器引起的誤差不被無限制地擴散，利用一個用于每人宏模塊層的同步電路16復(fù)位所述譯碼器。所述宏模塊復(fù)位信號(“MBRESET”)是當所述霍夫曼譯碼器未被使能時在正在被處理的視頻信號的水平消隱間隔期間內(nèi)通過所述同步電路提供的。當在所述霍夫曼譯碼器中檢測到一個誤差時，一個霍夫曼誤差檢測信號(“HUFF_ERR”)將被輸出給所述同步電路16。同步電路16向霍夫曼譯碼器10提供一個行同步(“LINE_SYNC”)，該行同步被用于通知所述霍夫曼譯碼器10第一個比特已經(jīng)為讀出作好了準備。
圖3是所述霍夫曼譯碼器10的更加詳細的方框圖?；舴蚵g碼器10從一個視頻FIFO寄存器12(例如，VRAM或DRAM)中接收需要被譯碼成視頻數(shù)據(jù)的霍夫曼代碼字。所述代碼字被輸入給一個輸入滾筒式移位器和緩沖器20(圖2)。所述輸入滾筒式移位器的功能是從視頻FIFO引入變長數(shù)據(jù)并將它傳送給一個譯碼器ROM22的地址端口。該ROM包含有代碼字轉(zhuǎn)換所需的所有信息。
依據(jù)當前狀態(tài)和從所述ROM中讀出的數(shù)據(jù)而進行的數(shù)據(jù)選擇是由主控狀態(tài)計算機(machine)36控制的。對于大多數(shù)代碼字而言，數(shù)據(jù)在一個時鐘周期內(nèi)根據(jù)由輸入滾筒移位器20提供的代碼字被進行譯碼之后鎖存在數(shù)據(jù)多路轉(zhuǎn)換器24之中。在代碼字正在被譯碼的期間內(nèi)，在在前時鐘周期處被鎖存的數(shù)據(jù)經(jīng)過一個被用于對所述數(shù)據(jù)進行再規(guī)格化的逆量化滾筒移位器28被轉(zhuǎn)換成與其編碼前等效的幅值。在逆規(guī)格化以后，利用電路30將所述數(shù)據(jù)從符號量值轉(zhuǎn)換成兩個分量，并被輸入給3到1多路轉(zhuǎn)換器32，以用于輸出給緩沖器34。
整個視頻譯碼系統(tǒng)的性能和所述變長譯碼器的性能是直接相關(guān)的。因此，VLD的設(shè)計對系統(tǒng)的正確運行是極為重要的。所述VLD必須能夠在很短的時間內(nèi)分析非常大數(shù)量的視頻比特流以便在低功率損耗的情況下產(chǎn)生每秒30個視頻數(shù)據(jù)全幀的視頻輸出。
對于HDTV信號的數(shù)字發(fā)射來講，這種高速度需求是至關(guān)重要的。在這種HDTV系統(tǒng)中，總的取樣速率(結(jié)合亮度和色度信號)大約是100MHz。如果使用變長編碼，最大長度的代碼字通常是16個字節(jié)。因此，逐比特譯碼器將需要以取樣速率的16倍、或每秒1.6兆比特進行移位，從而，以所述取樣速率檢測是代碼字。
由于霍夫曼譯碼器和其他用于變長的設(shè)計具有很高的功率損耗和/或很低的輸入比特速率，所以，它們有很多的缺點。對于高速譯碼器來講，這種設(shè)計是不可取的。例如，用于VLD的這些設(shè)計經(jīng)常需要使用兩個或多個滾筒移位器，而這些移位器需要一個很大的區(qū)域且其性能方面又很慢。其它的一些設(shè)計使用內(nèi)部存儲器，而這些內(nèi)部存儲器的性能也很慢。這些現(xiàn)存的設(shè)計需要768或152個時鐘周期去譯碼一個宏模塊，這將在復(fù)雜視頻比特流方面引起性能問題。
本發(fā)明的一個優(yōu)點是增加了用于對包含有編碼視頻數(shù)據(jù)的比特流進行譯碼的視頻顯示系統(tǒng)的可靠性。
本發(fā)明的另一個優(yōu)點是減少了在一個視頻系統(tǒng)中使用的電路的功率損耗。
本發(fā)明的再一個優(yōu)點是改善了視頻顯示系統(tǒng)中的誤差檢測和恢復(fù)。
本發(fā)明的還一個優(yōu)點是減少了在視頻顯示系統(tǒng)中使用的電路的選通計數(shù)(gate count)。
根據(jù)本發(fā)明，前述和其它的優(yōu)點部分的是通過一個變長譯碼器實現(xiàn)的，該變長譯碼器包括一個耦合到標題分析器上的比特流饋給器、一個模塊數(shù)據(jù)譯碼器和一個控制電路。響應(yīng)一個比特請求信號，一個64-比特的比特流被從一個存儲裝置輸入給比特流饋給器。該比特流饋給器包括向所述標題分析器32-比特比特流的一個滾筒移位器、一個模塊數(shù)據(jù)譯碼器和一個控制電路。標題分析器或模塊譯碼器向比特流饋給器輸出一個尺寸值，該比特流饋給器表示所使用的來自所述32-比特比特流的比特數(shù)量，以對包含在所述標題層中的參數(shù)或包含在MPEG宏模塊和模塊中的視頻數(shù)據(jù)進行譯碼。比特流饋給器丟掉被使用過的比特，并輸出包含有未使用過比特的新的32-比特比特流和取代被使用過比特的新比特。
標題分析器檢測MPEG層的開始碼并對包含在編碼比特流中MPEG層的參數(shù)進行譯碼。所述參數(shù)在PARAMA總線上被輸出，并且，標題分析器還輸出一個PARAMA信號，用以表示正在PARAMA所述總線上輸出的參數(shù)類型。另外，標題分析器對8×8個象素數(shù)據(jù)的量化因子進行譯碼，該量化因子被轉(zhuǎn)換成64個DCT個系數(shù)。一旦根據(jù)所述比特流對片層的數(shù)據(jù)譯碼完畢，標題分析就輸出一個信號以使能模塊數(shù)據(jù)譯碼器。
所述數(shù)據(jù)譯碼器包括一個寵模塊譯碼器和一個模塊譯碼器。宏模塊譯碼器輸出一個header_start信號，并驅(qū)動所述模塊譯碼器。模塊譯碼器包括一個代碼表，用于根據(jù)在所述比特流中的預(yù)定數(shù)量比特的二進制模式譯碼在6個模塊層中每一個層內(nèi)的被編碼的64個系數(shù)。在384個時鐘周期內(nèi)，所有的6個模塊層都要被譯碼。
控制電路監(jiān)視所述比特流饋給器、標題分析器和模塊數(shù)據(jù)譯碼器的功能?？刂齐娐讽憫?yīng)一個開始信號初始化變長譯碼器的操作。當在標題分析器和模塊數(shù)據(jù)譯碼器中產(chǎn)生誤差時，控制電路確定這個誤差是致命的還是非致命的。如果是非致命的，變長譯碼器校正所述誤差，然后繼續(xù)所述比特流的譯碼。如果是致命的，在電路被復(fù)位，標題分析器檢索下一個有效開始碼。另外，如果該變長譯碼器正在以比芯片其它外部電路快的速度處理數(shù)據(jù)，那么，控制電路在外部電路趕上變長譯碼器之前暫停譯碼操作。
本發(fā)明的其它優(yōu)點、目的和其它的特征將在下述的描述中部分地表示出來，并在下面解釋例子的基礎(chǔ)上對本專業(yè)技術(shù)領(lǐng)域以內(nèi)的技術(shù)人員部分的變得更加明顯，同時可以從本發(fā)明中學(xué)習(xí)到。本發(fā)明的目的和優(yōu)點可以通過如下面特別表示的權(quán)利要求實現(xiàn)和獲得。
下面將結(jié)合附圖對本發(fā)明進行詳細描述，在所述附圖中，相同的標號表示相同的元件圖1A和1B描述了MPEG1和MPEG2的視頻比特流層的結(jié)構(gòu)；圖2示出了一個現(xiàn)有技術(shù)的變長譯碼器(VLD)；圖3詳細地示出了圖2中所示的VLD；圖3示出了根據(jù)本發(fā)明的VLD；圖5詳細地示出了圖4所示的比特流饋給器；圖6A詳細地示出了圖4所示的標題分析器；圖6B簡單地示出了圖6A的分析器；圖7A詳細地示出了圖4所示的模塊數(shù)據(jù)譯碼器；圖7B示意性地示出了圖7A所示的模塊譯碼器；圖7C是包含在圖7B所示游程長度譯碼器中的代碼表的例子；和圖7D示出了當比特流“00100011010100000101……”被譯碼時，所述模塊譯碼器的操作。
執(zhí)行本發(fā)明的最佳形式當被編碼的比特流被電視、計算機等接收時，微處理器將被編碼數(shù)據(jù)的比特流存儲在一個存儲裝置中。為了對包含在所述霍夫曼代碼字中的比特流進行譯碼，VLD將一個請求信號傳送給微處理器。圖4示出了根據(jù)本發(fā)明的VLD100的結(jié)構(gòu)，該VLD100包括耦合到標題分析器300的比特流饋給器200、模塊數(shù)據(jù)譯碼器400和如所示彼此連接的控制電路500。
控制電路500響應(yīng)各種輸入控制信號對VLD100的運行進行控制。響應(yīng)來自外部構(gòu)件的STARDVLD信號，VLD100啟動譯碼處理和向比特流饋給器輸出一個信號，比特流饋給器向微處理器輸出一個1-比特BITREQ(比特流請求)信號以使其將來自所述存儲裝置的64-比特的比特流輸入給比特流饋給器200。
響應(yīng)一個VLDSYNC(VLD同步)信號，VLD100將譯碼后的數(shù)據(jù)輸出給顯示裝置。T1和T2是兩個包括2-相位時鐘的時鐘信號。所述2-相位時鐘被用于減少在VLD100內(nèi)競爭狀態(tài)的概率。如果VLD100的數(shù)據(jù)處理快于其它的電路，那么，一個VLDWAIT(VLD等待)信號將根據(jù)譯碼操作的進程暫時中止VLD100。當其它電路已經(jīng)準備好時，外部CPU解放VLD100以繼續(xù)譯碼操作。
當RESET信號被激活時，它將復(fù)位VLD100并結(jié)束譯碼處理。所述VLD返回到等待和檢測所述順序?qū)拥淖畛鯛顟B(tài)。當產(chǎn)生一個非致命誤差時，NERROR信號將被激活；而當時產(chǎn)生一個致命誤差時，RERROR信號將被激活。所述非致命誤差不影響其它比特流的譯碼。例如，所述非致命誤差是一個時間戳方面的誤差，而所述時間戳對于所述比特流的譯碼根本是不需要的。圖形的尺寸為零是一個致命誤差，因為這樣的圖形根本就不存在?？刂齐娐?00、標題分析器300和模塊數(shù)據(jù)譯碼器400被彼此相互耦合，從而使得以彼此適當?shù)恼`差信號去傳送。每個被檢測到的誤差。
由于所接收的比特是被變長編碼的并且對數(shù)據(jù)的參數(shù)和象素譯碼所需的比特數(shù)量是未知的，所以，所述比特流饋給器輸出編碼數(shù)據(jù)的32-比特比特流給控制電路500、標題分析器300和模塊數(shù)據(jù)譯碼器400。如果標題分析器300或模塊數(shù)據(jù)譯碼器400使用來自編碼數(shù)據(jù)的32-比特比特流中特定數(shù)量的比特，那么，標題分析器300或模塊數(shù)據(jù)譯碼器400向比特流饋給器200傳送一個6-比特值以表示這個特定數(shù)量。此后，比特流饋給器從最高有效比特移出被使用過的比特并在最低有效比特入新的比特。這個新的32-比特比特流然后被輸出給標題分析器300和模塊數(shù)據(jù)譯碼器400。
例如，標題分析器300將32比特比特流的較高4個比特譯碼成在順序?qū)又械木幋a圖象尺寸參數(shù)。標題分析器300在6-比特總線上將植4傳送給比特流饋給器，以表示較高的4個最高有效比特已經(jīng)被使用。作為響應(yīng)，該比特流饋給器移出所述較高的4個比特，并在下一個時鐘周期期間使用具有新的4個較低比特的剩余28個比特。
比特流饋給器200把所述4個新的比特從剩余的64-比特比特流中移入到較低4個比特位置處，并且向控制電路500、標題分析器300和模塊數(shù)據(jù)譯碼器400輸出另外的32-比特比特流。在所有64-比特被譯碼完畢之前，編碼數(shù)據(jù)比特流的這個移位一直重復(fù)進行。此后，比特流饋給器向所述微處理器輸出一個1-比特BITREQ(1-比特請求)信號，以向所述比特流饋給器輸入另外64-比特比特流。
標題分析器300包括一個開始碼監(jiān)視、檢索和檢測電路。根據(jù)開始碼的檢測，標題分析器300從作為輸出PARAMD(參數(shù)數(shù)據(jù))和PARAMA(參數(shù)地址)信號的編碼比特流中提取所有顯示參數(shù)。在8-比特總線上的PARAMA信號表示正在PARAMD總線上輸出的是哪一種類型的參數(shù)。
例如，如果PAMAMA信號的值是零，那么，PARAMD數(shù)據(jù)是水平尺寸，該PARAMD數(shù)據(jù)被傳送給顯示裝置或系統(tǒng)的其它電路。類似的，如果PARAMA信號的值是，那么，在PARAMD總線上的參數(shù)是垂直尺寸。PARAMA和PARAMD總線的這種配置減少了在VLD和所述芯片和顯示裝置/系統(tǒng)的其它部分之間所需的互聯(lián)。這些顯示參數(shù)被包含在標題之中，并每個時鐘周期被譯碼一個參數(shù)。
標題分析器300還能譯碼和輸出包含在32-比特編碼比特流中的多個量化表，以在8-比特總線上輸出QUANT信號。該QUANT信號被下加載到一個量化模塊(未示出)上，以形成包含有用于64個象素的8×8個表。所述量化表包括與壓縮比相關(guān)的多個量化因子。然后，每個模塊中圖象數(shù)據(jù)的64個系數(shù)被乘以量化表中的相應(yīng)因子。在1-比特總線上輸出的QMSYNC信號表示標題分析器30O正在QUANT總線上輸出量化數(shù)據(jù)。
標題分析器300還可以檢測任意一個非法參數(shù)值并通知控制電路500和模塊數(shù)據(jù)譯碼器400產(chǎn)生了誤差。例如，如果在利用模塊數(shù)據(jù)譯碼器400在對宏模塊和模塊層譯碼期間檢測到一個開始碼，那么，標題檢測器300將檢測到這個誤差，并輸出一個相應(yīng)的信號給模塊數(shù)據(jù)譯碼器400去中止譯碼。標題分析器300將把這個誤差標記給控制電路500，該控制電路500確定所述誤差是致命誤差還是非致命誤差。如果是非致命誤差，模塊數(shù)據(jù)譯碼器400重新啟動譯碼。如果是致命誤差，控制電路500復(fù)位VLD并去檢索下一個有效開始碼。
在標題分析器300檢查了所述片層的比特流之后，該標題分析器300向模塊數(shù)據(jù)譯碼器400輸出一個相應(yīng)的信號，用于表示包含有宏模塊層法定數(shù)據(jù)的比特流一直被從比特流饋給器200中送出。模塊數(shù)據(jù)譯碼器400從所述編碼比特流中提取視頻數(shù)據(jù)。包含在所述比特流中的視頻數(shù)據(jù)是霍夫曼變長編碼的數(shù)據(jù)。模塊數(shù)據(jù)譯碼器400包含有一個用于處理這些變長代碼字的代碼表。這些代碼表中的每一個都是根據(jù)組合邏輯設(shè)計的，從而使得模塊數(shù)據(jù)譯碼器的操作相對較快。所述代碼表示任意一個非法的或有毛病的代碼字。這個有毛病代碼字的檢測在后被用于誤差掩蔽。
模塊數(shù)據(jù)譯碼器400每個時鐘周期檢測一個霍夫曼代碼字。每當模塊數(shù)據(jù)譯碼器40被使能時，一個宏模塊被完全處理。一個宏模塊含有6個視頻數(shù)據(jù)模塊。一個模塊含有表示64個圖象數(shù)據(jù)系數(shù)的數(shù)據(jù)。由于霍夫曼編碼，少于64個的霍夫曼代碼字可以被包含在用于一個模塊層的比特流中。換言之，一個霍夫曼代碼字可以表示多個系數(shù)。模塊數(shù)據(jù)譯碼器400將重新構(gòu)成所有的64個系數(shù)。
即使在所述模塊中的每個系數(shù)的值都為零，模塊數(shù)據(jù)譯碼器400每個時鐘周期也要在12-比特總線上輸出一個系數(shù)作為VIDEO信號。除非檢測到一個誤差，模塊數(shù)據(jù)譯碼器400總是精確地使用384個時鐘周期去處理數(shù)據(jù)的一個宏模塊，而不考慮所述系數(shù)的實際值。如果在宏模塊和模塊層被譯碼之后檢測到其它的開始碼，模塊數(shù)據(jù)譯碼器400向標題分析器300輸出一個信號，用于表示所述宏模塊層的譯碼已經(jīng)完成。模塊數(shù)據(jù)譯碼器400還輸出一個垂直同步(VSYNC)信號，該信號在TV中通常被用于表示視頻開始。
圖5詳細地示出了比特流饋給器200。響應(yīng)BITREQ信號，存儲裝置(未示出)將64-比特編碼比特流輸入給比特流饋給器200。在最初的時鐘周期(即時鐘周期1)期間內(nèi)，較高的32個有效比特，即比特[63∶32]被提供給選擇器202的Input-0端并存儲在寄存器204中。較低的有效比特，即[31∶0]被存儲在寄存器206中，在時鐘周期2期間，從寄存器204中輸出比特[63∶32]并存儲在寄存器208中。另外，來自寄存器206的比特[31∶0]被提供一個Input-1并被存儲到到寄存器204中。
雖然總的64個比特被存儲在寄存器204和208中，但最低有效比特
被丟掉，和63個比特輸入給63到32比特滾筒移位器210。根據(jù)在5-比特總線上的移位值，滾筒移位器210輸出含有來自寄存器204和/或寄存器208的比特的32-比特比特流。如果移位值等于零，那么，32-比特比特流輸出包括31個較低比特[62∶32]和多個比特，即比特[62∶30]中的一個較高比特[31∶0]。
如果在時鐘周期N處所述移位值等于32，那么，一個BITREQ信號被送出，并且一個新的64比特比特流被輸入給比特流饋給器200。在時鐘周期1期間存儲在寄存器208中的比特[63∶32]被丟掉，和比特[31∶0]被移入寄存器208。新比特流的較高有效比特[63∶32]被輸入給寄存器204。較低有效比特[31∶0]被存儲在檢測器206中。在這個周期期間內(nèi)，所述移位值被設(shè)置為零，并且，滾筒移位器210輸出包含有寄存器208中比特[33∶0]在內(nèi)的32-比特比特流。
當在時鐘周期N+I處所述移位值再次達到32時，存儲在寄存器208中的比特[31∶0]被丟掉。時鐘周期N的比特[63∶32]被移入寄存器208。在時鐘周期N期間內(nèi)存儲在寄存器206中的比特[31∶0]被提供給選擇器202的Inout_1端并被存儲在寄存器204中。所述移位值被復(fù)位到零，存儲在寄存器208中的比特[63∶32]由滾筒移位器210輸出。當移位值再次達到32時，一個新的64-比特比特流被提供給比特流饋給器200，并重復(fù)上述的處理。
比特流饋給器200的其余電路被用于控制上述64-比特比特流的移位。加法器212和寄存[]器214保持對移位值的跟蹤。在6-比特總線上的尺寸值被從標題分析器300或模塊數(shù)據(jù)譯碼器400中輸入。所述尺寸值表示來自滾筒移位器的32-比特比特流的較高比特的數(shù)量，該滾筒移位器可被標題分析器300或模塊數(shù)據(jù)譯碼器400使用對特定參數(shù)或視頻數(shù)據(jù)進行譯碼。加法器212將這個移位值和存儲在寄存器214中的再前尺寸值進行相加。其和值被存儲在寄存器214中，并被用做與滾筒移位器210相關(guān)的移位值去輸出一個來自存儲在寄存器204和208中的64-比特數(shù)據(jù)的新的32-比特比特流。
雖然加法器212的輸出是6個比特，但只有5個較低比特被提供給所述寄存器。由于5個比特只能表示高達31的值，所以，當所述移位值達到32時，寄存器214自動地翻轉(zhuǎn)到零，即將移位值復(fù)位到零，較高的1-比特被用于使能寄存器204和208在一旦移位值達到32時移入新的數(shù)據(jù)。較高的1-比特還使能寄存器216輸出一個信號去控制選擇器202的選擇。寄存器216的輸出被反相器218反相，并存儲在寄存器216中。
利用與(AND)門220將較高1-比特和寄存器216的輸出邏輯與以輸出一個信號去控制將所述新的數(shù)據(jù)移入寄存器206。另外，這些信號還作為輸入提供給與門222。在所述移位值達到32之前，BITREQ信號不驅(qū)動存儲裝置去移入新的64-比特比特流。如所示，BITREQ信號是較高1-比特、寄存器216的輸出和在前BITREQ信號邏輯與的結(jié)果，該信號被存儲在寄存器224中。一旦移位值達到32，BITREQ信號就驅(qū)動存儲裝置移入編碼數(shù)據(jù)的新的64-比特比特流。
圖6A詳細地示出了圖4所示的標題分析器300。標題分析器300包括與開始碼序列定序器320相連的開始碼檢索電路310，該電路控制多個分析器330、340、450、360、…、3nm。另外，由于所有的分析器都具有類似的電路結(jié)構(gòu)，所以，圖6B簡單地示出了在圖6A中示出的分析器3nm。
開始碼檢索電路310響應(yīng)來自控制電路500的使能信號檢索和檢測所述的開始碼。這種電路的例子可以在申請日為1995年11月22日、發(fā)明名稱為“高比特速率開始碼的檢索和檢測”、申請?zhí)枮镹o.08/561.756的美國未授權(quán)專利申請中得到，該文獻在這里一并作為參考。電路310從比特流饋給器200中接收320比特比特流，以確定順序?qū)印D象組層、圖象層等的開始碼是否被檢測到，并輸出適當?shù)腟equence_Start、Gop_Start、Picture_Start等信號。另外，電路310輸出一個表示在32-比特比特流中有多少個比特被使用過的6-比特尺寸值去檢測開始碼。該尺寸值被提供給比特流饋給器200以移出被使用過的比特，并且，一個新的32-比特比特流被輸入給標題分析器300、模塊數(shù)據(jù)譯碼器400和控制電路500。如果檢測到一個誤差，電路310向控制電路500輸出一個誤差信號。
如上所述，MPEG標題的標題層，即MPEG標準的順序、圖象組、圖象等被以特定的順序組織。開始碼序列定序器320監(jiān)視開始碼的檢測，以確定是否是一直在以一個適當?shù)捻樞驒z測由開始碼電路310產(chǎn)生的開始碼信號。例如，如果定序器320在圖象組開始碼之前檢測到所述圖象開始碼，那么，定序器320就要向控制電路500輸出一個誤差信號EN2。如果檢測到了一個適當?shù)拈_始碼，定序器320將產(chǎn)生一個適當?shù)氖鼓苄盘朎N3nm去驅(qū)動多個標題分析器3nm中適當?shù)囊粋€。
一旦被使能，相應(yīng)的分析器300nm對32-比特比特流進行譯碼，以輸出標題層的多個參數(shù)，即PARAMD信號。由分析器3nm產(chǎn)生的PARAMA信號表示在PARAMD總線上輸出的是哪種類型的參數(shù)。所述尺寸值表示根據(jù)用于對在PARAMD總線上的參數(shù)進行譯碼的32-比特比特流進行譯碼的比特數(shù)量。在完成對包含在編碼比特流中標題層的參數(shù)譯碼之后，相應(yīng)的分析器340輸出一個完成信號DS3nm給定序器320。
例如，假定以一個適當?shù)捻樞驒z測到了所述的順序開始碼，那么，當開始碼電路310輸出一個Sequence_Start信號時，定序器320輸出一個使能信號EN340給順序標題分析器340。一旦被使能，分析器340對32-比特比特流進行譯碼以在PARAMD總線上輸出一個水平尺寸參數(shù)，PARAMA信號表示該水平尺寸參數(shù)正在PARAMD總線上被輸出。分析器340輸出一個尺寸值以從比特流饋給器200中接收一個新的32-比特比特流。順序標題分析器340然后譯碼和在PARAMD總線上輸出垂直尺寸參數(shù)。重復(fù)上述處理以對縱橫比信息參數(shù)、幀速率參數(shù)等進行譯碼，直到包含在編碼比特流中順序?qū)拥乃袇?shù)都被譯碼為止。
在完成之后，順序標題分析器340輸出一個完成信號給定序器320。但是，如果定序器320在完成之前接收了開始碼(例如，Gop_Start)，那么定序器320將標記一個誤差信號給控制電路。反之，定序器320等待由開始碼電路310檢測圖象組開始碼以使能Gop標題分析器350。
由于所述量化因子也被包含在順序?qū)又校裕樞驅(qū)拥谋皇鼓茯?qū)動量化器矩陣分析器330。在對順序?qū)又械膮?shù)進行譯碼的過程中，量化器矩陣譯碼器對包含在編碼比特流中的量化因子譯碼以輸出QUANT和QMSYNC信號。如所能理解的那樣，量化器矩陣分析器330可以是自己獨立的，也可以是順序標題分析器340的子裝置。
利用開始碼的適當順序檢測，多個分析器中的每一個都被驅(qū)動以對在編碼標題層中的所有參數(shù)進行譯碼。一個根據(jù)編碼比特流對片層的參數(shù)譯碼完畢，片標題分析器3nm輸出一個Macroblock_Start信號，以向塊數(shù)據(jù)譯碼器400表示所輸入的比特流包含有宏模塊和模塊層的編碼視頻數(shù)據(jù)。作為響應(yīng)，模塊數(shù)據(jù)譯碼器400譯碼所述比特流以輸出含有用于顯示系統(tǒng)的象素數(shù)據(jù)的VIDEO信號。
圖7A詳細地示出了圖4所示的模塊譯碼碼器400。模塊數(shù)據(jù)譯碼器400包括連接到模塊譯碼器420上的宏模塊譯碼器410。響應(yīng)來自片標題分析器3nm的Macroblock_Start信號，宏模塊層譯碼32-比特比特流以產(chǎn)生Header_Start信號，并輸出一個表示所述比特流被使用比特數(shù)量的尺寸值以譯碼Header_Start信號。一旦Header_Start信號被譯碼完畢，宏模塊譯碼器410就向模塊譯碼器420輸出364個使能/時鐘信號EN/CLK，以對包含在6個模塊層中每個層內(nèi)的編碼的64個量化DCT系數(shù)進行譯碼。
圖7B示意性地示出了模塊譯碼器420，該模塊譯碼器420包括一個游程長度譯碼器421、一個零計數(shù)器422、兩個與門423和424、一個反相器425、一個或門426和一個6-比特計數(shù)器427。如上所述，每個宏模塊層包含有64個DCT系數(shù)的6個模塊。為了在每個時鐘周期期間內(nèi)對每個系數(shù)進行譯碼，每當施加使能/時鐘信號EN/CLK時，6-比特計數(shù)器增加計數(shù)值，并且，所述EN/CLK信號還被作為VSYNC信號輸出。所述計數(shù)值被提供給6-比特或門426以使能游程長度譯碼器421。當所述計數(shù)值達到值63時，反相器425產(chǎn)生適當電位的模塊信號末端(Block_end)，該信號表示一個模塊的64個系數(shù)已經(jīng)被譯碼完畢。對于所述宏模塊層數(shù)據(jù)的6個模塊重復(fù)上述操作。
游程長度譯碼器421包括一個代碼表，用于產(chǎn)生12-比特值和以32-比特比特流的預(yù)定數(shù)量的二進制模式為基礎(chǔ)的6-比特NumBits和6-比特Zero Count信號。代碼表的例子示于圖7C。被提供給零計數(shù)器422的ZeroCount信號產(chǎn)生一定數(shù)量的零，這些信號將被放置在所述值信號之前。換言之，所述ZeroCount信號表示在VIDEO總線上輸出所述信號之前，作為VIDEO信號被輸出的零的數(shù)量。
圖7D簡要地示出了當對比特流“00100011010100000101”，進行譯碼時模塊譯碼器420的操作。在時鐘周期1期間，前3個比特“001”與在代碼表中的二進制模式相匹配，從而產(chǎn)生NumBits、Value和ZeroCount信號。如在圖7C中的代碼表所示，在所述值信號被輸出之前，三個零被作為VIDEO信號輸出。因此，在時鐘周期1-3期間，在VIDEO總線上輸出零值，并且，所述尺寸值保持為零，即同樣的3-比特被用于3個時鐘周期。在產(chǎn)生3個零以后，值3信號在VIDEO總線上被輸出，并且，尺寸值3被提供給比特流饋給器200。
響應(yīng)尺寸值3，使用過的比特“001”被丟掉，具有新的3個較低比特的剩余比特被提供給標題分析器300和模塊數(shù)據(jù)譯碼器400。游程長度譯碼器421使較高的5個比特“00011”與在代碼表中的二進制模式相匹配。如所示，NumBits、Value和Zerocount信號的值分別是5、1和4。因此，在時鐘周期9處輸出一個值信號1之前，在時鐘周期5-8期間有4個零被作為VIDEO信號輸出。尺寸值5被提供給比特流饋給器200以表示使用過比特的數(shù)量。對于64個時鐘周期重復(fù)上述處理，以對來自所述編碼比特流的64個系數(shù)進行譯碼，并對6個層中的每一層執(zhí)行這種處理。因此，在364個時鐘周期期間，所有6個模塊層的364個系數(shù)被譯碼。
比起現(xiàn)存設(shè)計來講，這種MPEG視頻VLD具有很多優(yōu)點。首先，這種VLD僅需要一個滾筒移位器和與之相結(jié)合的代碼表，這允許非?？斓淖g碼速度和很小的區(qū)域要求。其次，該VLD能夠檢測出比特流中的序列層。然后，該VLD確定在檢測出一個錯位層之后，哪一個層或哪幾個層對于重新啟動譯碼是有效的。
本發(fā)明的VLD即使是在一個比特流包含有誤差的情況下也能夠處理任意一個MPEG編碼的視頻比特流。如果在所述比特流中檢測到一個誤差，在可能的情況下，該VLD將校正這個誤差。如果這個誤差是不可校正的，該VLD將確定這個誤差是否是一個致命誤差或者是將這個誤差作為一個非致命誤差而忽略掉。如果這個誤差是一個非致命誤差，所述VLD將繼續(xù)正常譯碼。如果檢測到一個致命誤差，該VLD能夠在沒有任何外部控制的情況下從這個誤差中恢復(fù)并檢索下一個有效開始碼。這樣一種檢測誤差的方法允許很容易地進行誤差檢測和誤差掩蔽。
所有的MPEG層都可以被譯碼，包括任意一個擴展數(shù)據(jù)、用戶數(shù)據(jù)和量化表。當對用于每個層的比特流標題信息進行處理時，每個時鐘譯碼一個參數(shù)，并立即輸出。在參數(shù)提取之后，所述VLD具有一個設(shè)定數(shù)量的384個時鐘周期，用于對視頻數(shù)據(jù)的一個宏模塊進行譯碼。這允許很容易地和MPEG譯碼系統(tǒng)同步。
上述的實施例僅僅是舉例，并不構(gòu)成對所述MPEG編碼比特流的限制。本發(fā)明還可以應(yīng)用到需要對包含有編碼視頻數(shù)據(jù)的比特流進行譯碼的很多不同的譯碼系統(tǒng)中。對于本專業(yè)技術(shù)領(lǐng)域內(nèi)的普通技術(shù)人員來講，可以對本發(fā)明作出很多的替換、修改和變化。
權(quán)利要求
1.一種用于對包含有參數(shù)和視頻圖象的視頻數(shù)據(jù)進行譯碼的裝置，包括一個比特流饋給器，用于饋給一個編碼比特流；第一譯碼器，用于接收并譯碼所述編碼比特流以提取所述參數(shù)；和第二譯碼器，用于接收和譯碼所述編碼比特流以提取所述視頻數(shù)據(jù)，其中，所述第一和第二譯碼器中的至少一個向所述比特流饋給器提供一個信號，以使所述饋給器丟掉來自所述編碼比特流的規(guī)定數(shù)量的比特。
2.如權(quán)利要求1所述的裝置，還包括一個用于控制和監(jiān)視所述比特流饋給器以及所述第一和第二譯碼器的功能的裝置。
3.如權(quán)利要求1的裝置，其中，所述信號表示在所述比特流中使用的規(guī)定數(shù)量的比特，并用于對所述參數(shù)和視頻數(shù)據(jù)中的一個進行譯碼。
4.如權(quán)利要求1所述的裝置，其中所述比特流饋給器包括第一寄存器，用于存儲第一預(yù)定數(shù)量的比特；第二寄存器，用于存儲第二預(yù)定數(shù)量的比特；耦合到所述第一和第二寄存器上的一個滾筒移位器，用于根據(jù)所述規(guī)定的數(shù)量輸出包含有部分所述第一和第二預(yù)定數(shù)量比特的編碼比特流。
5.如權(quán)利要求4所述的裝置，其中，所述的比特流饋給器還包括一個加法器，用于使所述規(guī)定的數(shù)量與在前周期的規(guī)定數(shù)量相加；和第三寄存器，用于存儲所述相加的和，所述和被用做下個時鐘期間內(nèi)的規(guī)定數(shù)量。
6.如權(quán)利要求4所述的裝置，其中，所述比特流饋給器還包括一個裝置，用于當所述規(guī)定數(shù)量等于一個予設(shè)定值時，丟掉存儲在所述第一寄存器中的第一預(yù)定數(shù)量比特和存儲在所述第二寄存器中的第二預(yù)定數(shù)量比特中的至少一個。
7.如權(quán)利要求6所述的裝置，其中，所述比特流饋給器還包括一個裝置，用于當所述規(guī)定數(shù)量等于一個予設(shè)定值時，產(chǎn)生一個信號去請求用于所述第一和第二寄存器的多個新比特。
8.如權(quán)利要求1所述的裝置，其中，所述的第一譯碼器包括用于在所述編碼比特流中檢索開始碼并根據(jù)這個檢測輸出一個開始碼信號的裝置；用于確定是否是以預(yù)設(shè)定順序檢測開始碼的裝置；響應(yīng)所述確定裝置，對編碼比特進行譯碼以提取所述參數(shù)的裝置。
9.如權(quán)利要求8所述的裝置，其中，所述第一譯碼器包括多個標題分析器，每個標題分析器是由來自所述順序確定裝置的相應(yīng)信號驅(qū)動的，且每個標題分析器在第一總線上輸出根據(jù)來自編碼比特流譯碼的參數(shù)，在第二總線上輸出表示所述第一總線上參數(shù)類型的一個信號，輸出表示在所述編碼比特流中被使用比特數(shù)量的所述數(shù)量，從而，每個時鐘譯碼一個參數(shù)。
10.如權(quán)利要求9所述的裝置，其中，所述第一譯碼器還包括一個量化器矩陣分析器，用于根據(jù)編碼比特流譯碼用于壓縮所述編碼比特流的量化因子。
11.如權(quán)利要求1所述的裝置，其中，所述第二譯碼器包括第一裝置，用于根據(jù)編碼比特流譯碼標題開始參數(shù)并輸出表示在譯碼期間使用的比特數(shù)量的規(guī)定數(shù)量；和第二裝置，用于根據(jù)編碼比特流譯碼所述視頻數(shù)據(jù)。
12.如權(quán)利要求11的裝置，其中，所述第二裝置每個時鐘周期譯碼一個視頻系數(shù)。
13.如權(quán)利要求11所述的裝置，其中，所述第二裝置包括一個游程長度譯碼器，包括一個以代碼表為基礎(chǔ)的組合邏輯電路，用于識別編碼比特流的二進制模式，并在第三總線上輸出視頻數(shù)據(jù)值之前輸出預(yù)先設(shè)定數(shù)量的二進制零；一個計數(shù)器，用于保持表示被譯碼視頻系數(shù)的數(shù)量的計數(shù)值，并在所述計數(shù)值達到一個預(yù)先設(shè)定的數(shù)量之前使能所述游程譯碼器；和一個裝置，用于確定在所述編碼比特流中被使用比特的規(guī)定數(shù)量，以便每個時鐘周期譯碼一個系數(shù)。
14.一種比特流饋給器，用于從存儲裝置中接收N-比特編碼比特流以將N-比特比特流提供給一個裝置，該裝置對用于視頻數(shù)據(jù)的參數(shù)和視頻數(shù)據(jù)的所述M-比特比特流譯碼，其中，N＞M，所述比特流饋給器包括第一裝置，用于存儲所述N-比特比特流的第一預(yù)定數(shù)量的比特；第二裝置，用于存儲所述N-比特比特流的第二預(yù)定數(shù)量的比特；和耦合到所述第一和第二裝置上的一個滾筒移位器，用于根據(jù)一個預(yù)先規(guī)定的數(shù)量輸出組成所述第一和第二預(yù)定數(shù)量比特一部分的M-比特比特流。
15.如權(quán)利要求14所述的比特流饋給器，還包括一個加法器，用于使所述的規(guī)定量和用于在前周期的規(guī)定量相加；第三寄存器，用于存儲所述相加的和，該相加和在下一個周期期間被用做規(guī)定數(shù)量。
16.如權(quán)利要求14所述的比特流饋給器，還包括一個裝置，用于當所述規(guī)定數(shù)量等于一個預(yù)先設(shè)定的值時，丟掉存儲在所述第一裝置中的第一預(yù)定量比特和存儲在所述第二裝置中的第二預(yù)定數(shù)量比特中的至少一個。
17.如權(quán)利要求16所述的比特流饋給器，還包括一個裝置，當所述規(guī)定數(shù)量等于所述預(yù)先設(shè)定值時，該裝置產(chǎn)生一個信號，以請求用于所述第一和第二裝置中至少一個裝置的多個新比特。
18.一種用于變長譯碼器的裝置，所述變長譯碼器用于對與在MPEG標準中標題層參數(shù)相關(guān)的編碼比特流譯碼，所述裝置包括一個裝置，用于檢索位于所述編碼比特流中的開始碼，并根據(jù)該檢測輸出一個開始碼信號；一個裝置，用于確定所述開始碼是否是按照預(yù)先設(shè)定的順序進行檢測的；和一個裝置，該裝置響應(yīng)所述的順序確定裝置譯碼所述的編碼比特流以提取所述參數(shù)。
19.如權(quán)利要求18所述的裝置，其中，所述的譯碼裝置包括多個標題分析器，每個標題分析器是由所述順序確定裝置的一個相應(yīng)信號驅(qū)動的，并且，每個標題分析器在第一總線上輸出根據(jù)所述編碼比特流譯碼的多個參數(shù)，在第二總線上輸出表示在所述第一總線上的參數(shù)類型的一個信號，并輸出表示在所述編碼比特流中被使用的比特數(shù)量的規(guī)定數(shù)量，從而每個時鐘周期譯碼一個參數(shù)。
20.如權(quán)利要求19所述的裝置，其中，所述的譯碼裝置還包括一個量化器矩陣分析器，用于根據(jù)所述編碼比特流譯碼用于壓縮所述編碼比特流的量化因子。
21.一種用于變長譯碼器的裝置，所述變長譯碼器用于對與在MPEG標準中的宏模塊和模塊層的視頻系數(shù)相關(guān)的編碼比特流譯碼，所述裝置包括第一譯碼器，用于根據(jù)所述編碼比特流譯碼一個標題開始參數(shù)；和第二譯碼器，用于根據(jù)所述編碼比特流每個時鐘周期譯碼一個視頻參數(shù)。
22.如權(quán)利要求21所述的裝置，其中，所述第二譯碼器包括一個游程長度譯碼器，包括一個以一個代碼表為基礎(chǔ)的組合邏輯電路，用于識別所述編碼比特流的二進制模式，并在第三總線上輸出所述視頻系數(shù)的一個值之前輸出予設(shè)定數(shù)量的二進制零；和一個計數(shù)器，用于保持一個表示被譯碼視頻系數(shù)數(shù)量的計數(shù)值，并在所述計數(shù)值達到一個予設(shè)定數(shù)量之前使能所述的游程譯碼器。
23.一種用于對包含有參數(shù)和視頻圖象的視頻數(shù)據(jù)的編碼比特流譯碼的方法，包括如下步驟a)輸出所述編碼比特流；b)譯碼所述編碼比特流以提取所述參數(shù)；c)譯碼所述編碼比特流以提取所述視頻數(shù)據(jù)；d)輸出一個規(guī)定量，該規(guī)定量被用于從所述編碼比特流中丟掉規(guī)定數(shù)量的比特。
24.如權(quán)利要求23所述的方法，其中，所述的規(guī)定數(shù)量表示在比特流中用于對參數(shù)和視頻數(shù)據(jù)譯碼所使用比特的數(shù)量。
25.如權(quán)利要求23所述的方法，其中，步驟(a)包括存儲第一預(yù)定數(shù)量的比特；存儲第二預(yù)定數(shù)量的比特；根據(jù)所述規(guī)定數(shù)量輸出包括部分所述第一預(yù)定數(shù)量比特和第二預(yù)定數(shù)量比特的編碼比特流。
26.如權(quán)利要求25所述的方法，其中，所述步驟(a)還包括將所述規(guī)定數(shù)量與在前周期的規(guī)定數(shù)量相加；和存儲所述的相加和，所述相加和被用做下一個周期內(nèi)的規(guī)定數(shù)量。
27.如權(quán)利要求24的方法，其中，所述步驟(a)還包括當所述規(guī)定數(shù)量等于一個予設(shè)定值時，丟掉所述第一預(yù)定數(shù)量比特和第二預(yù)定數(shù)量比特中的至少一個。
28.如權(quán)利要求27所述的方法，其中，所述步驟(a)還包括當所述規(guī)定數(shù)量等于一個予設(shè)定值時，產(chǎn)生一個信號去請求多個新的比特。
29.如權(quán)利要求23所述的方法，其中，所述的步驟(b)包括檢索位于編碼比特流中的開始碼，并根據(jù)該檢測輸出一個開始碼信號；確定是否是按照予設(shè)定順序?qū)λ鲩_始碼進行檢測的；和譯碼所述編碼比特以提取所述參數(shù)。
30.如權(quán)利要求29所述的方法，其中，所述步驟(b)還包括根據(jù)編碼比特流譯碼用于壓縮所述編碼比特流的量化因子。
31.如權(quán)利要求23所述的方法，其中，所述步驟(c)包括根據(jù)編碼比特流譯碼一個標題開始參數(shù)，并輸出一個表示在譯碼期間使用的比特數(shù)量的規(guī)定數(shù)量；和根據(jù)編碼比特流譯碼所述視頻數(shù)據(jù)。
32.如權(quán)利要求31所述的方法，其中，步驟(c)每個時鐘周期譯碼一個視頻系數(shù)。
33.如權(quán)利要求31所述的方法，其中，步驟(c)還包括識別所述編碼比特流的二進制模式，并在輸出所述視頻數(shù)據(jù)的值之前輸出預(yù)定數(shù)量的二進制零；保持計數(shù)值，該計數(shù)值表示被譯碼的視頻系數(shù)的數(shù)量；和確定所述編碼比特流中被使用比特的規(guī)定數(shù)量，從而，每個時鐘周期譯碼一個系數(shù)。
全文摘要
變長譯碼器包括連接到標題分析器上的一個比特流饋給器，和一個耦合到所述饋給器上的模塊數(shù)據(jù)譯碼器。比特流饋給器包括一個滾筒移位器，用于輸出一個32-比特比特流給標題分析器、模塊數(shù)據(jù)譯碼器和一個控制電路。標題分析器MPEG檢測標題層的開始碼并譯碼包含在編碼比特流中MPEG層的參數(shù)。另外，標題分析器譯碼8×8個象素數(shù)據(jù)的量化因子，所述8×8個象素數(shù)據(jù)已經(jīng)被轉(zhuǎn)換成64個DCT系數(shù)。
文檔編號G06T9/00GK1155190SQ96119000
公開日1997年7月23日 申請日期1996年12月5日 優(yōu)先權(quán)日1996年12月5日
發(fā)明者J·N·梅爾滕斯, K·I·漢 申請人:美國三菱半導(dǎo)體公司