專(zhuān)利名稱(chēng)：電信轉(zhuǎn)接器中的ampic dram系統(tǒng)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及下述共同未決美國(guó)專(zhuān)利申請(qǐng)中所描述的類(lèi)型的動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器技術(shù)(DRAM):Mukesh Chatter 1995年12月29目提交并轉(zhuǎn)讓給本申請(qǐng)的共同受讓人的高性能通用多端口內(nèi)部高速緩存動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(AMPIC DRAM)系統(tǒng)、體系結(jié)構(gòu)與方法，該系統(tǒng)消除了當(dāng)前的系統(tǒng)帶寬限制與相關(guān)問(wèn)題并提供顯著地增強(qiáng)的系統(tǒng)性能且降低成本，作為提供統(tǒng)一的存儲(chǔ)器體系結(jié)構(gòu)的結(jié)果能夠基本上對(duì)許多應(yīng)用通用。本發(fā)明更具體地涉及特別適用于ATM(異步傳遞方式)Sonet(同步光學(xué)網(wǎng))交叉連接及WDM(波設(shè)計(jì)多路復(fù)用)及類(lèi)似應(yīng)用的系統(tǒng)中的改進(jìn)。
更一般地，當(dāng)將所述共同未決申請(qǐng)的技術(shù)用在擁有諸如中央處理單元(CPU)等具有并行數(shù)據(jù)端口及各連接在并爭(zhēng)用對(duì)公共系統(tǒng)總線(xiàn)接口的訪(fǎng)問(wèn)的動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(DRAM)的主控制器的系統(tǒng)中時(shí)，在于包括多端口內(nèi)部高速緩沖存儲(chǔ)的DRAM(AMPIC DRAM)的改進(jìn)的DRAM體系結(jié)構(gòu)，其中提供了多個(gè)獨(dú)立的串行數(shù)據(jù)接口，各通過(guò)對(duì)應(yīng)的緩沖器連接在獨(dú)立的外部I/O資源與內(nèi)部DRAM存儲(chǔ)器之間。在諸如所述CPU等總線(xiàn)主控制器的動(dòng)態(tài)邏輯的控制下在串行接口與緩沖器之間實(shí)行轉(zhuǎn)接，用于為I/O資源尋址的目的地中的所需要求的數(shù)據(jù)可確定路由性轉(zhuǎn)接適當(dāng)?shù)牡刂贩峙?。為各種活躍的分組緩沖器與CPU之間的總線(xiàn)接口訪(fǎng)問(wèn)執(zhí)行仲裁，但通過(guò)串行接口從或向分組緩沖器接收或傳輸數(shù)據(jù)不需要仲裁。此外，AMPIC DRAM轉(zhuǎn)接模塊將任何緩沖器分配給任何串行接口而無(wú)須在緩沖器與核心DRAM之間傳送數(shù)據(jù)的任何中間步驟，并當(dāng)作為端口定義時(shí)，各緩沖器具有同時(shí)與所有串行接口對(duì)接的能力，此外，各緩沖器是配置成與它所連接或?qū)拥亩丝谙嗤亩丝诔叽绲摹?br> 這一技術(shù)對(duì)于處理相對(duì)地大與短的數(shù)據(jù)報(bào)文是有用的并且總線(xiàn)爭(zhēng)用得以減少。
雖然通過(guò)盡可能多地高效利用數(shù)據(jù)端口高速緩存槽與DRAM體存取隨機(jī)化減少了對(duì)相對(duì)地大的報(bào)文的總線(xiàn)訪(fǎng)問(wèn)爭(zhēng)用的仲裁要求，然而在提供相對(duì)地短或小的報(bào)文中，AMPIC DRAM陣列系統(tǒng)可能對(duì)高速緩沖存儲(chǔ)槽中的可利用的空間利用不足，而導(dǎo)致可利用的緩沖器槽的迅速耗盡。
發(fā)明目的從而，本發(fā)明雖然不是只考慮而是主要特別關(guān)心ATM與類(lèi)似類(lèi)型的系統(tǒng)操作來(lái)改進(jìn)這種小報(bào)文槽空間的利用不足。本發(fā)明通過(guò)消除對(duì)外部控制與地址存儲(chǔ)的需求而使用內(nèi)在的數(shù)據(jù)頭標(biāo)目的地信息來(lái)做到這一點(diǎn)，并且這樣做將DRAM訪(fǎng)問(wèn)的所有總線(xiàn)爭(zhēng)用降低到零，如下面更全面地說(shuō)明的。
從而，本發(fā)明的主要目的，特別(雖然不僅僅)當(dāng)作用在ATM與類(lèi)似或相關(guān)的系統(tǒng)操作上時(shí)，為提供用于AMPIC DRAM操作的新的與改進(jìn)的方法及系統(tǒng)，它消除了外部控制與尋址存儲(chǔ)器的必要，同時(shí)將DRAM訪(fǎng)問(wèn)的所有總線(xiàn)爭(zhēng)用降低到零。
另一目的是提供一種新穎的系統(tǒng)，其中對(duì)與DRAM陣列的串行接口相關(guān)的數(shù)據(jù)高速緩沖存儲(chǔ)器槽空間實(shí)現(xiàn)更高效的利用，特別是更全面地利用這種空間于相對(duì)地短或小的報(bào)文。
本發(fā)明的另一目的為在消除了外部控制路徑與地址之外提供使用內(nèi)在的首標(biāo)目的地信息或“目的地標(biāo)簽”的系統(tǒng)，它允許報(bào)文自我確定路由通過(guò)AMPIC設(shè)備。本發(fā)明允許將帶有相同標(biāo)簽的所有報(bào)文的路由確定到同一DRAM體上，而不管這些報(bào)文始發(fā)自哪一個(gè)I/O資源。這一“分類(lèi)能力”或帶有相同目的地的通信量的聚集極為適合于上述SONET交叉連接及WDM(波分多路復(fù)用)系統(tǒng)。
又另一目的為提供通過(guò)在寫(xiě)DRAM體之前將報(bào)文組裝在一起來(lái)消除小報(bào)文槽空間利用不足的系統(tǒng)，這對(duì)于ATM及報(bào)文本質(zhì)上是小的類(lèi)似類(lèi)型的系統(tǒng)操作特別有用。
此外，本發(fā)明的目的為提供上述特征同時(shí)在所有情況中將對(duì)DRAM訪(fǎng)問(wèn)的總線(xiàn)爭(zhēng)用降低到零。
其它與進(jìn)一步的目的將在下面說(shuō)明并在所附的權(quán)利要求中更全面地描述。
下面將提出較佳與最佳模式設(shè)計(jì)及操作細(xì)節(jié)。
圖6為AMPIC DRAM內(nèi)部系統(tǒng)總線(xiàn)的框圖，帶有位于各AMPIC DRAM端口緩沖器與DRAM陣列之間的縱橫轉(zhuǎn)接器；圖7示出本發(fā)明的較佳實(shí)施例，帶有專(zhuān)用于系統(tǒng)I/O資源的DRAM體、劃分成單元的專(zhuān)用DRAM體槽、及位于所有系統(tǒng)I/O資源與各槽之間的縱橫轉(zhuǎn)接器；以及圖8詳細(xì)展示緩沖器槽與對(duì)應(yīng)的單元的實(shí)現(xiàn)，帶有將具有公共目的地的不同I/O數(shù)據(jù)寫(xiě)端口上的多個(gè)數(shù)據(jù)流聚集到單個(gè)AMPIC DRAM體上并提出到單個(gè)I/O讀端口的單個(gè)數(shù)據(jù)流的實(shí)例；以及圖9為示出復(fù)制圖7與8中的系統(tǒng)來(lái)提供N等級(jí)服務(wù)及目的地體系結(jié)構(gòu)排隊(duì)的框圖。
本發(fā)明的優(yōu)選實(shí)施例在轉(zhuǎn)向本發(fā)明的較佳實(shí)現(xiàn)之前，為了更好地將本發(fā)明與所述共同未決申請(qǐng)的基本系統(tǒng)作一對(duì)比，相信首先參照

圖1與2簡(jiǎn)要地回顧后者是有用的。共有未決的Chatter申請(qǐng)的AMPIC DRAM探討如前面所描述的，所述共同未決申請(qǐng)的AMPIC DRAM設(shè)備所提供的基本結(jié)構(gòu)在作用在包括各設(shè)置有緩沖器高速緩沖存儲(chǔ)槽的數(shù)據(jù)端口上的系統(tǒng)I/O資源到位于AMPIC DRAM設(shè)備內(nèi)的DRAM存儲(chǔ)器陣列體之間提供非常高的帶寬的連接。這一體系結(jié)構(gòu)包含了通過(guò)改變DRAM體的數(shù)目，改變串行接口的數(shù)目及改變每一串行接口的數(shù)據(jù)端口的數(shù)目便能建立不同的AMPIC存儲(chǔ)器設(shè)備。系統(tǒng)I/O資源指稱(chēng)需要讀與寫(xiě)數(shù)據(jù)到AMPIC設(shè)備或一組AMPIC設(shè)備中的能力的邏輯塊。假定源系統(tǒng)I/O資源能通知目的地系統(tǒng)I/O資源它已將數(shù)據(jù)放置在目的地系統(tǒng)I/O資源的AMPIC設(shè)備中的特定地址上，則該AMPIC設(shè)備提供在圖1中的I/O資源1...n之間提供轉(zhuǎn)接傳送大量數(shù)據(jù)從一個(gè)系統(tǒng)I/O資源到另一個(gè)的機(jī)制。AMPIC設(shè)備包含內(nèi)部DRAM體，各體中具有若干存儲(chǔ)器單元，其中可讀與寫(xiě)可變大小的數(shù)據(jù)塊。最大的允許數(shù)據(jù)大小是由AMPIC設(shè)備的個(gè)體實(shí)現(xiàn)確定的。各AMPIC存儲(chǔ)器地址標(biāo)識(shí)特定內(nèi)部DRAM體中能通過(guò)所有串行數(shù)據(jù)接口對(duì)其寫(xiě)與讀數(shù)據(jù)的特定存儲(chǔ)器單元，所有系統(tǒng)I/O資源都適應(yīng)于通過(guò)它們連接在其上的串行接口讀與寫(xiě)所有的AMPIC存儲(chǔ)器單元。
各系統(tǒng)I/O資源具有如在圖1中所標(biāo)記的并在圖2中更全面地示出的連接在AMPIC設(shè)備串行接口之一上的寫(xiě)控制總線(xiàn)與寫(xiě)數(shù)據(jù)總線(xiàn)以便寫(xiě)數(shù)據(jù)到AMPIC設(shè)備中。為了寫(xiě)可變大小數(shù)據(jù)塊到AMPIC設(shè)備中，系統(tǒng)I/O資源在寫(xiě)控制總線(xiàn)上發(fā)送AMPIC地址并在其寫(xiě)數(shù)據(jù)總線(xiàn)上發(fā)送該可變大小數(shù)據(jù)塊。當(dāng)AMPIC上的串行數(shù)據(jù)接口接收到地址與數(shù)據(jù)時(shí)，它便將其放在該串行數(shù)據(jù)接口的寫(xiě)高速緩沖器槽中。完成了對(duì)特定系統(tǒng)I/O資源連接在其上的串行數(shù)據(jù)接口的當(dāng)前寫(xiě)操作之后，它能立即開(kāi)始寫(xiě)另一可變大小的數(shù)據(jù)脈沖串到另一AMPIC設(shè)備地址。隨著將更多的數(shù)據(jù)寫(xiě)入一個(gè)串行數(shù)據(jù)接口上的AMPIC中，寫(xiě)高速緩沖器槽可能比能清空它們更快地填滿(mǎn)。為了保持各串行接口上的寫(xiě)高速緩沖存儲(chǔ)器不溢出，各串行接口具有停止(或暫時(shí)停止)當(dāng)前數(shù)據(jù)線(xiàn)傳送直到在寫(xiě)高速緩沖器中已釋放了足夠的空間來(lái)結(jié)束完成當(dāng)前的寫(xiě)傳送為止的裝置。當(dāng)將數(shù)據(jù)寫(xiě)入各串行數(shù)據(jù)接口的寫(xiě)高速緩沖器中時(shí)，串行數(shù)據(jù)接口請(qǐng)求訪(fǎng)問(wèn)AMPIC設(shè)備中的內(nèi)部DRAM體。圖2中的DRAM體同意不同的串行數(shù)據(jù)接口訪(fǎng)問(wèn)AMPIC設(shè)備的DRAM體，允許將串行數(shù)據(jù)接口轉(zhuǎn)接成將數(shù)據(jù)從寫(xiě)高速緩沖器移至內(nèi)部DRAM體的適當(dāng)存儲(chǔ)器單元中。在多個(gè)串行數(shù)據(jù)接口試圖寫(xiě)數(shù)據(jù)到同一DRAM體中時(shí)在串行數(shù)據(jù)接口中利用寫(xiě)高速緩沖存儲(chǔ)來(lái)協(xié)助平息爭(zhēng)用時(shí)段。然而，當(dāng)太多的請(qǐng)求未解決從不同的串行接口到同一DRAM體時(shí)，則強(qiáng)制一些串行接口停止當(dāng)前的寫(xiě)操作以便防止它們的寫(xiě)高速緩沖器溢出。
如上所述，除了寫(xiě)控制與寫(xiě)數(shù)據(jù)總線(xiàn)，各系統(tǒng)I/O資源具有圖1與2中所示的連接在AMPIC設(shè)備串行接口之一上從該AMPIC設(shè)備讀數(shù)據(jù)的讀控制總線(xiàn)與讀數(shù)據(jù)總線(xiàn)。當(dāng)系統(tǒng)I/O資源想要讀取位于特定AMPIC地址上的可變大小數(shù)據(jù)塊時(shí)，它將該地址寫(xiě)到連接在其讀控制總線(xiàn)上的AMPIC串行數(shù)據(jù)接口中。AMPIC上的串行數(shù)據(jù)接口將地址放在讀高速緩沖器中直到它能得到其中存有該數(shù)據(jù)的內(nèi)部DRAM的控制并將其讀出。檢索出數(shù)據(jù)之后，串行數(shù)據(jù)接口將該可變大小數(shù)據(jù)塊傳輸回系統(tǒng)I/O資源。由于從AMPIC地址讀數(shù)據(jù)中的延時(shí)的不確定性，將AMPIC設(shè)備設(shè)計(jì)成使其能請(qǐng)求來(lái)自若干地址的數(shù)據(jù)并在取出與返回第一個(gè)可變大小數(shù)據(jù)塊之前存儲(chǔ)在讀高速緩沖器中。這允許同時(shí)請(qǐng)求及從DRAM體檢索出多塊數(shù)據(jù)。然而，AMPIC保持地址的插入次序并能按這一次序?qū)z索到的數(shù)據(jù)傳輸回系統(tǒng)I/O資源。
此外，利用其將多個(gè)AMPIC設(shè)備‘堆積’成AMPIC設(shè)備陣列來(lái)建立更大的虛擬AMPIC設(shè)備的能力，可進(jìn)一步改進(jìn)AMPIC的靈活性，如圖3至5中所示。圖3中，為CPU數(shù)據(jù)位0-15的情況示范性示出AMPIC單元#0-3，體或陣列的各AMPIC設(shè)備與位0-15的各系統(tǒng)I/O資源#1-#4接口。圖4中概述了按照所述共同未決申請(qǐng)，系統(tǒng)I/O資源將地址與數(shù)據(jù)分配給這些AMPIC DRAM設(shè)備(在圖4中稱(chēng)作“芯片”因?yàn)檫@是它們?cè)谏虡I(yè)上賦予的形式)的方法。將地址位(示例性系統(tǒng)I/O資源中央)饋送給所有AMPIC芯片設(shè)備#0-3，數(shù)據(jù)字節(jié)0(位0-7)的位作用在芯片0上；數(shù)據(jù)字節(jié)1(位8-15)在芯片1上；數(shù)據(jù)字節(jié)2(位16-23)在芯片2上；及數(shù)據(jù)字節(jié)3(位24-31)在芯片3上，等，并將跨若干DRAM部件的數(shù)據(jù)單元鏈接在一起。圖4中，地址針腳示出為與數(shù)據(jù)總線(xiàn)分離的針腳。特定的實(shí)現(xiàn)能最佳地多路復(fù)用地址與數(shù)據(jù)針腳來(lái)改進(jìn)對(duì)AMPIC的數(shù)據(jù)傳送。
圖5詳細(xì)描述示范性AMPIC DRAM內(nèi)部總線(xiàn)系統(tǒng)的體系結(jié)構(gòu)，示出允許若干同時(shí)的小數(shù)據(jù)報(bào)文傳送或單個(gè)寬數(shù)據(jù)報(bào)文傳送的劃分。在這一圖示中，示出了1至M個(gè)DRAM體，各受外部控制及各設(shè)置有用于沿公共的共用總線(xiàn)作用來(lái)自各自的系統(tǒng)I/O資源#1...N的高速緩沖存儲(chǔ)在#1-n數(shù)據(jù)端口串行接口緩沖器高速緩沖存儲(chǔ)槽0-M中的數(shù)據(jù)的縱橫轉(zhuǎn)接輸入端(T/M位，其中T為總的數(shù)據(jù)總線(xiàn)寬度)。
這使之有可能調(diào)節(jié)來(lái)自AMPIC設(shè)備的陣列或虛擬AMPIC設(shè)備的數(shù)據(jù)總線(xiàn)，能將數(shù)據(jù)寫(xiě)入或讀出單個(gè)AMPIC設(shè)備的數(shù)據(jù)速率提高“n”倍，并且還能將存儲(chǔ)在各存儲(chǔ)器單元上的最大數(shù)據(jù)量提高到單個(gè)AMPIC設(shè)備中的大小的“n”倍。
當(dāng)將多個(gè)AMPIC設(shè)備聚集到AMPIC設(shè)備的陣列中并用作一個(gè)大的虛擬AMPIC設(shè)備時(shí)，如在上述圖3、4、5與6中所示，所有‘m’個(gè)AMPIC設(shè)備是時(shí)鐘周期同步的，意味著即使沒(méi)有控制線(xiàn)將這些AMPIC設(shè)備連接在一起，這‘m’個(gè)AMPIC設(shè)備仍然保持完全同步，因?yàn)橥瑫r(shí)在所有‘m’個(gè)設(shè)備上執(zhí)行完全相同的讀與寫(xiě)訪(fǎng)問(wèn)。還應(yīng)觀(guān)察到因?yàn)橥瑫r(shí)在所有‘m’個(gè)AMPIC設(shè)備上執(zhí)行完全相同的讀與寫(xiě)訪(fǎng)問(wèn)，對(duì)于單個(gè)AMPIC具有與對(duì)虛擬AMPIC設(shè)備相同數(shù)目的AMPIC地址。因些這里將同步在一起的若干AMPIC設(shè)備稱(chēng)作AMPIC設(shè)備的陣列或虛擬AMPIC設(shè)備，并將關(guān)于單個(gè)AMPIC設(shè)備的討論也直接應(yīng)用在虛擬AMPIC設(shè)備上，反之亦然，因?yàn)樘摂MAMPIC設(shè)備只是并行工作的多個(gè)AMPIC設(shè)備而己。
如圖1-3中所示，由于這些接口共用到DRAM體的相同內(nèi)部DRAM總線(xiàn)來(lái)將數(shù)據(jù)放入DRAM體中及取出它，在一定的時(shí)間統(tǒng)計(jì)百分比上不可避免地會(huì)出現(xiàn)對(duì)這些共享的資源的爭(zhēng)用，從而導(dǎo)致從或向AMPIC存儲(chǔ)器內(nèi)部的DRAM體讀出或?qū)懭霐?shù)據(jù)所占用的時(shí)間具有明顯的帶有一定有保證的上限的可變性。在緩和大多數(shù)爭(zhēng)用的努力中，設(shè)置了附加的緩沖存儲(chǔ)或高速緩沖存儲(chǔ)，使得如上所述，在到達(dá)必須停止到系統(tǒng)I/O資源之一的外部串行接口之一的點(diǎn)之前能夠存儲(chǔ)少量寫(xiě)訪(fǎng)問(wèn)。通過(guò)在串行接口中存儲(chǔ)少量寫(xiě)操作，在必須停止外部串行數(shù)據(jù)接口中任何一個(gè)之前排除了出現(xiàn)了大多數(shù)爭(zhēng)用。類(lèi)似地，為讀訪(fǎng)問(wèn)提供了一定級(jí)別的高速緩沖存儲(chǔ)，使之能同時(shí)存儲(chǔ)與處理多個(gè)DRAM體的讀請(qǐng)求，降低了沒(méi)有數(shù)據(jù)提交發(fā)送給特定系統(tǒng)I/O資源的可能性。
概言之，如在詳細(xì)描述帶有位于各AMPIC DRAM端口緩沖器與DRAM陣列之間的縱橫轉(zhuǎn)接器的內(nèi)部系統(tǒng)總線(xiàn)的圖6中更全面地示出的，各系統(tǒng)I/O資源連接在AMPIC DRAM設(shè)備內(nèi)的數(shù)據(jù)端口上，而將各數(shù)據(jù)端口分成等于DRAM體的數(shù)目的若干緩沖器槽。m×n縱橫“轉(zhuǎn)接器”示出為放置在各系統(tǒng)I/O資源數(shù)據(jù)端口與DRAM陣列之間，其中該DRAM陣列包含m個(gè)體而數(shù)據(jù)端口包含n個(gè)槽。縱橫轉(zhuǎn)接器能通過(guò)非常寬的數(shù)據(jù)總線(xiàn)(用粗線(xiàn)示出)將任何槽驅(qū)動(dòng)到DRAM體中任何一個(gè)中。如果在當(dāng)前寫(xiě)周期中出現(xiàn)對(duì)DRAM體的爭(zhēng)用，縱橫轉(zhuǎn)接器允許系統(tǒng)I/O資源利用空槽。當(dāng)授予許可時(shí)，AMPIC將啟動(dòng)該槽到寬數(shù)據(jù)總線(xiàn)上的正確DRAM體通道上。由于若干原因能出現(xiàn)上述對(duì)DRAM體的爭(zhēng)用正在進(jìn)行讀周期；來(lái)自同一系統(tǒng)I/O資源的多個(gè)報(bào)文以同一DRAM體為目的地；來(lái)自其它系統(tǒng)I/O資源的報(bào)文以同一DRAM體為目的地。由于系統(tǒng)I/O資源數(shù)據(jù)端口包含有限數(shù)目的槽來(lái)緩沖存儲(chǔ)報(bào)文直到允許訪(fǎng)問(wèn)，當(dāng)數(shù)據(jù)端口沒(méi)有可利用的槽時(shí)，在該系統(tǒng)I/O資源上作用有背后壓力而系統(tǒng)性能下降。
在共同未決申請(qǐng)的典型AMPIC DRAM陣列系統(tǒng)中，通過(guò)大報(bào)文高效地利用槽及盡可能隨機(jī)化DRAM體訪(fǎng)問(wèn)這一事實(shí)減少了爭(zhēng)用。另一方面如上所述，小報(bào)文對(duì)槽中的空間利用不足，導(dǎo)致可利用的槽迅速耗盡。
例如，考慮圖6中所示的包含16個(gè)I/O資源與16個(gè)堆積的AMPICDRAM設(shè)備的AMPIC DRAM陣列系統(tǒng)的情況。各AMPIC DRAM包含16個(gè)512位寬的DRAM體。這一體系結(jié)構(gòu)得到每一設(shè)備8k位的內(nèi)部寬數(shù)據(jù)總線(xiàn)，或跨所有堆積的AMPIC設(shè)備的128k位。在單個(gè)AMPIC設(shè)備上，各系統(tǒng)I/O資源數(shù)據(jù)端口包含16個(gè)槽，每一個(gè)槽512位存儲(chǔ)器。單個(gè)槽能跨所有16個(gè)堆積的AMPIC設(shè)備存儲(chǔ)8k位。
考慮將相對(duì)地短的424位ATM報(bào)文寫(xiě)到跨整個(gè)AMPIC DRAM陣列的槽中的系統(tǒng)I/O資源，這一報(bào)文只占用5％的槽，并帶有到各AMPIC的4位寬數(shù)據(jù)路徑，這一事務(wù)只占用7個(gè)時(shí)鐘信號(hào)來(lái)完成。這一槽空間的低劣利用，結(jié)合DRAM體爭(zhēng)用能導(dǎo)致可利用的槽的迅速耗盡及最終導(dǎo)致系統(tǒng)性能降低。
現(xiàn)在為了描述本發(fā)明所實(shí)現(xiàn)的對(duì)所述共同未決申請(qǐng)的系統(tǒng)的修改，對(duì)于諸如ATM等某些應(yīng)用完全消除任何爭(zhēng)用，及緩和對(duì)附加緩沖存儲(chǔ)的需要及上面關(guān)心的其它問(wèn)題，同時(shí)附加消除對(duì)外部尋址控制的所有要求，及進(jìn)一步為短數(shù)據(jù)報(bào)文啟動(dòng)串行接口緩沖器中的高速緩沖存儲(chǔ)槽的更高效的使用。本發(fā)明這些目的及對(duì)利用小報(bào)文的存儲(chǔ)器應(yīng)用達(dá)到非常高的系統(tǒng)帶寬，是由本發(fā)明通過(guò)新穎的體系結(jié)構(gòu)完成的，如上所述完全消除AMPIC DRAM設(shè)備內(nèi)的DRAM體爭(zhēng)用。如上所述，這對(duì)于進(jìn)入報(bào)文大小只有424位的純ATM聯(lián)網(wǎng)系統(tǒng)(及諸如此類(lèi))是特別有用的。
圖7中利用上面的16個(gè)I/O資源的實(shí)例作為示例說(shuō)明用于排除這些問(wèn)題的本發(fā)明的較佳實(shí)施例。按照本發(fā)明各DRAM體具有用于存儲(chǔ)以該體為目的地的報(bào)文的單個(gè)專(zhuān)用的槽緩沖器。將各槽緩沖器劃分成預(yù)定數(shù)目的單元，其中該數(shù)目也表示系統(tǒng)I/O資源的數(shù)目。
單個(gè)單元能容納完整的ATM報(bào)文與某些附加控制信息，單元定義為每一個(gè)設(shè)備32位，或跨“AMPIC DRAM”陣列中所有16個(gè)設(shè)備512位。
在上面提出的16個(gè)系統(tǒng)I/O資源的實(shí)例中，單個(gè)槽具有跨AMPICDRAM陣列的8k位總存儲(chǔ)器(512位×16)，因此能保持16個(gè)ATM報(bào)文。然而，各系統(tǒng)I/O資源具有到所有16個(gè)槽的唯一數(shù)據(jù)路徑。在各槽與所有系統(tǒng)I/O資源之間設(shè)置標(biāo)記為m×n的縱橫轉(zhuǎn)接器，其中m表示系統(tǒng)I/O資源的數(shù)目而n表示每個(gè)槽的單元數(shù)。這使AMPIC設(shè)備能將進(jìn)入報(bào)文導(dǎo)向到單個(gè)槽內(nèi)的任何單元上。應(yīng)指出這蘊(yùn)含一個(gè)單元并不專(zhuān)用于一個(gè)系統(tǒng)I/O資源，而只是一個(gè)可利用的存儲(chǔ)空間。
這一新穎體系結(jié)構(gòu)的重要特征是所有16個(gè)系統(tǒng)I/O資源同時(shí)寫(xiě)完整的ATM(或類(lèi)似的)報(bào)文到單個(gè)槽或任何數(shù)目的槽中的能力。從而這一體系結(jié)構(gòu)通過(guò)將小報(bào)文組裝在一起而全面利用的內(nèi)部寬存儲(chǔ)器總線(xiàn)上的高帶寬。
初看起來(lái)好象由于已將以同一體為目的地的報(bào)文一起組裝在同一槽中而消除了DRAM體爭(zhēng)用。然而，遺留的問(wèn)題在于存儲(chǔ)在單個(gè)槽中的各該16個(gè)ATM報(bào)文雖然以同一體為目的地，但有可能具有不同的行地址。如果各報(bào)文與相關(guān)DRAM地址來(lái)自不同的系統(tǒng)I/O資源，這幾乎總會(huì)出現(xiàn)。因此要描述真正完全消除DRAM爭(zhēng)用的本發(fā)明的較佳為了在說(shuō)明中模仿的目的，考慮各系統(tǒng)I/O資源以其專(zhuān)用的DRAM體作為信箱。信箱只包含獨(dú)占地?fù)碛兴南到y(tǒng)I/O資源的報(bào)文。從而圖7中的存儲(chǔ)器劃分消除了讀周期期間的爭(zhēng)用。這一體系結(jié)構(gòu)要求DRAM體的數(shù)目等于或大于系統(tǒng)I/O資源的數(shù)目。進(jìn)入ATM報(bào)文不再需要DRAM地址，只要唯一的信箱號(hào)碼。系統(tǒng)I/O資源連同報(bào)文一起注入這一信箱地址(目的地端口號(hào))并根據(jù)信箱地址將報(bào)文的路由確定到適當(dāng)?shù)牟凵稀?br> 然后通過(guò)上述m×n縱橫轉(zhuǎn)接器將報(bào)文拼接在單元中。圖8展示上述體系結(jié)構(gòu)的實(shí)現(xiàn)細(xì)節(jié)。為了拼接報(bào)文及全面利用一個(gè)槽，各單元必須接納多個(gè)項(xiàng)。例如，可能產(chǎn)生只有一些單元保持有報(bào)文而導(dǎo)致部分填滿(mǎn)的槽的情況。DRAM不會(huì)寫(xiě)數(shù)據(jù)因?yàn)樵摬劬哂锌諉卧@會(huì)使DRAM存儲(chǔ)器利用不足。在更壞的情況中，I/O寫(xiě)端口可能具有16個(gè)可用于寫(xiě)的新報(bào)文，且所有報(bào)文都以同一DRAM體并從而同一槽為目的地。事實(shí)上，由于各I/O寫(xiě)端口獨(dú)立地發(fā)送報(bào)文，可利用的單元與報(bào)文之間的失配實(shí)際上是通常發(fā)生的。通過(guò)將各單元實(shí)現(xiàn)為具有最小深度要求2的小fifo(先進(jìn)先出)很容易糾正這一問(wèn)題。這一新穎的實(shí)現(xiàn)保證槽能永遠(yuǎn)接納16個(gè)報(bào)文。如果槽中fifo項(xiàng)的行一行是部分填滿(mǎn)的，縱橫轉(zhuǎn)接器便引導(dǎo)新報(bào)文順序地填充空單元，完成第一行。如果進(jìn)入報(bào)文的數(shù)目大于第一行中的項(xiàng)數(shù)，則將剩余報(bào)文引導(dǎo)到fifo項(xiàng)的第二行。由于不存在對(duì)DRAM的寫(xiě)周期的爭(zhēng)用，DRAM接受完整的第一行，清空f(shuō)ifo的頂部。圖8示出帶有示例數(shù)據(jù)流的這一體系結(jié)構(gòu)。注意在某些情況中如果沒(méi)有可獲得的進(jìn)入報(bào)文且DRAM寫(xiě)邏輯感測(cè)到已違犯了最小系統(tǒng)等待時(shí)間，則部分填滿(mǎn)的槽可寫(xiě)到DRAM體中。在本發(fā)明的其它實(shí)施例中，取決于爭(zhēng)用單元fifo體系結(jié)構(gòu)可具有更深的深度。例如，在替代實(shí)現(xiàn)中，多個(gè)槽可競(jìng)爭(zhēng)同一體，但單元fifo必須大于2深以便在等待訪(fǎng)問(wèn)DRAM體時(shí)同時(shí)吸收?qǐng)?bào)文。
在典型情況中，不是所有16個(gè)I/O資源都將發(fā)送報(bào)文給信箱，蘊(yùn)含一些單元將是空的。AMPIC在讀周期中需要知道這一點(diǎn)，并能通過(guò)在未使用的單元中寫(xiě)入一個(gè)無(wú)效位來(lái)跟蹤它。當(dāng)系統(tǒng)I/O資源響應(yīng)AMPIC信箱標(biāo)志信號(hào)(可獲得報(bào)文)時(shí)，嚴(yán)格按照寫(xiě)入它們的次序DRAM中讀出報(bào)文。這使其本身報(bào)從于ATM通信量協(xié)議，該協(xié)議提出來(lái)自單個(gè)系統(tǒng)I/O資源的報(bào)文必須保持次序。通過(guò)使用簡(jiǎn)單的讀與寫(xiě)地址計(jì)數(shù)器來(lái)跟蹤DRAM信箱中的數(shù)據(jù)，AMPIC保持次序。這服從ATM、Sonet交叉連接及WDM通信量協(xié)議，這些協(xié)議提出來(lái)自單個(gè)系統(tǒng)I/O資源的報(bào)文必須保持次序。
例如，考慮所有16個(gè)系統(tǒng)I/O資源都在發(fā)送多信道廣播報(bào)文到所有其它16個(gè)系統(tǒng)I/O資源的極端情況。本發(fā)明的獨(dú)一無(wú)二的體系結(jié)構(gòu)能在跨16個(gè)槽的256個(gè)單元中接納全部256個(gè)報(bào)文。從而在寫(xiě)周期中無(wú)論如何都沒(méi)有爭(zhēng)用。并且如上面指出的，由于各系統(tǒng)I/O資源擁有專(zhuān)用的信箱而無(wú)須與其它16個(gè)系統(tǒng)I/O資源爭(zhēng)用DRAM訪(fǎng)問(wèn)，在讀周期上同樣不存在爭(zhēng)用。
除了提供零爭(zhēng)用，本發(fā)明還消除了所述共同未決申請(qǐng)的外部控制路徑與尋址的必要性。
不是使緩沖器將隨機(jī)地址饋送到AMPIC設(shè)備中及隨機(jī)地將它們寫(xiě)入存儲(chǔ)器中，按照本發(fā)明，由于數(shù)據(jù)分組是接收與分解到緩沖器中的，在這一時(shí)間點(diǎn)上，系統(tǒng)通過(guò)簡(jiǎn)單地觀(guān)察分組中的原始首標(biāo)己知道了目的地。從而，一開(kāi)始I/O資源模塊便知道該分組或緩沖器要去往的目的地(地址)，從而當(dāng)將緩沖器注入AMPIC DRAM系統(tǒng)中時(shí)，不是擁有隨機(jī)存儲(chǔ)器地址，它本質(zhì)上擁有目的地I/O模塊的地址。
在圖6的示例性情況中，在具有16個(gè)I/O模塊的系統(tǒng)中，一個(gè)I/O模塊基本上具有來(lái)自首標(biāo)的4位地址，說(shuō)明這一特定緩沖器要去往特定的目的地。此外，由于按照本發(fā)明的這一體系結(jié)構(gòu)上增強(qiáng)的AMPIC系統(tǒng)，各DRAM體是專(zhuān)用于一個(gè)I/O模塊的，寫(xiě)入一個(gè)體中的一切都只以一個(gè)I/O模塊為目的地。在這一特殊情況中，可以說(shuō)圖6的DRAM體1只包含I/O模塊1的緩沖器。DRAM體2只包含I/O模塊2的緩沖器，以此類(lèi)推。這一特征具有若干優(yōu)點(diǎn)。首先，如上所示，當(dāng)I/O模塊進(jìn)入AMPIC系統(tǒng)去讀緩沖器時(shí)，對(duì)特定的DRAM體不存在爭(zhēng)用，因?yàn)橐粋€(gè)I/O模塊只從一個(gè)DRAM體讀取，并且不與其它DRAM體爭(zhēng)用。雖然所有I/O資源需要寫(xiě)到所有體中，如圖7中底部所示，各I/O資源只從一個(gè)專(zhuān)用的DRAM體讀取，如圖7中頂部所示，有選擇地讀取。
因此，本發(fā)明的應(yīng)用，得益于利用進(jìn)入分組首標(biāo)的4位目的地地址，基本上說(shuō)明該特定緩沖器是以特定的I/O資源為目的地的并應(yīng)去往DRAM體上專(zhuān)用于該I/O模塊的這一特定資源，消除了所述共同未決申請(qǐng)的外部控制及存儲(chǔ)器尋址。例如，如果I/O資源1擁有去往I/O模塊2的緩沖器數(shù)據(jù)，它將寫(xiě)入DRAM體2。然而，在DRAM體的進(jìn)入側(cè)上，需要能從所有端口取緩沖器數(shù)據(jù)的潛力，因?yàn)樗卸丝诙伎砂l(fā)送緩沖器給同一目的地。為了調(diào)節(jié)這一問(wèn)題，本發(fā)明采用減小大小的緩沖器，從而可將DRAM行劃分成較小的緩沖器大小，即單元。這一體系結(jié)構(gòu)允許報(bào)文自我確定路由通過(guò)AMPIC設(shè)備。這一“分類(lèi)能力”或具有相同目的地的通信量聚集極為適合于Sonet交叉連接與WDM(波分多路復(fù)用)系統(tǒng)。
雖然按照所述共同未決申請(qǐng)的技術(shù)，采用512字節(jié)或256字節(jié)的緩沖器大小，本發(fā)明將緩沖器大小降低到例如64個(gè)字節(jié)，建立各跨越16個(gè)DRAM陣列的16個(gè)64字節(jié)的單元。當(dāng)一個(gè)I/O資源饋入數(shù)據(jù)時(shí)，它將其寫(xiě)入這些單元之一。即使所有16個(gè)資源都在試圖寫(xiě)到同一DRAM，現(xiàn)在己有足夠的單元來(lái)接納所有這些16個(gè)I/O資源了。
與所述共同未決申請(qǐng)具有等于能一次性寫(xiě)入DRAM的整個(gè)數(shù)量的緩沖器大小的當(dāng)前體系結(jié)構(gòu)不同，本發(fā)明提供能使一個(gè)DRAM體同時(shí)取來(lái)自每一個(gè)緩沖器的緩沖器數(shù)據(jù)的較小緩沖器大小的特征。不是具有512字節(jié)緩沖器大小，本發(fā)明的64字節(jié)使每一個(gè)緩沖器都能訪(fǎng)問(wèn)DRAM，如上面說(shuō)明的。
此外，應(yīng)強(qiáng)調(diào)，對(duì)于本發(fā)明，縱橫轉(zhuǎn)接器是介于I/O資源與緩沖器單元(有時(shí)稱(chēng)作SRAM)之間的，從而如果所有資源都不在寫(xiě)到目的地DRAM中，則能組裝這些緩沖器以便不浪費(fèi)存儲(chǔ)器空間。作為示例，假定I/O資源1與16正在寫(xiě)到I/O模塊2。它們兩者都寫(xiě)入I/O DRAM2中。然而，不是寫(xiě)入槽1與16中，縱橫轉(zhuǎn)接器允許將這兩個(gè)緩沖器數(shù)據(jù)互相靠近放置在鄰接的單元1與2中，以免在存儲(chǔ)器中產(chǎn)生空洞或未使用的空間。
上述64字節(jié)選擇對(duì)于ATM應(yīng)用等是完美的，因?yàn)?3字節(jié)組正好能放進(jìn)64字節(jié)空間中。但是由于同樣的原因，如果希望具有較大的緩沖器大小，通過(guò)用AMPIC的不同特點(diǎn)加寬總線(xiàn)或通過(guò)采用當(dāng)前的特點(diǎn)而只是建立它們的列，便能容易地做到這一點(diǎn)。事實(shí)上，不僅用列還可通過(guò)放置諸如32個(gè)AMPIC設(shè)備來(lái)增加緩沖器大小，在這一情況中，64個(gè)字節(jié)變成了128個(gè)字節(jié)。
與所述共同未決申請(qǐng)的技術(shù)不同，本發(fā)明將16×16縱橫轉(zhuǎn)接器放在SRAM或單元緩沖器前面，直接在每一個(gè)DRAM下方。當(dāng)緩沖器數(shù)據(jù)進(jìn)入時(shí)，根據(jù)首標(biāo)的預(yù)定目的地標(biāo)簽(沒(méi)有存儲(chǔ)器地址)將其路由確定到特定的SRAM與DRAM。從而，根據(jù)在I/O資源上預(yù)定的目的地將進(jìn)入的緩沖器數(shù)據(jù)的路由確定到DRAM體上，因此在AMPIC外部，標(biāo)志幾乎象信箱標(biāo)志一樣出現(xiàn)，而I/O資源將會(huì)進(jìn)入并正好讀取其體及得到正好以該特定I/O模塊為目的地的所有緩沖器數(shù)據(jù)，并且不再需要在控制單元上圍繞系統(tǒng)發(fā)送地址到目的地模塊并且不再要求這一模塊在隨機(jī)存儲(chǔ)器單元上抽出緩沖器。各I/O模塊將進(jìn)入并且它將知道只讀出所選擇的信箱與DRAM，這一DRAM體中的所有緩沖器的目的地都是這一I/O模塊。因此，現(xiàn)在只有一種功能，便是知道信箱中有東西及去讀取它。
利用本發(fā)明的與眾不同的設(shè)計(jì)圖，當(dāng)寫(xiě)到DRAM時(shí)，在上面討論的那種fifo體系結(jié)構(gòu)中，沒(méi)有地址，只有計(jì)數(shù)器，一切都象它進(jìn)入時(shí)那樣寫(xiě)。模仿信箱的各DRAM體具有一個(gè)寫(xiě)指針及一個(gè)讀指針，寫(xiě)指針從0開(kāi)始，而當(dāng)緩沖器數(shù)據(jù)進(jìn)入時(shí)，只是按次序?qū)懰鼈儭Ｒ虼?，根?jù)緩沖器數(shù)據(jù)進(jìn)入的次序維持次序，向聯(lián)網(wǎng)體系結(jié)構(gòu)確認(rèn)已維持了次序。
本發(fā)明還提供常用的服務(wù)與數(shù)據(jù)的8等級(jí)排隊(duì)，如圖9中所示。
對(duì)于這種服務(wù)等級(jí)，可將圖8的AMPIC DRAM體系結(jié)構(gòu)的列分成優(yōu)先級(jí)隊(duì)列0、優(yōu)先級(jí)隊(duì)列1、等。進(jìn)入的I/O資源能選擇到哪一隊(duì)列中去寫(xiě)緩沖器數(shù)據(jù)。在附著在緩沖器上的I/O模塊外面，轉(zhuǎn)接器桿計(jì)算、控制優(yōu)先級(jí)與其4位目的地，并根據(jù)隊(duì)列及對(duì)應(yīng)的內(nèi)部AMPIC進(jìn)入適應(yīng)的列，進(jìn)入正確的信箱。例如，I/O模塊0發(fā)送給I/O模塊16，及其優(yōu)先級(jí)1進(jìn)入這一AMPIC并被加載到這一DRAM I/O模塊16中。至于先讀出哪一列的決策，明顯地是基于優(yōu)先級(jí)服務(wù)的，并且將DRAM作為fifo體系結(jié)構(gòu)使用，再一次不需要在系統(tǒng)中到處傳遞地址，并且保證不存在爭(zhēng)用。
雖然圖9示出用AMPIC的列實(shí)現(xiàn)服務(wù)器等級(jí)，其中列表示優(yōu)先級(jí)隊(duì)列，應(yīng)指出本發(fā)明的代替實(shí)施例可用DRAM的體在AMPIC中實(shí)現(xiàn)隊(duì)列。根據(jù)其目的地首標(biāo)與優(yōu)先級(jí)標(biāo)簽將進(jìn)入的報(bào)文的路由確定到一個(gè)體上。I/O讀端口擁有為該端保持分類(lèi)與優(yōu)先化的報(bào)文的專(zhuān)用的DRAM的體。
對(duì)于熟悉本技術(shù)的人員可產(chǎn)生進(jìn)一步的修改，并且認(rèn)為這些是落入在所附的權(quán)利要求中所定義的本發(fā)明精神與范圍內(nèi)的。
權(quán)利要求
1．供在具有諸如中央處理單元等主控制器的系統(tǒng)中使用的改進(jìn)的DRAM體系結(jié)構(gòu)，該中央處理單元具有各連接在公共系統(tǒng)總線(xiàn)接口上的并行數(shù)據(jù)端口與隨機(jī)存取存儲(chǔ)器(DRAM)，該改進(jìn)的DRAM體系結(jié)構(gòu)包括多端口內(nèi)部高速緩沖存儲(chǔ)的DRAM體(AMPIC DRAM)的一陣列，各AMPIC DRAM包括通過(guò)對(duì)應(yīng)的數(shù)據(jù)高速緩沖存儲(chǔ)多單元槽緩沖器連接在獨(dú)立的外部I/O數(shù)據(jù)寫(xiě)入資源端口與對(duì)應(yīng)的內(nèi)部DRAM存儲(chǔ)器之間的多個(gè)獨(dú)立串行數(shù)據(jù)接口，各DRAM體連接在分別用于存儲(chǔ)以該體為目的地的緩沖存儲(chǔ)的數(shù)據(jù)及只將存儲(chǔ)的數(shù)據(jù)讀出到該專(zhuān)用的I/O數(shù)據(jù)讀出資源端口的各專(zhuān)用于該DRAM體的單個(gè)槽緩沖器及單個(gè)目的地I/O數(shù)據(jù)讀出資源端口上；介入各I/O數(shù)據(jù)寫(xiě)入端口與對(duì)應(yīng)的槽緩沖器之間的縱橫轉(zhuǎn)接器，但所有I/O數(shù)據(jù)寫(xiě)入端口都連接在到各縱橫轉(zhuǎn)接器的輸入數(shù)據(jù)上，使得I/O數(shù)據(jù)寫(xiě)入端口能寫(xiě)入槽緩沖器中的任何單元中。
2．權(quán)利要求1中所要求的系統(tǒng)，其中各I/O數(shù)據(jù)寫(xiě)入資源所提供的數(shù)據(jù)包含對(duì)應(yīng)于I/O數(shù)據(jù)讀出資源端口的首標(biāo)目的地地址，并設(shè)置了裝置用于將這一數(shù)據(jù)的路由確定到專(zhuān)用于連接在該目的地地址的I/O數(shù)據(jù)讀出資源端口上的該DRAM體的槽緩沖器上。
3．權(quán)利要求1中所要求的系統(tǒng)，其中各槽緩沖器的單元可利用作為所有系統(tǒng)I/O資源的存儲(chǔ)空間，而不是專(zhuān)用于特定系統(tǒng)I/O資源。
4．權(quán)利要求1中所要求的系統(tǒng)，其中各槽緩沖器是劃分成預(yù)定數(shù)目的單元的，并且該數(shù)目對(duì)應(yīng)于系統(tǒng)I/O資源的數(shù)目。
5．權(quán)利要求4中所要求的系統(tǒng)，其中設(shè)置了m×n個(gè)縱橫轉(zhuǎn)接器位置，其中m為系統(tǒng)I/O資源的數(shù)目而n為每一個(gè)槽緩沖器的單元數(shù)目，借此使AMPIC DRAM能將進(jìn)入的數(shù)據(jù)報(bào)文引入到單個(gè)槽緩沖器內(nèi)的任何單元中。
6．權(quán)利要求1中所要求的系統(tǒng)，其中所有I/O數(shù)據(jù)寫(xiě)入資源端口適應(yīng)于寫(xiě)到所有DRAM體，但各I/O數(shù)據(jù)讀出資源端口只從對(duì)應(yīng)地專(zhuān)用的一個(gè)DRAM體讀取。
7．權(quán)利要求6中所要求的系統(tǒng)，其中使槽緩沖器大小為64字節(jié)的數(shù)量級(jí)。
8．權(quán)利要求7中所要求的系統(tǒng)，其中該數(shù)據(jù)包括ATM報(bào)文及所有系統(tǒng)I/O資源都同時(shí)啟動(dòng)來(lái)將完整的ATM報(bào)文寫(xiě)入單個(gè)槽緩沖器中。
9．權(quán)利要求8中所要求的系統(tǒng)，其中設(shè)置了一16DRAM陣列產(chǎn)生各跨該陣列的16個(gè)64字節(jié)的單元。
10．權(quán)利要求1中所要求的系統(tǒng)，其中設(shè)置了這些陣列的列，各列賦予用于不同服務(wù)與數(shù)據(jù)的排隊(duì)優(yōu)先級(jí)，而DRAM則起到為其提供fifo體系結(jié)構(gòu)的作用。
11．在多端口內(nèi)部高速緩沖存儲(chǔ)的DRAM體(AMPIC DRAM)的一陣列中，其中通過(guò)對(duì)應(yīng)的數(shù)據(jù)高速緩沖存儲(chǔ)多單元槽緩沖器在獨(dú)立的外部I/O數(shù)據(jù)寫(xiě)入資源端口與對(duì)應(yīng)的內(nèi)部DRAM存儲(chǔ)器之間連接多個(gè)獨(dú)立串行數(shù)據(jù)接口，一種排除公共系統(tǒng)總線(xiàn)接口爭(zhēng)用的方法包括，將單個(gè)槽緩沖器專(zhuān)用于各DRAM體；將單個(gè)目的地I/O數(shù)據(jù)讀出資源端口專(zhuān)用于各DRAM體；在各I/O數(shù)據(jù)寫(xiě)入端口與對(duì)應(yīng)的槽緩沖器之間進(jìn)行縱橫數(shù)據(jù)轉(zhuǎn)接；以及將所有I/O數(shù)據(jù)寫(xiě)入端口連接在到各縱橫轉(zhuǎn)接的輸入數(shù)據(jù)上。
12．權(quán)利要求11中所要求的方法，其中各I/O數(shù)據(jù)寫(xiě)入資源端口所提供的數(shù)據(jù)包含用于將這些數(shù)據(jù)的路由確定到專(zhuān)用于該DRAM體的槽緩沖器的首標(biāo)目的地地址，該DRAM體又連接在該目的地地址的I/O數(shù)據(jù)讀出資源端口上。
13．權(quán)利要求12中所要求的方法，其中各槽緩沖器被劃分成預(yù)定數(shù)目的單元，并且該數(shù)目對(duì)應(yīng)于系統(tǒng)I/O資源的數(shù)目。
14．權(quán)利要求13中所要求的方法，其中設(shè)置了m×n縱橫轉(zhuǎn)接，其中m為系統(tǒng)I/O資源的數(shù)目而n為每一個(gè)槽緩沖器的單元數(shù)，使得AMPIC DRAM能將進(jìn)入的數(shù)據(jù)報(bào)文引入到單個(gè)槽緩沖器內(nèi)的任何單元。
15．權(quán)利要求14中所要求的方法，其中所有系統(tǒng)I/O資源提供接連的單元用于存儲(chǔ)器存儲(chǔ)來(lái)組裝或填充槽緩沖器的單元而沒(méi)有未占用的空間。
16．權(quán)利要求15中所要求的方法，其中使所有I/O數(shù)據(jù)寫(xiě)入資源端口都能寫(xiě)到所有的DRAM體，而各I/O數(shù)據(jù)讀出資源端口只從對(duì)應(yīng)地專(zhuān)用的一個(gè)DRAM體讀取。
17．權(quán)利要求16中所要求的方法，其中該槽緩沖器大小降低到64字節(jié)的數(shù)量級(jí)。
18．權(quán)利要求17中所要求的方法，其中該數(shù)據(jù)包括ATM報(bào)文及所有系統(tǒng)I/O資源都能同時(shí)寫(xiě)完整的ATM報(bào)文到單個(gè)槽緩沖器中。
19．權(quán)利要求18中所要求的方法，其中設(shè)置了一16DRAM陣列產(chǎn)生各跨該陣列的16個(gè)64字節(jié)的單元。
20．權(quán)利要求11中所要求的方法，其中設(shè)置了這些陣列的列，各賦予用于不同服務(wù)與數(shù)據(jù)的排隊(duì)優(yōu)先級(jí)，并且這些DRAM起到為其提供FIFO體系結(jié)構(gòu)的作用。
21．權(quán)利要求11中所要求的方法，其中該數(shù)據(jù)是從ATM、SONET交叉連接及WDM之一的操作發(fā)出的。
22．權(quán)利要求1中所要求的裝置，其中該數(shù)據(jù)是從ATM、SONET交叉連接及WDM之一的操作發(fā)生的。
23．權(quán)利要求2中所要求的系統(tǒng)，其中數(shù)據(jù)首標(biāo)目的地位及專(zhuān)用于獨(dú)立的DRAM體的槽緩沖器的使用消除了總線(xiàn)爭(zhēng)用及對(duì)外部控制路徑及隨機(jī)存儲(chǔ)器尋址的需求，并使報(bào)文能同時(shí)寫(xiě)入單個(gè)槽緩沖器中。
24．權(quán)利要求12中所要求的方法，其中數(shù)據(jù)首標(biāo)目的地位及專(zhuān)用于獨(dú)立的DRAM的槽緩沖器的使用消除了總線(xiàn)爭(zhēng)用及對(duì)外部控制路徑及隨機(jī)存儲(chǔ)器尋址的需求，并使報(bào)文能同時(shí)寫(xiě)入單個(gè)槽緩沖器中。
25．在多端口內(nèi)部高速緩沖存儲(chǔ)的DRAM體(AMPIC DRAM)的一陣列中，其中通過(guò)對(duì)應(yīng)的數(shù)據(jù)高速緩沖存儲(chǔ)多單元槽緩沖器在獨(dú)立的外部I/O數(shù)據(jù)寫(xiě)入資源端口與對(duì)應(yīng)的內(nèi)部DRAM存儲(chǔ)器之間連接多個(gè)獨(dú)立的串行數(shù)據(jù)接口的串行數(shù)據(jù)接口，一種排除公共系統(tǒng)總線(xiàn)接口爭(zhēng)用同時(shí)消除對(duì)外部控制路徑與尋址存儲(chǔ)的需求的方法，包括將單個(gè)槽緩沖器與單個(gè)目的地I/O數(shù)據(jù)讀出資源端口專(zhuān)用于各DRAM體；以及利用固有的首標(biāo)目的地標(biāo)簽使報(bào)文能自我確定路由通過(guò)AMPIC DRAM，不管報(bào)文從哪一個(gè)I/O資源始發(fā)都使帶有相同標(biāo)簽的所有報(bào)文的路由確定到同一DRAM體上，借此使所有系統(tǒng)I/O資源能同時(shí)將報(bào)文寫(xiě)入到單個(gè)槽緩沖器中。
全文摘要
一種用于消除多端口內(nèi)部高速緩沖存儲(chǔ)動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(AMPIC DRAM)系統(tǒng)中的總線(xiàn)爭(zhēng)用,同時(shí)消除對(duì)外部控制路徑與隨機(jī)存儲(chǔ)器尋址的需求的技術(shù)與系統(tǒng),這是通過(guò)使用數(shù)據(jù)首標(biāo)目的地位及將減小大小的槽緩沖器新穎地專(zhuān)用于獨(dú)立的DRAM體并類(lèi)似地專(zhuān)用的I/O數(shù)據(jù)讀出資源端口達(dá)到的,對(duì)于相對(duì)地短的ATM報(bào)文聯(lián)網(wǎng)等特別有用,其中使所有系統(tǒng)I/O資源都能將完整的ATM報(bào)文寫(xiě)入單個(gè)槽緩沖器中,并且也用于SONET交叉連接及WDM報(bào)文。
文檔編號(hào)G06F12/00GK1298593SQ99805498
公開(kāi)日2001年6月6日 申請(qǐng)日期1999年3月22日 優(yōu)先權(quán)日1998年3月27日
發(fā)明者薩蒂什·S·索曼, 蘇巴塞思·帕爾 申請(qǐng)人:奈克斯比特網(wǎng)絡(luò)公司