一種解決壓降過大的隔離電路的制作方法
【專利說明】一種解決壓降過大的隔離電路
[0001]
技術領域
[0002]本發(fā)明涉及服務器供電技術領域，具體的說是一種解決壓降過大的隔離電路。
【背景技術】
[0003]通常，在服務器主板上，為了省電，同時又為了能實現(xiàn)喚醒功能，在主板上都集成有相應的喚醒控制喚醒芯片。這類喚醒芯片的工作電壓為3.3V，在主板處于節(jié)能工作模式時，主板上所有的電都被切斷，此時，需要主板上的紐扣電池的P3V3_BAT給喚醒芯片供電，以保證喚醒芯片處于正常工作狀態(tài)。當主板開機后，用主板上的P3V3給喚醒芯片供電，以節(jié)省電池的電能。
[0004]由于紐扣電池的P3V3_BAT和主板開機后的P3V3均給喚醒芯片供電，為防止開機時，主板上紐扣電池的P3V3_BAT灌到主板其他線路上，影響主板開機時的上電時序，需要在紐扣電池的P3V3_BAT和主板開機后的P3V3兩路供電之間添加一個隔離線路。
[0005]采用的隔離線路是在P3V3_BAT和P3V3之間直接加一顆隔離二極管。其中，P3V3_BAT接在二極管的陽極，P3V3接在二極管的陰極。保證:當主板沒開機時，由紐扣電池的P3V3_BAT給喚醒芯片供電；當開機后，紐扣電池的P3V3_BAT被隔開，由主板的P3V3給喚醒芯片供電。
[0006]這種隔離電路由于采用的是隔離二極管，當主板沒開機時，紐扣電池通過隔離二極管正向導通，給喚醒芯片供電，由于二極管導通時會產(chǎn)生導通壓降，一旦導通后，喚醒芯片供電端電壓就會下降0.7V (若二極管選用的是硅管)。此時，到喚醒芯片端的供電電壓就可能超出供電電壓下限，導致喚醒芯片工作異常。

【發(fā)明內(nèi)容】

[0007]本發(fā)明針對目前需求以及現(xiàn)有技術發(fā)展的不足之處，提供一種解決壓降過大的隔離電路。
[0008]本發(fā)明所述一種解決壓降過大的隔離電路，解決上述技術問題采用的技術方案如下:所述隔離電路主要包括一三極管Ql、一 MOS管Q2、主板上紐扣電池的P3V3_BAT和主板的P3V3，其中，所述紐扣電池的P3V3_BAT連接MOS管Q2的D極，所述主板的P3V3連接MOS管Q2的S極，所述MOS管Q2的G極與三極管Ql的集電極相連，所述MOS管Q2的S級連接主板上喚醒芯片IC供電端，同時所述三極管Ql的基極連接至紐扣電池的P3V3_BAT，所述三極管Ql的發(fā)射極接地；主板上喚醒芯片IC供電端還連接一個電容，且所述電容另一端接地。
[0009]優(yōu)選的，所述MOS管Q2采用P-MOS管。
[0010]優(yōu)選的，所述三極管Ql采用NPN型三極管。
[0011]優(yōu)選的，該喚醒芯片供電端電容采用0.1uf的MLCC電容。
[0012]優(yōu)選的，所述MOS管Q2與紐扣電池的P3V3_BAT之間還設置一限流電阻R。
[0013]優(yōu)選的，所述三極管Ql的基極與紐扣電池的P3V3_BAT之間設置一電阻Rl，所述三極管Ql的集電極與MOS管Q2的S極之間設置一電阻R2，根據(jù)實際情況確定參數(shù)R1\R2。
[0014]本發(fā)明所述一種解決壓降過大的隔離電路，與現(xiàn)有技術相比具有的有益效果是:本發(fā)明提出的隔離電路，采用帶MOS管的隔離線路替代二極管，由于MOS管導通時產(chǎn)生的壓降比二極管導通時產(chǎn)生的要小很多，能確保喚醒芯片供電端的電壓控制在正常供電電壓范圍內(nèi)，可以有效避免芯片因供電電壓過低造成無法正常工作的問題，提高了系統(tǒng)的穩(wěn)定性和安全性；并且，本發(fā)明構思新穎、結構合理、實現(xiàn)簡單，因此具有較好的推廣應用價值。
【附圖說明】
[0015]附圖1為本發(fā)明所述隔離電路結構圖；
附圖2為改進前的隔離電路結構圖。
【具體實施方式】
[0016]為使本發(fā)明的目的、技術方案和優(yōu)點更加清楚明白，以下結合具體實施例，并參照附圖，對本發(fā)明所述一種解決壓降過大的隔離電路進一步詳細說明。
[0017]本發(fā)明所述隔離電路，采用帶MOS管的隔離線路替代隔離二極管，保證主板在沒開機時，紐扣電池經(jīng)隔離MOS管線路后，MOS管會導通，實現(xiàn)主板上的紐扣電池的P3V3_BAT給喚醒芯片供電；當主板開機后，MOS管截止，直接由主板上的P3V3給喚醒芯片供電。由于隔離MOS管導通時，產(chǎn)生的壓降比二極管導通時所產(chǎn)生的要小很多，通過該隔離電路，能保證到達喚醒芯片供電端的電壓在正常供電電壓的范圍內(nèi)，可以有效規(guī)避主板上的喚醒芯片因供電電壓過低造成無法正常工作的問題。
[0018]實施例:
本實施例所述一種解決壓降過大的隔離電路，主要包括一三極管Q1、一 MOS管Q2、主板上紐扣電池的P3V3_BAT和主板的P3V3，所述紐扣電池的P3V3_BAT接在MOS管Q2的D極，所述主板的P3V3接在MOS管Q2的S極，并且所述MOS管Q2的G極與三極管Ql的集電極相連，所述MOS管Q2的S級連接主板上喚醒芯片IC供電端，同時所述三極管Ql的基極連接至紐扣電池的P3V3_BAT，所述三極管Ql的發(fā)射極接地；主板上喚醒芯片IC供電端還連接一個電容，且所述電容另一端接地。
[0019]本實施例所述隔離電路中，所述MOS管Q2采用P-MOS管，同時可以根據(jù)喚醒芯片的額定工作電流，選擇合適的P-MOS管，包括:Ids即MOS管的額定導通電流，Rds (on)即MOS管的導通阻抗；所述三極管Ql采用NPN型三極管。本實施例中該喚醒芯片供電端電容選擇
0.1uf的MLCC電容；所述MOS管Q2與紐扣電池的P3V3_BAT之間還設置一限流電阻R，并且，所述三極管Ql的基極與紐扣電池的P3V3_BAT之間設置一電阻Rl，所述三極管Ql的集電極與MOS管Q2的S極之間設置一電阻R2，在主板上隔離電路的實際應用中，可以選擇合適的限流電阻R，并確定參數(shù)R1\R2 ;如附圖1所示。
[0020]采用本實施例所述隔離電路，當主板沒開機時，通過三極管Ql基極連接紐電池的P3V3_BAT，所述三極管Ql導通，MOS管Q2的G極為低電平；此時，Vgs〈0，MOS管Q2導通，電流由MOS管Q2的D極流入，由MOS管Q2的S極流向喚醒芯片供電端，給喚醒芯片供電。由于此時，MOS管Q2為完全導通，其導通壓降很低，一般在20mv量級。當主板開機后，MOS管Q2截止，則直接由主板上的P3V3給喚醒芯片供電。
[0021]而現(xiàn)有隔離線路，如附圖2所示，主要采用隔離二極管D2，將主板上的紐扣電池供電P3V3_BAT與主板開機時的供電P3V3直接隔離開，其中，P3V3_BAT接在二極管的陽極，P3V3接在二極管的陰極。但是這種隔離電路當主板沒開機時，由紐扣電池的P3V3_BAT直接通過二極管D2正向導通給喚醒芯片供電，由于二極管導通時會產(chǎn)生導通壓降，到達喚醒芯片供電端的壓降較大(一般在400mv~700mv量級)。若二極管選用的是娃管，一旦導通后，喚醒芯片供電端電壓就會下降0.7V，此時，到喚醒芯片供電端的供電電壓就可能超出供電電壓下限，造成喚醒芯片不能正常工作的風險。
[0022]本發(fā)明所述隔離線路與現(xiàn)有隔離線路相比，對現(xiàn)有隔離線路進行改進，改進后的隔離線路采用一 MOS管和一三極管相配合，解決了喚醒芯片供電端壓降過大的問題。在主板沒有開機時，紐扣電池經(jīng)隔離MOS管線路后，MOS管會導通，由于MOS管所產(chǎn)生的壓降更低，從而確保喚醒芯片供電端的電壓能夠控制在正常供電范圍內(nèi)，可以有效規(guī)避喚醒芯片因供電電壓過低無法正常工作的問題。
[0023]上述【具體實施方式】僅是本發(fā)明的具體個案，本發(fā)明的專利保護范圍包括但不限于上述【具體實施方式】，任何符合本發(fā)明的權利要求書的且任何所屬技術領域的普通技術人員對其所做的適當變化或替換，皆應落入本發(fā)明的專利保護范圍。
【主權項】
1.一種解決壓降過大的隔離電路，其特征在于，主要包括一三極管Q1、一 MOS管Q2、主板上紐扣電池的P3V3_BAT和主板的P3V3，其中，所述紐扣電池的P3V3_BAT連接MOS管Q2的D極，所述主板的P3V3連接MOS管Q2的S極，所述MOS管Q2的G極與三極管Ql的集電極相連，所述MOS管Q2的S級連接主板上喚醒芯片IC供電端，同時所述三極管Ql的基極連接至紐扣電池的P3V3_BAT，所述三極管Ql的發(fā)射極接地；主板上喚醒芯片IC供電端還連接一個電容，且所述電容另一端接地。2.根據(jù)權利要求1所述一種解決壓降過大的隔離電路，其特征在于，所述MOS管Q2采用P-MOS管。3.根據(jù)權利要求2所述一種解決壓降過大的隔離電路，其特征在于，所述三極管Ql采用NPN型三極管。4.根據(jù)權利要求3所述一種解決壓降過大的隔離電路，其特征在于，該喚醒芯片供電端電容采用0.1uf的MLCC電容。5.根據(jù)權利要求1至4任一所述一種解決壓降過大的隔離電路，其特征在于，所述MOS管Q2與紐扣電池的P3V3_BAT之間還設置一限流電阻R。6.根據(jù)權利要求5所述一種解決壓降過大的隔離電路，其特征在于，所述三極管Ql的基極與紐扣電池的P3V3_BAT之間設置一電阻R1，所述三極管Ql的集電極與MOS管Q2的S極之間設置一電阻R2，根據(jù)實際情況確定參數(shù)R1\R2。
【專利摘要】本發(fā)明公開一種解決壓降過大的隔離電路,涉及服務器供電技術領域，主要包括一三極管Q1、一MOS管Q2、主板上紐扣電池的P3V3_BAT和主板的P3V3，其中，紐扣電池的P3V3_BAT連接MOS管Q2的D極，主板的P3V3連接MOS管Q2的S極，MOS管Q2的G極與三極管Q1的集電極相連，MOS管Q2的S級連接主板上喚醒芯片IC供電端，同時三極管Q1的基極連接至紐扣電池的P3V3_BAT，三極管Q1的發(fā)射極接地。由于MOS管導通時產(chǎn)生的壓降比二極管導通時產(chǎn)生的要小很多，本發(fā)明能確保喚醒芯片供電端電壓控制在正常電壓范圍內(nèi)，有效避免了芯片因電壓過低無法正常工作的問題，提高了系統(tǒng)的穩(wěn)定性和安全性。
【IPC分類】G06F1/26
【公開號】CN105138099
【申請?zhí)枴緾N201510495172
【發(fā)明人】羅嗣恒
【申請人】浪潮電子信息產(chǎn)業(yè)股份有限公司
【公開日】2015年12月9日
【申請日】2015年8月13日