一種避免交換機反復復位的電路及方法
【專利摘要】本發(fā)明涉及數字電路領域，尤其涉及一種避免交換機反復復位的電路及方法。通過在處理器上電初始化過程中將看門狗單元的看門狗功能禁用，使得看門狗單元無法在上電初始化過程中對處理器復位，此外，在上電初始化完成后，重新啟用看門狗單元的看門狗功能，保證處理器上電復位的正常運行。
【專利說明】
一種避免交換機反復復位的電路及方法
技術領域
[0001]本發(fā)明涉及數字電路領域，尤其涉及一種避免交換機反復復位的電路及方法。
【背景技術】
[0002]目前處理器在上電初始化過程需要的時間越來越長，但是對處理器進行復位的看門狗電路的喂狗時間往往較短，無法在看門狗電路規(guī)定的時間內喂狗，導致處理器在上電初始化過程中被多次復位，一致無法快速完成上電初始化。

【發(fā)明內容】

[0003]針對現(xiàn)有技術存在的問題，現(xiàn)提供了一種避免交換機反復復位的電路及方法，便于處理器進行上電初始化。
[0004]具體的技術方案如下:
[0005]—種避免交換機反復復位的電路，包括:
[0006]處理器，具有使能信號輸出端、喂狗信號輸出端和復位信號接收端；
[0007]邏輯控制單元，具有邏輯信號輸出端、與所述使能信號輸出端連接的使能信號輸入端和與所述喂狗信號輸出端連接的邏輯信號輸入端；
[0008]看門狗單元，具有與所述邏輯信號輸出端連接的喂狗信號輸入端和與所述復位信號接收端連接的復位信號輸出端；
[0009]其中，所述處理器進行初始化操作時輸出第一使能信號至所述邏輯控制單元，以使所述邏輯控制單元輸出高阻態(tài)至所述看門狗單元，來屏蔽所述看門狗單元對于所述處理器的看門狗功能。
[0010]優(yōu)選的，所述處理器進行非初始化操作時，所述處理器輸出第二使能信號至所述邏輯控制單元，以啟動所述看門狗單元對于所述處理器的看門狗功能，所述邏輯控制單元將接收的所述處理器輸出的喂狗信號發(fā)送至所述看門狗單元，以對所述處理器進行上電復位。
[0011]優(yōu)選的，所述看門狗單元還包括:
[0012]采樣單元，與所述交換機的電源輸入端連接，對所述電源輸入端的電壓或電流進行采樣，并且于采樣的電壓或電流超出一閾值時對所述處理器進行上電復位。
[0013]優(yōu)選的，所述邏輯控制單元為三態(tài)單總線緩沖門電路，所述三態(tài)單總線緩沖門電路的一輸入端與所述使能信號輸出端連接，所述三態(tài)單總線緩沖門電路的另一輸入端與所述喂狗信號輸出端連接，所述三態(tài)單總線緩沖門電路的輸出端與所述喂狗信號輸入端連接。
[0014I優(yōu)選的，所述看門狗單元包括:
[0015]計數模塊，與所述邏輯控制單元連接，用以計算所述邏輯控制單元輸出的喂狗信號是否于一預設時間內發(fā)生變化；
[0016]脈沖模塊，與所述計數模塊連接，用以于所述預設時間內所述喂狗信號未發(fā)生變化時，輸出一脈沖信號，以對所述處理器進行上電復位。
[0017]—種避免交換機反復復位的方法，應用于交換機中利用看門狗單元對處理器進行復位的過程中，且所述處理器通過一邏輯控制單元向所述看門狗單元輸出喂狗信號，所述方法包括:
[0018]所述處理器進行初始化操作時，通過輸出第一使能信號至所述邏輯控制單元，以使所述邏輯控制單元輸出高阻態(tài)至所述看門狗單元，來禁用所述看門狗單元對于所述處理器的看門狗功能；
[0019]否則，所述處理器輸出第二使能信號至所述邏輯控制單元，以使所述邏輯控制單元將接收的所述處理器輸出的喂狗信號發(fā)送至所述看門狗單元，以啟動所述看門狗單元對于所述處理器的看門狗功能。
[0020]優(yōu)選的，還包括:
[0021]采集所述交換機的電源輸入端的電壓或電流，于采集的電壓或電流超出一閾值時輸出一脈沖信號對所述處理器進行上電復位。
[0022]優(yōu)選的，所述邏輯控制單元為三態(tài)單總線緩沖門電路，所述三態(tài)單總線緩沖門電路的一輸入端輸入所述第一使能信號或第二使能信號，所述三態(tài)單總線緩沖門電路的另一輸入端輸入所述喂狗信號，所述三態(tài)單總線緩沖門電路的邏輯信號輸出端輸出高阻態(tài)或所述喂狗信號。
[0023]優(yōu)選的，所述處理器進行初始化操作時，通過輸出第一使能信號至所述邏輯控制單元的步驟之前還包括:
[0024]判斷所述處理器是否處于初始化操作。
[0025]優(yōu)選的，啟動所述看門狗單元對于所述處理器的看門狗功能的步驟具體包括:
[0026]計算所述喂狗信號是否于一預設時間內發(fā)生變化；
[0027]于所述預設時間內所述喂狗信號未發(fā)生變化時，輸出一脈沖信號，
[0028]將所述脈沖信號轉換為多路復位信號，并且利用其中一路所述復位信號對所述處理器進行上電復位。
[0029]上述技術方案的有益效果是:
[0030]上述技術方案通過在處理器上電初始化過程中將看門狗單元的看門狗功能禁用，使得看門狗單元無法在上電初始化過程中對處理器復位，此外，在上電初始化完成后，重新啟用看門狗單元的看門狗功能，保證處理器上電復位的正常運行。
【附圖說明】
[0031]圖1為本發(fā)明一種避免交換機反復復位的電路的實施例的電路連接圖；
[0032]圖2為本發(fā)明邏輯控制單元的邏輯真值表；
[0033]圖3為本發(fā)明一種避免交換機反復復位的方法的實施例的流程圖。
【具體實施方式】
[0034]需要說明的是，在不沖突的情況下，下述技術方案，技術特征之間可以相互組合。
[0035]下面結合附圖對本發(fā)明的【具體實施方式】作進一步的說明:
[0036]本實施例一種避免交換機反復復位的電路，如圖1所示，包括:
[0037]處理器3，具有使能信號輸出端101、喂狗信號輸出端102和復位信號接收端Reset2；
[0038]邏輯控制單元2，具有邏輯信號輸出端Y、與使能信號輸出端1l連接的使能信號輸入端OE和與喂狗信號輸出端102連接的邏輯信號輸入端A;
[0039]看門狗單元I，具有與邏輯信號輸出端Y連接的喂狗信號輸入端WDI和與復位信號接收端Reset2連接的復位信號輸出端Resetl ；
[0040]其中，處理器3進行初始化操作時輸出第一使能信號至邏輯控制單元2，以使邏輯控制單元2輸出高阻態(tài)至看門狗單元I，來屏蔽看門狗單元I對于處理器3的看門狗功能。[0041 ] 本實施例中，如圖1所示，處理器3通過端口 1l輸出第一使能信號，處理器3通過端口 102輸出產生的喂狗信號，端口Vcc3是為處理器3供電的端口，端口GND3為接地端口，端口Reset2為處理器3的復位端口用以接收復位信號輸出端Resetl輸出的復位信號，復位信號用于對處理器3進行上電復位。
[0042]本實施例中的通過設置第一使能信號和喂狗信號的邏輯狀態(tài)可以使得邏輯控制單元2可以輸出為高阻狀態(tài)，并且于處理器3的上電初始化時，處理器3調整邏輯信號和喂狗信號的邏輯狀態(tài)，使得邏輯控制單元2的輸出為高阻狀態(tài)，使得看門狗單元I的看門狗功能被禁用。
[0043]本發(fā)明一個較佳的實施例中，處理器3進行非初始化操作時，處理器3輸出第二使能信號至邏輯控制單元2，以啟動看門狗單元I對于處理器的看門狗功能，邏輯控制單元2將接收的處理器3輸出的喂狗信號發(fā)送至看門狗單元I，以對處理器3進行上電復位。
[0044]于處理器3上電初始化完成后，使得邏輯控制單元2能夠輸出高電平或低電平，看門狗功能被正常啟用。本實施例中，喂狗信號輸入端WDI接收邏輯控制單元的喂狗信號，喂狗信號通過端口WDI輸入至看門狗單元I中，于預設時間內若WDI端口輸入的喂狗信號沒有變化，看門狗單元I的脈沖信號輸出端口 WDO會輸出一脈沖信號至脈沖信號輸入端口 MR，復位信號輸出端口 Resetl能夠輸出脈沖信號轉換的復位信號至處理器3的復位信號接收端口Reset20
[0045]本發(fā)明一個較佳的的實施例中，看門狗單元I還包括:
[0046]采樣單元，與交換機的電源輸入端連接，對電源輸入端的電壓或電流進行采樣，并且于采樣的電壓或電流超出一閾值時對處理器3進行上電復位。
[0047]本實施例中，如圖1所示，例如，采樣單元對交換機的電源輸入端Vin的電壓進行分壓采樣，采樣的電壓通過PFT端口輸入至看門狗單元I，經過比較之后，若采樣的電壓超過閾值范圍，即PFO端口會輸出脈沖信號至脈沖信號輸入端口 MR，之后復位信號輸出端口 Rese11能夠輸出脈沖信號轉換的復位信號至處理器3的復位信號接收端口 Reset2對處理器3進行上電復位。此外，VccI端口為供電端口，GND2為接地端口。
[0048]本發(fā)明一個較佳的實施例中，邏輯控制單元2為三態(tài)單總線緩沖門電路，三態(tài)單總線緩沖門電路的一輸入端與使能信號輸出端1l連接，三態(tài)單總線緩沖門電路的另一輸入端與喂狗信號輸出端102連接，三態(tài)單總線緩沖門電路的輸出端與喂狗信號輸入端WDI連接。
[0049]本實施例中，該三態(tài)單總線緩沖門電路的邏輯真值表如圖2所示，可知，當三態(tài)單總線緩沖門電路的一輸入端OE輸入的第一使能信號為高電平時，無論三態(tài)單總線緩沖門電路的另一輸入端的喂狗信號為什么樣的信號，三態(tài)單總線緩沖門電路的輸出端Y輸出高阻狀態(tài)，看門狗功能被禁用。
[0050]圖2中L代表低電平，H代表高電平，X代表任意信號，Z代表高阻狀態(tài)。
[0051]反之，如果三態(tài)單總線緩沖門電路的輸入端OE輸入低電平，即第二邏輯信號，三態(tài)單總線緩沖門電路輸出的喂狗信號與三態(tài)單總線緩沖門電路輸入端A輸入的喂狗信號相同，喂狗功能正常使用。
[0052]本發(fā)明一個較佳的實施例中，看門狗單元I包括:
[0053]計數模塊，與邏輯控制單元2連接，用以計算邏輯控制單元2輸出的喂狗信號是否于一預設時間內發(fā)生變化；
[0054]脈沖模塊，與計數模塊連接，用以于預設時間內喂狗信號未發(fā)生變化時，輸出一脈沖信號，以對處理器3進行上電復位。
[0055]本實施例中，例如，本實施例的計數模塊可以為復位計數寄存器，三態(tài)單總線緩沖門的輸出端Y輸出的喂狗信號與喂狗信號輸入端A的喂狗信號可以相同，即處理器3開始喂狗時，看門狗單元I響應處理器2的喂狗信號，復位計數寄存器清零；如果處理器3沒有在預設時間內喂狗，復位計數寄存器溢出，看門狗單元I的脈沖單元通過WDO端口輸出一個脈沖信號，直接將該脈沖信號反饋到脈沖信號輸入端MR，從而也使看門狗單元I從復位信號輸出端Resetl輸出一個復位信號至復位信號接收端Reset2，實現(xiàn)監(jiān)控處理器3運行狀態(tài)的功能。
[0056]本實施例提供了一種避免交換機反復復位的方法，應用于交換機中利用看門狗單元對處理器進行復位的過程中，且處理器通過一邏輯控制單元向看門狗單元輸出喂狗信號，如圖3所示，基于上述的避免交換機反復復位的電路，本實施例的方法可以包括:
[0057]處理器進行初始化操作時，通過輸出第一使能信號至邏輯控制單元，以使邏輯控制單元輸出高阻態(tài)至看門狗單元，來禁用看門狗單元對于處理器的看門狗功能；
[0058]否則，處理器輸出第二使能信號至邏輯控制單元，以使邏輯控制單元將接收的處理器輸出的喂狗信號發(fā)送至看門狗單元，以啟動看門狗單元對于處理器的看門狗功能。
[0059]本發(fā)明一個較佳的實施例中，還包括:
[0060]采集交換機的電源輸入端的電壓或電流，于采集的電壓或電流超出一閾值時輸出一脈沖信號對處理器進行上電復位。
[0061]本發(fā)明一個較佳的實施例中，邏輯控制單元為三態(tài)單總線緩沖門電路，三態(tài)單總線緩沖門電路的一輸入端輸入第一使能信號或第二使能信號，三態(tài)單總線緩沖門電路的另一輸入端輸入喂狗信號，三態(tài)單總線緩沖門電路的邏輯信號輸出端輸出高阻態(tài)或喂狗信號。
[0062]本發(fā)明一個較佳的實施例中，處理器進行初始化操作時，通過輸出第一使能信號至邏輯控制單元的步驟之前還包括:
[0063]判斷處理器是否處于初始化操作。
[0064]本發(fā)明一個較佳的實施例中，啟動看門狗單元對于處理器的看門狗功能的步驟具體包括:
[0065]計算喂狗信號是否于一預設時間內發(fā)生變化；
[0066]于預設時間內喂狗信號未發(fā)生變化時，輸出一脈沖信號，
[0067]將脈沖信號轉換為多路復位信號，并且利用其中一路復位信號對處理器進行上電復位。
[0068]如圖1所示，本實施例在看門狗單元I的WDI輸出端□與處理器3之間加一個邏輯控制單元2，例如，即使處理器3上電啟動未完成輸出沒有喂狗信號時，由于看門狗單元I的看門狗功能被禁用，所以WDO端口無任何輸出，看門狗單元I就不會向處理器3發(fā)出復位信號，使之在處理器3初始化完成之前不對處理器3運行狀態(tài)進行監(jiān)控。圖1所示，本實施例的避免交換機反復復位的方法中包括看門狗單元1、處理器3和邏輯控制單元2，從下圖2的邏輯真值表可以看出，只要邏輯控制單元2的OE端口輸入為高電平H，不論輸入端口A處于任何狀態(tài)下，輸出端口Y都為高阻狀態(tài)；同時，當看門狗I的WDI端口輸入為高阻狀態(tài)時，看門狗單元I的看門狗功能被禁用。即在處理器3上電時，處理器3使邏輯控制單元2的OE端口處于高電平后，看門狗單元I的看門狗功能被禁用，在從而使得在上電過程中，由于看門狗I的看門狗功能被禁用，WDO端口無任何輸出，看門狗單元I就不會向處理器3發(fā)出復位信號。處理器3上電初始化完成后，處理器3可以將OE端口置于低電平L狀態(tài)。
[0069]例如，如圖1，看門狗單元I 一般由看門狗專用芯片SGM706或ADM706和電阻、開關按鍵等外圍電路組成。當處理器3上電后，看門狗芯片從Resetl端口輸出200ms左右的復位信號，從而為處理器3實現(xiàn)上電復位的功能;此外，看門狗芯片可以監(jiān)控處理器3的運行狀態(tài)，要求處理器3在規(guī)定的1.6s時間內，改變看門狗芯片的WDI輸入端口的電平，即為喂狗，如果在規(guī)定的時間內WDI端口的電平沒有變化，看門狗芯片內部的復位計數寄存器溢出，在看門狗芯片的溢出WDO端口輸出一個脈沖信號，并通過外圍電路將該脈沖信號反饋到復位輸入MR端口，從而也在復位輸出Reset I端口輸出一個復位信號，實現(xiàn)監(jiān)控處理器3運行狀態(tài)的功會K。
[0070]交換機電源監(jiān)控輸入PFI端口輸入被監(jiān)控的電壓，當電壓低于預定的電壓時，在電源監(jiān)控輸出PFO端口輸出一個脈沖信號，并通過外圍電路將該脈沖信號反饋到復位輸入MR端口，從而也在復位輸出Reset I端口輸出一個復位信號，實現(xiàn)監(jiān)控電壓變化的功能。
[0071]該三態(tài)單總線緩沖門電路2可以為SN74LVC1G125芯片，如圖1所示，本實施例在看門狗單元I的WDI輸出端口與處理器3之間加一個三態(tài)單總線緩沖門電路2，例如，即使處理器3上電啟動未完成輸出沒有喂狗信號時，由于看門狗單元I的看門狗功能被禁用，所以WDO端口無任何輸出，看門狗單元I就不會向處理器3發(fā)出復位信號，使之在處理器3初始化完成之前不對處理器3運行狀態(tài)進行監(jiān)控。圖1所示，本實施例的復位方法中包括看門狗單元1、處理器3和三態(tài)單總線緩沖門電路2，從下圖2的邏輯真值表可以看出，只要三態(tài)單總線緩沖門電路2的OE端口輸入為高電平H，不論輸入端口A處于任何狀態(tài)下，輸出端口Y都為高阻狀態(tài)；同時，當看門狗I的WDI端口輸入為高阻狀態(tài)時，看門狗單元I的看門狗功能被禁用。即在處理器3上電時，處理器3使三態(tài)單總線緩沖門電路2的OE端口處于高電平后，看門狗單元I的看門狗功能被禁用，在從而使得在上電過程中，由于看門狗I的看門狗功能被禁用，WDO端口無任何輸出，看門狗單元I就不會向處理器3發(fā)出復位信號。處理器3上電初始化完成后，處理器3可以將OE端口置于低電平L狀態(tài)。
[0072]如圖1所示，在處理器初始化的時間內，如果在看門狗規(guī)定的時間內沒有去喂狗，就會導致看門狗單元I從WDO端口輸出一個脈沖信號，該脈沖反饋到復位輸入MR端口，從而也使看門狗單元11從Resetl端口輸出一個復位信號，去反復復位處理器3，永遠不能夠完成初始化。故，通過使能信號改變處理器3的1l端口輸出的邏輯信號，使得邏輯控制單元2的OE端口輸入的邏輯信號為高電平，根據圖2中的真值表，可以將看門狗單元I的看門狗功能
FR ng ο
[0073]圖1中，邏輯控制單元2的輸出端口Y輸出的信號與輸入端口A的信號相同，即處理器3開始按時喂狗時，那么看門狗單元I響應處理器3的喂狗信號，看門狗單元I中的復位計數寄存器清零;如果處理器3沒有在設定的時間內喂狗，復位計數寄存器溢出，看門狗單元I通過WDO端口輸出一個脈沖信號，直接將該脈沖信號反饋到復位輸入端口 MR，從而也使看門狗單元I從Reset I端口輸出多路復位信號Reset_out，其中一路復位信號輸入值處理器3，能夠實現(xiàn)監(jiān)控處理器3運行狀態(tài)的功能，
[0074]綜上，上述技術方案通過在處理器上電初始化過程中將看門狗單元的看門狗功能禁用，使得看門狗單元無法在上電初始化過程中對處理器復位，此外，在上電初始化完成后，重新啟用看門狗單元的看門狗功能，保證處理器上電復位的正常運行。
[0075]通過說明和附圖，給出了【具體實施方式】的特定結構的典型實施例，基于本發(fā)明精神，還可作其他的轉換。盡管上述發(fā)明提出了現(xiàn)有的較佳實施例，然而，這些內容并不作為局限。
[0076]對于本領域的技術人員而言，閱讀上述說明后，各種變化和修正無疑將顯而易見。因此，所附的權利要求書應看作是涵蓋本發(fā)明的真實意圖和范圍的全部變化和修正。在權利要求書范圍內任何和所有等價的范圍與內容，都應認為仍屬本發(fā)明的意圖和范圍內。
【主權項】
1.一種避免交換機反復復位的電路，其特征在于，包括: 處理器(3)，具有使能信號輸出端(101)、喂狗信號輸出端(102)和復位信號接收端(Reset2)； 邏輯控制單元(2)，具有邏輯信號輸出端(Y)、與所述使能信號輸出端(1l)連接的使能信號輸入端(OE)和與所述喂狗信號輸出端(102)連接的邏輯信號輸入端(A); 看門狗單元(I)，具有與所述邏輯信號輸出端(Y)連接的喂狗信號輸入端(WDI)和與所述復位信號接收端(Reset2)連接的復位信號輸出端(Resetl); 其中，所述處理器(3)進行初始化操作時輸出第一使能信號至所述邏輯控制單元(2)，以使所述邏輯控制單元(2)輸出高阻態(tài)至所述看門狗單元(I)，來屏蔽所述看門狗單元(I)對于所述處理器(3)的看門狗功能。2.根據權利要求1所述的避免交換機反復復位的電路，其特征在于，所述處理器(3)進行非初始化操作時，所述處理器(3)輸出第二使能信號至所述邏輯控制單元(2)，以啟動所述看門狗單元(I)對于所述處理器的看門狗功能，所述邏輯控制單元(2)將接收的所述處理器(3)輸出的喂狗信號發(fā)送至所述看門狗單元(I)，以對所述處理器(3)進行上電復位。3.根據權利要求1所述的避免交換機反復復位的電路，其特征在于，所述看門狗單元(1)還包括: 采樣單元，與所述交換機的電源輸入端連接，對所述電源輸入端的電壓或電流進行采樣，并且于采樣的電壓或電流超出一閾值時對所述處理器(3)進行上電復位。4.根據權利要求1所述的避免交換機反復復位的電路，其特征在于，所述邏輯控制單元(2)為三態(tài)單總線緩沖門電路，所述三態(tài)單總線緩沖門電路的一輸入端與所述使能信號輸出端(1l)連接，所述三態(tài)單總線緩沖門電路的另一輸入端與所述喂狗信號輸出端(102)連接，所述三態(tài)單總線緩沖門電路的輸出端與所述喂狗信號輸入端(WDI)連接。5.根據權利要求2所述的避免交換機反復復位的電路，其特征在于，所述看門狗單元(I)包括: 計數模塊，與所述邏輯控制單元(2)連接，用以計算所述邏輯控制單元(2)輸出的喂狗信號是否于一預設時間內發(fā)生變化； 脈沖模塊，與所述計數模塊連接，用以于所述預設時間內所述喂狗信號未發(fā)生變化時，輸出一脈沖信號，以對所述處理器(3)進行上電復位。6.—種避免交換機反復復位的方法，其特征在于，應用于交換機中利用看門狗單元對處理器進行復位的過程中，且所述處理器通過一邏輯控制單元向所述看門狗單元輸出喂狗信號，所述方法包括: 所述處理器進行初始化操作時，通過輸出第一使能信號至所述邏輯控制單元，以使所述邏輯控制單元輸出高阻態(tài)至所述看門狗單元，來禁用所述看門狗單元對于所述處理器的看門狗功能； 否則，所述處理器輸出第二使能信號至所述邏輯控制單元，以使所述邏輯控制單元將接收的所述處理器輸出的喂狗信號發(fā)送至所述看門狗單元，以啟動所述看門狗單元對于所述處理器的看門狗功能。7.根據權利要求6所述的避免交換機反復復位的方法，其特征在于，還包括: 采集所述交換機的電源輸入端的電壓或電流，于采集的電壓或電流超出一閾值時輸出一脈沖信號對所述處理器進行上電復位。8.根據權利要求6所述的避免交換機反復復位的方法，其特征在于，所述邏輯控制單元為三態(tài)單總線緩沖門電路，所述三態(tài)單總線緩沖門電路的一輸入端輸入所述第一使能信號或第二使能信號，所述三態(tài)單總線緩沖門電路的另一輸入端輸入所述喂狗信號，所述三態(tài)單總線緩沖門電路的邏輯信號輸出端輸出高阻態(tài)或所述喂狗信號。9.根據權利要求6所述的避免交換機反復復位的方法，其特征在于，所述處理器進行初始化操作時，通過輸出第一使能信號至所述邏輯控制單元的步驟之前還包括: 判斷所述處理器是否處于初始化操作。10.根據權利要求6所述的避免交換機反復復位的方法，其特征在于，啟動所述看門狗單元對于所述處理器的看門狗功能的步驟具體包括: 計算所述喂狗信號是否于一預設時間內發(fā)生變化； 于所述預設時間內所述喂狗信號未發(fā)生變化時，輸出一脈沖信號， 將所述脈沖信號轉換為多路復位信號，并且利用其中一路所述復位信號對所述處理器進行上電復位。
【文檔編號】G06F1/24GK105892607SQ201610202553
【公開日】2016年8月24日
【申請日】2016年4月1日
【發(fā)明人】張聲坤
【申請人】上海斐訊數據通信技術有限公司