一種基于kvm系統(tǒng)更新edid的方法及系統(tǒng)的制作方法
【專利摘要】本發(fā)明公開一種基于KVM系統(tǒng)更新EDID的方法及系統(tǒng)，屬于EDID管理技術(shù)領(lǐng)域；本發(fā)明對(duì)內(nèi)部FPGA設(shè)置單片機(jī)控制模塊、I2C Master模塊、I2C Slave模塊、SPI 控制模塊、RAM及RAM讀寫控制模塊，外部外掛FLASH存儲(chǔ)器，存儲(chǔ)需更新的EDID數(shù)據(jù)；利用FPGA的模塊可重構(gòu)性和一個(gè)外掛的FLASH存儲(chǔ)EDID數(shù)據(jù)，F(xiàn)PGA上電后可以從FLASH中l(wèi)oad EDID數(shù)據(jù)到FPGA內(nèi)部RAM供KVM系統(tǒng)的多個(gè)主機(jī)讀取，實(shí)現(xiàn)實(shí)時(shí)更新EDID數(shù)據(jù)，不僅利用FPGA實(shí)現(xiàn)KVM功能可以減少板卡占用面積，而且提高速度及穩(wěn)定性，節(jié)省了成本。
【專利說明】
一種基于KVM系統(tǒng)更新ED ID的方法及系統(tǒng)
技術(shù)領(lǐng)域
[0001]本發(fā)明公開一種更新EDID的方法及系統(tǒng)，屬于EDID管理技術(shù)領(lǐng)域，具體地說是一種基于KVM系統(tǒng)更新EDID的方法及系統(tǒng)?！颈尘凹夹g(shù)】
[0002]EDID: Extended Display Identificat1n Data，擴(kuò)展顯不標(biāo)識(shí)數(shù)據(jù)，是一種 VESA標(biāo)準(zhǔn)數(shù)據(jù)格式，其中包含有關(guān)監(jiān)視器及其性能的參數(shù)，包括供應(yīng)商信息、最大圖像大小、顏色設(shè)置、廠商預(yù)設(shè)置、頻率范圍的限制以及顯示器名和序列號(hào)的字符串。這些信息保存在display節(jié)中，用來通過一個(gè)DDC(Display Data Channel)與系統(tǒng)進(jìn)行通信，這是在顯示器和PC圖形適配器之間進(jìn)行的。EDID可以在CRT、IXD以及將來的顯示器類型中使用，EDID 提供了幾乎所有顯示參數(shù)的通用描述。更新EDID數(shù)據(jù)時(shí)，現(xiàn)有設(shè)計(jì)中，管理板的KVM更新 H)ID數(shù)據(jù)的功能實(shí)現(xiàn)是通過C8051單片機(jī)模擬I2C Master，通過模擬的I2C Master從顯示器上讀取H)ID數(shù)據(jù)后存儲(chǔ)到單片機(jī)外掛的EEPR0M中；真正的主機(jī)讀取EEPR0M的數(shù)據(jù)是通過單片機(jī)+CPLD+N個(gè)PCA9511芯片實(shí)現(xiàn)。這種設(shè)計(jì)板卡面積占用較大，而且不利用于更新速度的提高。本發(fā)明提供一種基于KVM系統(tǒng)更新EDID的方法及系統(tǒng)，利用FPGA的模塊可重構(gòu)性和一個(gè)外掛的FLASH存儲(chǔ)EDID數(shù)據(jù)，F(xiàn)PGA上電后可以從FLASH中l(wèi)oad EDID數(shù)據(jù)到FPGA內(nèi)部RAM 供KVM系統(tǒng)的多個(gè)主機(jī)讀取，實(shí)現(xiàn)實(shí)時(shí)更新EDID數(shù)據(jù)，不僅利用FPGA實(shí)現(xiàn)KVM功能可以減少板卡占用面積，而且提高速度及穩(wěn)定性，節(jié)省了成本。
【發(fā)明內(nèi)容】

[0003]本發(fā)明針對(duì)現(xiàn)有技術(shù)的問題，提供一種基于KVM系統(tǒng)更新EDID的方法及系統(tǒng)，具有通用性強(qiáng)、實(shí)施簡便等特點(diǎn)，具有廣闊的應(yīng)用前景。
[0004]本發(fā)明提出的具體方案是:一種基于KVM系統(tǒng)更新EDID的方法，對(duì)內(nèi)部FPGA設(shè)置單片機(jī)控制模塊、I2C Master模塊、12C Slave模塊、SPI控制模塊、RAM及RAM讀寫控制模塊，外部外掛FLASH存儲(chǔ)器，存儲(chǔ)需更新的H)ID數(shù)據(jù)；利用單片機(jī)控制模塊控制EDID數(shù)據(jù)進(jìn)行更新的過程:單片機(jī)控制模塊控制SPI控制模塊從FLASH存儲(chǔ)器中l(wèi)oad EDID數(shù)據(jù)并存儲(chǔ)到RAM中，I2C Master模塊判斷顯示器是否接入， 如果有顯示器接入通過RAM讀寫控制模塊讀取RAM中的EDID數(shù)據(jù)，并存儲(chǔ)在其他RAM中，RAM 互相同步數(shù)據(jù)，I2C slave模塊與RAM連接，當(dāng)有主機(jī)連接到I2C slave模塊時(shí)，從I2C slave 模塊讀取FLASH存儲(chǔ)器中EDID數(shù)據(jù)。
[0005]是所述I2C slave模塊至少為兩個(gè)以上，I2C slave模塊連接的RAM與其數(shù)量相等。
[0006]一種基于KVM系統(tǒng)更新EDID的系統(tǒng)，包括FPGA模塊、FLASH存儲(chǔ)器，其中FLASH存儲(chǔ)器存儲(chǔ)需更新的EDID數(shù)據(jù)，F(xiàn)PGA模塊內(nèi)部包括單片機(jī)控制模塊、I2C Master模塊、I2C Slave模塊、SPI控制模塊、 RAM及RAM讀寫控制模塊，單片機(jī)控制模塊控制m)iD數(shù)據(jù)進(jìn)行更新的過程，SPI控制模塊從FLASH存儲(chǔ)器中l(wèi)oad EDID數(shù)據(jù)并存儲(chǔ)到RAM中，I2C Master模塊判斷顯示器是否接入，如果有顯示器接入通過RAM讀寫控制模塊讀取 RAM中的EDID數(shù)據(jù)，并存儲(chǔ)在其他RAM中，RAM互相同步數(shù)據(jù)，當(dāng)有主機(jī)連接到I2C slave模塊時(shí)，從I2C slave模塊連接的RAM讀取FLASH存儲(chǔ)器中ED ID數(shù)據(jù)。
[0007]所述I2C slave模塊至少為兩個(gè)以上，I2C slave模塊連接的RAM與其數(shù)量相等。
[0008]所述RAM為雙口 RAM或三口 RAM。
[0009]本發(fā)明的有益之處是:本發(fā)明提供一種基于KVM系統(tǒng)更新ED ID的方法及系統(tǒng)，對(duì)內(nèi)部FPGA設(shè)置單片機(jī)控制模塊、I2C Master模塊、I2C Slave模塊、SPI控制模塊、RAM及RAM讀寫控制模塊，外部外掛 FLASH存儲(chǔ)器，存儲(chǔ)需更新的EDID數(shù)據(jù)；利用單片機(jī)控制模塊控制EDID數(shù)據(jù)進(jìn)行更新的過程:單片機(jī)控制模塊控制SPI控制模塊從FLASH存儲(chǔ)器中l(wèi)oad EDID數(shù)據(jù)并存儲(chǔ)到RAM中，I2C Master模塊判斷顯示器是否接入， 如果有顯示器接入通過RAM讀寫控制模塊讀取RAM中的EDID數(shù)據(jù)，并存儲(chǔ)在其他RAM中，RAM 互相同步數(shù)據(jù)，I2C slave模塊與RAM連接，當(dāng)有主機(jī)連接到I2C slave模塊時(shí)，從I2C slave 模塊讀取FLASH存儲(chǔ)器中EDID數(shù)據(jù)；本發(fā)明方法及系統(tǒng)適用于信息控制中心、呼叫中心、證券/金融交易、銀行數(shù)據(jù)中心、工業(yè)控制環(huán)境、教學(xué)環(huán)境、測試中心等利用KVM的環(huán)境，利用FPGA的模塊可重構(gòu)性和一個(gè)外掛的FLASH存儲(chǔ)EDID數(shù)據(jù)，F(xiàn)PGA上電后可以從FLASH中l(wèi)oad EDID數(shù)據(jù)到FPGA內(nèi)部RAM供KVM系統(tǒng)的多個(gè)主機(jī)讀取，實(shí)現(xiàn)實(shí)時(shí)更新H)ID數(shù)據(jù)，不僅利用FPGA實(shí)現(xiàn)KVM功能可以減少板卡占用面積，而且提高速度及穩(wěn)定性，節(jié)省了成本。【附圖說明】
[0010]圖1本發(fā)明系統(tǒng)架構(gòu)示意圖。【具體實(shí)施方式】[〇〇11] 一種基于KVM系統(tǒng)更新EDID的系統(tǒng)，包括FPGA模塊、FLASH存儲(chǔ)器，其中FLASH存儲(chǔ)器存儲(chǔ)需更新的EDID數(shù)據(jù)，F(xiàn)PGA模塊內(nèi)部包括單片機(jī)控制模塊、I2C Master模塊、I2C Slave模塊、SPI控制模塊、 RAM及RAM讀寫控制模塊，單片機(jī)控制模塊控制H)ID數(shù)據(jù)進(jìn)行更新的過程，SPI控制模塊從FLASH存儲(chǔ)器中l(wèi)oad EDID數(shù)據(jù)并存儲(chǔ)到RAM中，I2C Master模塊判斷顯示器是否接入，如果有顯示器接入通過RAM讀寫控制模塊讀取 RAM中的EDID數(shù)據(jù)，并存儲(chǔ)在其他RAM中，RAM互相同步數(shù)據(jù)，當(dāng)有主機(jī)連接到I2C slave模塊時(shí)，從I2C slave模塊連接的RAM讀取FLASH存儲(chǔ)器中ED ID數(shù)據(jù)。
[0012]根據(jù)上述系統(tǒng)及對(duì)應(yīng)的方法，結(jié)合附圖對(duì)本發(fā)明做進(jìn)一步說明。
[0013]將載有KVM模塊的管理板及多單元服務(wù)器環(huán)境準(zhǔn)備完畢，利用本發(fā)明系統(tǒng)，單片機(jī)控制模塊選擇8051單片機(jī)內(nèi)核的控制模塊，通過串口控制EDID數(shù)據(jù)進(jìn)行更新的過程:單片機(jī)控制模塊控制SPI控制模塊從FLASH存儲(chǔ)器中l(wèi)oad EDID數(shù)據(jù)并存儲(chǔ)到RAM中，I2C Master 模塊判斷顯示器是否接入，如果有顯示器接入通過RAM讀寫控制模塊讀取RAM中的EDID數(shù)據(jù)，并存儲(chǔ)在其他RAM中，RAM互相同步數(shù)據(jù)，12C slave模塊與RAM連接，當(dāng)有主機(jī)連接到12C slave模塊時(shí)，從I2C slave模塊讀取FLASH存儲(chǔ)器中EDID數(shù)據(jù)，其中I2C slave模塊如附圖中設(shè)置為N個(gè)，I2C slave模塊連接的RAM與其數(shù)量相等，同樣為N個(gè)，且為三口 RAM;而I2C Master模塊讀取的EDID數(shù)據(jù)存儲(chǔ)在一個(gè)雙口 RAM中，12C Master模塊判斷顯示器是否接入，雙口RAM三口RAM互相同步數(shù)據(jù)，當(dāng)有主機(jī)連接到I2C slave模塊時(shí)，從I2C slave模塊讀取FLASH存儲(chǔ)器中EDID數(shù)據(jù)。[〇〇14] 可以準(zhǔn)備幾個(gè)不同的EDID數(shù)據(jù)的顯示器，先將一個(gè)默認(rèn)的EDID數(shù)據(jù)通過串口寫入至IJFLASH存儲(chǔ)器中。將一個(gè)滿足高分辨率的顯示器接入KVM系統(tǒng)中，將KVM系統(tǒng)上電，切換到1 通道后調(diào)節(jié)主機(jī)的現(xiàn)實(shí)分辨率，和當(dāng)前顯示器支持的最高分辨率匹配后，發(fā)現(xiàn)顯示器顯示后，拔掉高分辨率的顯示器，更換一個(gè)分辨率低的顯示器后發(fā)現(xiàn)顯示器沒有顯示，關(guān)掉主機(jī)后重新開啟主機(jī)發(fā)現(xiàn)顯示器可以顯示，但是顯示的分辨率不是前一個(gè)顯示器設(shè)置的最高分辨率，顯示的是這個(gè)顯示器支持推薦的分辨率，說明EDID數(shù)據(jù)已經(jīng)更新完畢。
【主權(quán)項(xiàng)】
1.一種基于KVM系統(tǒng)更新EDID的方法，其特征是對(duì)內(nèi)部FPGA設(shè)置單片機(jī)控制模塊、I2C Master模塊、I2C Slave模塊、SPI控制模塊、RAM及RAM讀寫控制模塊，外部外掛FLASH存儲(chǔ) 器，存儲(chǔ)需更新的H)ID數(shù)據(jù)；利用單片機(jī)控制模塊控制EDID數(shù)據(jù)進(jìn)行更新的過程:單片機(jī)控制模塊控制SPI控制模 塊從FLASH存儲(chǔ)器中l(wèi)oad EDID數(shù)據(jù)并存儲(chǔ)到RAM中，I2C Master模塊判斷顯示器是否接入， 如果有顯示器接入通過RAM讀寫控制模塊讀取RAM中的EDID數(shù)據(jù)，并存儲(chǔ)在其他RAM中，RAM 互相同步數(shù)據(jù)，I2C slave模塊與RAM連接，當(dāng)有主機(jī)連接到I2C slave模塊時(shí)，從I2C slave 模塊讀取FLASH存儲(chǔ)器中EDID數(shù)據(jù)。2.根據(jù)權(quán)利要求1所述的方法，其特征是所述I2C slave模塊至少為兩個(gè)以上，I2C slave模塊連接的RAM與其數(shù)量相等。3.—種基于KVM系統(tǒng)更新EDID的系統(tǒng)，其特征是包括FPGA模塊、FLASH存儲(chǔ)器，其中FLASH存儲(chǔ)器存儲(chǔ)需更新的EDID數(shù)據(jù)，F(xiàn)PGA模塊內(nèi)部包括單片機(jī)控制模塊、I2C Master模塊、I2C Slave模塊、SPI控制模塊、 RAM及RAM讀寫控制模塊，單片機(jī)控制模塊控制H)ID數(shù)據(jù)進(jìn)行更新的過程，SPI控制模塊從FLASH存儲(chǔ)器中l(wèi)oad EDID數(shù)據(jù)并存儲(chǔ)到RAM中，I2C Master模塊判斷顯示器是否接入，如果有顯示器接入通過RAM讀寫控制模塊讀取 RAM中的EDID數(shù)據(jù)，并存儲(chǔ)在其他RAM中，RAM互相同步數(shù)據(jù)，當(dāng)有主機(jī)連接到12C slave模塊時(shí)，從12C s 1 ave模塊連接的RAM讀 取FLASH存儲(chǔ)器中ED ID數(shù)據(jù)。4.根據(jù)權(quán)利要求3所述的系統(tǒng)，其特征是所述I2C slave模塊至少為兩個(gè)以上，I2C slave模塊連接的RAM與其數(shù)量相等。5.根據(jù)權(quán)利要求3或4所述的系統(tǒng)，其特征是所述RAM為雙口 RAM或三口 RAM。
【文檔編號(hào)】G09G5/36GK106021164SQ201610315950
【公開日】2016年10月12日
【申請日】2016年5月13日
【發(fā)明人】張孝飛, 金長新, 劉強(qiáng)
【申請人】浪潮集團(tuán)有限公司