干擾測(cè)試的制作方法
【專利摘要】在一個(gè)示例中，控制器包括邏輯，至少部分地包括硬件邏輯，其被配置成通過使用第一種子在受害者通道和攻擊者通道上生成偽隨機(jī)模式的第一集合來實(shí)現(xiàn)包括受害者通道和第一攻擊者通道的通信互連上的干擾測(cè)試的第一次迭代，并且通過使種子在第一攻擊者通道上前進(jìn)來實(shí)現(xiàn)干擾測(cè)試的第二次迭代。可以描述其他的示例。
【專利說明】
干擾測(cè)試
【背景技術(shù)】
[0001]本文中描述的主題一般涉及電子設(shè)備的領(lǐng)域并且更特別地涉及電子設(shè)備中的干擾測(cè)試。
[0002]電子設(shè)備包括通過諸如外部部件互連高速(PCIe)、通用串行總線(USB)、雙倍數(shù)據(jù)速率(DDR)等互連而通信地耦合的部件。這些通信接口經(jīng)受噪聲，諸如符號(hào)間干擾和串?dāng)_，其可能由諸如不完美互連、板布線、通孔等的設(shè)計(jì)缺陷或制造缺陷引起。這樣的電子設(shè)備的設(shè)計(jì)師和制造商需要確定電子設(shè)備中的符號(hào)間干擾的影響。因此，用于干擾測(cè)試的技術(shù)可以例如在電子設(shè)備中找到實(shí)用性。
【附圖說明】
[0003]參考附圖描述了詳細(xì)描述。
[0004]圖1是根據(jù)某些示例的可以包括可能經(jīng)受干擾測(cè)試的通信接口的電子設(shè)備的示意性圖示。
[0005]圖2是根據(jù)某些示例的實(shí)現(xiàn)干擾測(cè)試的示例性架構(gòu)的高級(jí)示意性圖示。
[0006]圖3A是圖示了根據(jù)某些示例的實(shí)現(xiàn)干擾測(cè)試的方法中的操作的流程圖。
[0007]圖3B-3C圖示了根據(jù)某些示例的干擾測(cè)試過程中的迭代。
[0008]圖4A是圖示了根據(jù)某些示例的實(shí)現(xiàn)干擾測(cè)試的方法中的操作的流程圖。
[0009]圖4B-4C圖示了根據(jù)某些示例的干擾測(cè)試過程中的迭代。
[0010]圖5A-5B是圖示了根據(jù)某些示例的實(shí)現(xiàn)干擾測(cè)試的方法中的操作的流程圖。
[0011]圖6-10是根據(jù)某些示例的可以被適配成實(shí)現(xiàn)干擾測(cè)試的電子設(shè)備的示意性圖示。
【具體實(shí)施方式】
[0012]本文描述了實(shí)現(xiàn)電子設(shè)備中的干擾測(cè)試的示例性系統(tǒng)和方法。在以下描述中，闡明了許多具體細(xì)節(jié)以便提供對(duì)各種示例的透徹理解。然而，由本領(lǐng)域那些技術(shù)人員將理解至IJ，可以在沒有具體細(xì)節(jié)的情況下實(shí)施各種示例。在其他實(shí)例中，尚未詳細(xì)地說明或描述公知的方法、過程、部件和電路以便不使特定示例模糊。
[0013]如上文描述的那樣，執(zhí)行在諸如計(jì)算機(jī)系統(tǒng)、平板計(jì)算設(shè)備、移動(dòng)電話、電子閱讀器等的電子設(shè)備中的通信互連中的干擾測(cè)試可能是有用的。本文中描述的主題通過提供干擾測(cè)試技術(shù)來解決這些和其他問題，所述干擾測(cè)試技術(shù)可以被用來測(cè)試供用在電子設(shè)備中的通信互連中的干擾。在某些示例中，本文中描述的技術(shù)可以被實(shí)現(xiàn)為邏輯(例如軟件、固件或邏輯電路)，其可以被并入到電子設(shè)備中。例如，邏輯可以被實(shí)現(xiàn)為干擾管理器模塊，其可以諸如經(jīng)由基本輸入/輸出系統(tǒng)(B1S)在電子設(shè)備的配置期間被訪問。
[0014]本文中描述的第一干擾測(cè)試技術(shù)使能創(chuàng)建增強(qiáng)測(cè)試通信互連上的相鄰?fù)ǖ乐g的信號(hào)對(duì)信號(hào)串?dāng)_的能力的模式(pattern)。第二干擾測(cè)試技術(shù)使能創(chuàng)建增強(qiáng)測(cè)試通信互連上的每個(gè)通道上的符號(hào)間干擾(ISI)的能力的模式。本文中描述的第三干擾測(cè)試技術(shù)使得測(cè)試過程能夠?qū)崿F(xiàn)可編程數(shù)量的重復(fù)并且將間隔和等待并入到測(cè)試過程中。本文中描述的技術(shù)可以被獨(dú)立地實(shí)現(xiàn)或者可以被組合。
[0015]圖1是根據(jù)某些示例的可以被適配成實(shí)現(xiàn)干擾測(cè)試的電子設(shè)備100的示意性圖示。在各種示例中，電子設(shè)備100可以包括或者被耦合到一個(gè)或多個(gè)伴隨的輸入/輸出設(shè)備，其包括顯不器、一個(gè)或多個(gè)揚(yáng)聲器、鍵盤、一個(gè)或多個(gè)其他i/o設(shè)備、鼠標(biāo)、相機(jī)等。(一個(gè)或多個(gè))其他示例性I/o設(shè)備可以包括觸摸屏、語音激活的輸入設(shè)備、追蹤球、定位設(shè)備、加速計(jì)/陀螺儀、生物特征輸入設(shè)備以及允許電子設(shè)備100從用戶接收輸入的任何其他設(shè)備。
[0016]電子設(shè)備100包括系統(tǒng)硬件120和存儲(chǔ)器140，所述存儲(chǔ)器140可以被實(shí)現(xiàn)為隨機(jī)訪問存儲(chǔ)器和/或只讀存儲(chǔ)器。文件倉(cāng)庫可以被通信耦合到電子設(shè)備100。文件倉(cāng)庫可以在電子設(shè)備100內(nèi)部，諸如例如固態(tài)驅(qū)動(dòng)(SSD)、一個(gè)或多個(gè)硬盤驅(qū)動(dòng)或者其他類型的存儲(chǔ)設(shè)備。替代地，文件倉(cāng)庫也可以在電子設(shè)備100外部，諸如例如一個(gè)或多個(gè)外部硬盤驅(qū)動(dòng)、網(wǎng)絡(luò)附接儲(chǔ)存器或者分離的存儲(chǔ)網(wǎng)絡(luò)。
[0017]系統(tǒng)硬件120可以包括一個(gè)或多個(gè)處理器122、圖形處理器124、網(wǎng)絡(luò)接口 126和總線結(jié)構(gòu)128。在一個(gè)實(shí)施例中，處理器122可以被體現(xiàn)為從美國(guó)加利福尼亞圣克拉拉的Intel公司可獲得的Intel? Atom?處理器、基于Intel ? Atom?的片上系統(tǒng)(SOC)或者Intel ?Core2 Duo ?或i3/i5/i7系列處理器。如本文中使用的那樣，術(shù)語“處理器”意味著任何類型的計(jì)算元件，諸如但不限于微處理器、微控制器、復(fù)雜指令集計(jì)算(CISC)微處理器、精簡(jiǎn)指令集(RISC)微處理器、超長(zhǎng)指令字(VLIW)微處理器或者任何其他類型的處理器或處理電路。
[0018](一個(gè)或多個(gè))圖形處理器124可以起管理圖形和/或視頻操作的副處理器的作用。(一個(gè)或多個(gè))圖形處理器124可以被集成到電子設(shè)備100的母版上，或者可以經(jīng)由擴(kuò)展槽而耦合在母版上，或者可以位于與處理單元相同的管芯或者相同的封裝上。
[0019]在一個(gè)實(shí)施例中，網(wǎng)絡(luò)接口126可以是諸如以太網(wǎng)接口(參見例如電氣與電子工程師協(xié)會(huì)/IEEE 802.3-2002)之類的有線接口，或者諸如IEEE 802.lla、b或g依從的接口(參見例如用于系統(tǒng)LAN/MAN之間的IT-電信和信息交換的IEEE標(biāo)準(zhǔn)——部分Π:無線LAN媒體訪問控制(MAC)和物理層(PHY)規(guī)范修改4:在2.4GHz帶中的進(jìn)一步更高數(shù)據(jù)速率擴(kuò)展，802.11G-2003)之類的無線接口。無線接口的另一示例將是通用分組無線電服務(wù)(GPRS)接口(參見例如關(guān)于GPRS手持機(jī)要求的指南，全球移動(dòng)通信系統(tǒng)/GSM協(xié)會(huì)，版本3.0.1，2002年12月)。
[0020]總線結(jié)構(gòu)128連接系統(tǒng)硬件128的各種部件。在一個(gè)實(shí)施例中，總線結(jié)構(gòu)128可以是若干類型的(一個(gè)或多個(gè))總線結(jié)構(gòu)中的一個(gè)或多個(gè)，包括存儲(chǔ)器總線、外圍總線或者外部總線和/或本地總線，其使用任何多種可用總線架構(gòu)，包括但不限于11位總線、工業(yè)標(biāo)準(zhǔn)架構(gòu)(ISA)、微通道架構(gòu)(MSA)、擴(kuò)展ISA(EISA)、智能驅(qū)動(dòng)電子器件(IDE)、VESA本地總線(VLB)、外圍部件互連(PCI)、通用串行總線(USB)、高級(jí)圖形端口(AGP)、個(gè)人計(jì)算機(jī)存儲(chǔ)器卡國(guó)際協(xié)會(huì)總線(PCMCIA)以及小計(jì)算機(jī)系統(tǒng)接口(SCSI)、高速同步串行接口(HIS)、串行低功率芯片間媒體總線(SUMbus ? )等。
[0021]電子設(shè)備100可以包括收發(fā)RF信號(hào)的RF收發(fā)機(jī)130、近場(chǎng)通信(NFC)無線電134以及處理由RF收發(fā)機(jī)130接收的信號(hào)的信號(hào)處理模塊132AF收發(fā)機(jī)可以經(jīng)由協(xié)議實(shí)現(xiàn)本地?zé)o線連接，所述協(xié)議諸如例如藍(lán)牙或802.11X、IEEE 802.lla、b或g依從的接口(參見例如用于系統(tǒng)LAN/MAN之間的IT-電信和信息交換的IEEE標(biāo)準(zhǔn)——部分Π:無線LAN媒體訪問控制(MAC)和物理層(PHY)規(guī)范修改4:在2.4GHz帶中的進(jìn)一步更高數(shù)據(jù)速率擴(kuò)展，802.11G-2003)。無線接口的另一示例將是WCDMA、LTE、通用分組無線電服務(wù)(GPRS)接口(參見例如關(guān)于GPRS手持機(jī)要求的指南，全球移動(dòng)通信系統(tǒng)/ GSM協(xié)會(huì)，版本3.0.1，2002年12月)。
[0022]電子設(shè)備100可以進(jìn)一步包括一個(gè)或多個(gè)輸入/輸出接口，諸如例如小鍵盤136和顯示器138。在某些示例中，電子設(shè)備100可以不具有小鍵盤并且使用觸摸面板用于輸入。
[0023]存儲(chǔ)器140可以包括用于管理電子設(shè)備100的操作的操作系統(tǒng)142。在一個(gè)實(shí)施例中，操作系統(tǒng)142包括提供到系統(tǒng)硬件120的接口的硬件接口模塊154。此外，操作系統(tǒng)140可以包括管理在電子設(shè)備100的操作中使用的文件的文件系統(tǒng)150以及管理在電子設(shè)備100上執(zhí)行的過程的過程控制子系統(tǒng)152。
[0024]操作系統(tǒng)142可以包括(或者管理)一個(gè)或多個(gè)通信接口146，其可以與系統(tǒng)硬件120結(jié)合地操作以收發(fā)來自遠(yuǎn)程源的數(shù)據(jù)分組和/或數(shù)據(jù)流。操作系統(tǒng)142可以進(jìn)一步包括系統(tǒng)調(diào)用接口模塊144，其提供駐留于存儲(chǔ)器130中的一個(gè)或多個(gè)應(yīng)用模塊與操作系統(tǒng)142之間的接口。操作系統(tǒng)142可以被體現(xiàn)為UNIX操作系統(tǒng)或者其任何衍生物(例如Linux、Android等)或者被體現(xiàn)為Windows ?品牌操作系統(tǒng)或者其他操作系統(tǒng)。
[0025]在某些示例中，電子設(shè)備可以包括控制器170，其可以包括與主要執(zhí)行環(huán)境分離的一個(gè)或多個(gè)控制器。分離可以在如下意義上是物理的:控制器可以被實(shí)現(xiàn)在與主處理器物理地分離的控制器中。替代地，受信任的執(zhí)行環(huán)境可以在如下意義上是合邏輯的:控制器可以被托管在主控主處理器的相同芯片或芯片組上。
[0026]舉例來說，在某些示例中，控制器170可以被實(shí)現(xiàn)為位于電子設(shè)備100的母版上的獨(dú)立集成電路，例如如相同SOC管芯上的專用處理器塊。在其他示例中，受信任的執(zhí)行引擎可以使用硬件實(shí)施機(jī)制而被實(shí)現(xiàn)在與(一個(gè)或多個(gè))處理器的剩余部分隔離的(一個(gè)或多個(gè))處理器122的部分上或者實(shí)現(xiàn)為可以在操作系統(tǒng)的用戶空間或內(nèi)核中的處理器上執(zhí)行的邏輯指令。
[0027]在圖1中描繪的實(shí)施例中，控制器170包括處理器172、存儲(chǔ)器模塊174、接口管理器176以及I/O接口 178。在某些示例中，存儲(chǔ)器模塊174可以包括持久性閃存模塊，并且各種功能模塊可以被實(shí)現(xiàn)為編碼在持久性存儲(chǔ)器模塊中的邏輯指令，例如固件或軟件。I/O模塊178可以包括串行I/O模塊或并行I/O模塊。因?yàn)榭刂破?70與(一個(gè)或多個(gè))主處理器122和操作系統(tǒng)142分離，所以可以使得控制器170是安全的，即對(duì)于通常從主機(jī)處理器122安裝軟件攻擊的黑客不可訪問。在某些示例中，干擾管理器176可以駐留在電子設(shè)備100的存儲(chǔ)器140中并且可以在處理器122中的一個(gè)或多個(gè)上可執(zhí)行。
[0028]在某些示例中，干擾管理器176與電子設(shè)備100的一個(gè)或多個(gè)其他部件交互以實(shí)現(xiàn)針對(duì)電子設(shè)備中的一個(gè)或多個(gè)通信互連的干擾測(cè)試。圖2是根據(jù)某些示例的實(shí)現(xiàn)干擾測(cè)試的示例性架構(gòu)的高級(jí)示意性圖示。參考圖2，控制器220可以被體現(xiàn)為通用處理器122或者被體現(xiàn)為低功率控制器，諸如控制器170。控制器220可以包括管理干擾測(cè)試操作的干擾管理器230和本地存儲(chǔ)器240。如上文描述的那樣，在某些示例中，干擾管理器230可以被實(shí)現(xiàn)為在控制器220上可執(zhí)行的邏輯指令，例如軟件或固件，或者可以被精簡(jiǎn)成硬接線邏輯電路。本地存儲(chǔ)器240可以使用易失性和/或非易失性存儲(chǔ)器來實(shí)現(xiàn)。
[0029]控制器220可以被通信耦合到一個(gè)或多個(gè)輸入/輸出設(shè)備250。例如，控制器220可以被通信耦合到上文描述的I/O設(shè)備中的一個(gè)或多個(gè)。
[0030]干擾管理器230可以被通信耦合到一個(gè)或多個(gè)互連210，其使能電子設(shè)備100的部件之間的通信。例如，互連210可以是外圍部件互連高速(PCIe)、通用串行總線(USB)、雙倍數(shù)據(jù)速率(DDR)互連中的一個(gè)或多個(gè)，并且可以包括多個(gè)通信通道214、214、216。
[0031]已經(jīng)描述了實(shí)現(xiàn)電子設(shè)備中的干擾測(cè)試的系統(tǒng)的各種結(jié)構(gòu)，現(xiàn)在將解釋系統(tǒng)的操作方面。干擾測(cè)試技術(shù)的第一示例實(shí)現(xiàn)迭代測(cè)試過程，其中用于偽隨機(jī)數(shù)生成器的種子以預(yù)定方式變化以增加被應(yīng)用于相鄰信號(hào)通道的測(cè)試置換(permutat1n)的數(shù)量。將參考圖3A-3C來解釋干擾測(cè)試的該第一示例。圖3A是圖示了實(shí)現(xiàn)電子設(shè)備中的干擾測(cè)試的第一方法中的操作的流程圖?？梢酝ㄟ^干擾管理器230單獨(dú)地或者與電子設(shè)備100的其他部件組合地實(shí)現(xiàn)在圖3A的流程圖中描繪的操作。圖3B-3C圖示了根據(jù)某些示例的干擾測(cè)試過程中的迭代。
[0032I首先參考圖3A，在操作310處，干擾管理器230接收一個(gè)或多個(gè)干擾測(cè)試參數(shù)。例如，干擾測(cè)試參數(shù)可以由負(fù)責(zé)管理針對(duì)電子設(shè)備100的干擾測(cè)試的用戶輸入到干擾管理器230。替代地或者此外，可以從電子設(shè)備100上的存儲(chǔ)器位置來檢索干擾測(cè)試參數(shù)。
[0033]在操作312處，干擾管理器230利用種子的初始集合來執(zhí)行干擾測(cè)試的第一次迭代。在某些示例中，干擾測(cè)試過程可以測(cè)試通信互連中的一個(gè)或多個(gè)攻擊者通道與受害者通道之間的干擾。簡(jiǎn)要地參考圖3B，在某些示例中，干擾測(cè)試過程測(cè)試第一攻擊者通道360、受害者通道350和第二攻擊者通道370之間的干擾。通信互連上的每個(gè)通道被通信耦合到模式生成器352、362、373，其生成在通信互連的通道上傳輸?shù)膫坞S機(jī)模式。受害者通道350的傳輸特性然后可以被測(cè)量以確定用于互連的信號(hào)對(duì)信號(hào)串?dāng)_測(cè)量結(jié)果。舉例來說，模式生成器352、362、372可以被實(shí)現(xiàn)為線性反饋移位寄存器(LFSR)。
[0034]在某些示例中，在相應(yīng)的模式生成器352、362、372被提供有相應(yīng)的第一種子的情況下實(shí)現(xiàn)第一次迭代。圖3C圖示了干擾測(cè)試的具體示例。在圖3C中描繪的示例中，模式生成器I被提供有種子1111，而模式生成器2被提供有種子0010，并且模式生成器3被提供有種子
OlOlo
[0035]在干擾測(cè)試的第一次迭代中，干擾管理器230運(yùn)行等于2N-1的多個(gè)循環(huán)，其中N對(duì)應(yīng)于種子長(zhǎng)度。在圖3中圖示的具體示例中，種子長(zhǎng)度為四(4)，因此運(yùn)行15個(gè)測(cè)試循環(huán)(354、364、374)，針對(duì)受害者通道360上的干擾測(cè)試來自模式生成器的每個(gè)模式。
[0036]當(dāng)?shù)谝淮蔚瓿蓵r(shí)，控制傳遞到操作314并且干擾管理器230使種子在通道中的一個(gè)或多個(gè)上前進(jìn)。舉例來說，參考圖3B，在第一次的2N-1個(gè)循環(huán)初始環(huán)繞(wrap)(即完成)時(shí)，種子I被前進(jìn)并且2N_1個(gè)循環(huán)的另一循環(huán)(356、366、376)執(zhí)行(操作316) 2N-1次，每一次都使種子前進(jìn)I。
[0037]如果在操作318處沒有互連上的更多攻擊者線路，則控制傳遞到操作326并且干擾測(cè)試可以終止。相反地，如果在操作318處存在互連上的附加攻擊者線路，則控制傳遞到操作320并且干擾管理器230再次在通道中的一個(gè)或多個(gè)上使種子前進(jìn)。舉例來說，參考圖3B，在第二次的2N_1循環(huán)環(huán)繞(即完成)時(shí)，使種子前進(jìn)2并且如上文所述的2n-1個(gè)循環(huán)乘以2n-1的另一循環(huán)(358、368、378)執(zhí)行(操作322)2n-1次，從而導(dǎo)致總共(2n-1)x(2n-1)x(2n-1)個(gè)循環(huán)以用于具有I個(gè)受害者和2個(gè)攻擊者模式生成器的系統(tǒng)的完整執(zhí)行。
[0038]如果在操作324處沒有互連上的更多攻擊者線路，則控制傳遞到操作326并且干擾測(cè)試可以終止。作為對(duì)比，如果在操作324處存在互連上的附加攻擊者線路，則控制傳遞回到操作320并且干擾管理器230再次在通道中的一個(gè)或多個(gè)上使種子前進(jìn)。因此，操作320-324限定循環(huán)(loop)，干擾管理器230可以通過該循環(huán)繼續(xù)來前進(jìn)攻擊者通道的種子以便測(cè)試互連上的模式的不同組合，每一次將所有之前的步驟重復(fù)2N-1次。
[0039]干擾測(cè)試技術(shù)的第二示例實(shí)現(xiàn)迭代測(cè)試過程，其中用于偽隨機(jī)數(shù)生成器的種子在預(yù)定速率下重載以便重復(fù)在通信互連上傳輸?shù)膫坞S機(jī)代碼的部分以測(cè)試符號(hào)間干擾。干擾測(cè)試的該第二示例將參考圖4A-4C來解釋。圖4A是圖示了實(shí)現(xiàn)電子設(shè)備中的干擾測(cè)試的第二方法中的操作的流程圖。在圖4A的流程圖中描繪的操作可以通過干擾管理器230單獨(dú)地或者與電子設(shè)備100的其他部件組合地實(shí)現(xiàn)。圖4B-4C圖示了根據(jù)某些示例的干擾測(cè)試過程中的迭代。
[0040]首先參考圖4A，在操作410處，干擾管理器230接收重載速率參數(shù)和保存速率參數(shù)。例如，重載速率參數(shù)和保存速率參數(shù)可以通過負(fù)責(zé)管理針對(duì)電子設(shè)備100的干擾測(cè)試的用戶而輸入到干擾管理器230。替代地或者此外，干擾測(cè)試參數(shù)可以從電子設(shè)備100上的存儲(chǔ)器位置檢索。
[0041 ]在操作412處，干擾管理器230生成偽隨機(jī)序列。舉例來說，參考圖4B，干擾管理器230可以向模式生成器452提供種子以生成偽隨機(jī)模式。如上文描述的那樣，模式生成器452可以被實(shí)現(xiàn)為線性反饋移位寄存器(LFSR)。響應(yīng)于該種子，模式生成器452生成η位偽隨機(jī)數(shù)(例如，用于 15 位 LFSR的 111000100110101)。
[0042]在操作414處，種子根據(jù)重載速率而重載到模式生成器452中，并且在操作416處，偽隨機(jī)序列的部分在互連上傳輸。在操作418處，種子根據(jù)保存速率而保存。
[0043]圖4Β圖示了其中重載速率配置為將偽隨機(jī)代碼的每3個(gè)位重復(fù)4次并且保存速率為10(3χ(4-1)+1)的示例。根據(jù)在圖4Α中描繪的操作，種子被輸入到模式生成器452并且每3位被重載并且重復(fù)4次。這導(dǎo)致模式生成器452輸出將由模式生成器452生成的偽隨機(jī)模式的前3位重復(fù)四次的模式。重復(fù)模式在每個(gè)迭代中前進(jìn)10模3=1位，導(dǎo)致重復(fù)模式內(nèi)容之間的(3-1=2)位重疊。這樣的模式可以被用于例如評(píng)估互連上的諧振效果，其中重載速率與潛在諧振性結(jié)構(gòu)的有效電氣長(zhǎng)度相關(guān)。
[0044]圖4C圖示了其中重載速率被配置成將偽隨機(jī)代碼的每3位重復(fù)4次并且保存速率為11(3χ(4-1)+2)的示例。根據(jù)在圖4Α中描繪的操作，種子被輸入到模式生成器452中并且每3位被重載并且重復(fù)4次。這導(dǎo)致模式生成器452輸出將由模式生成器452生成的偽隨機(jī)模式的前3位重復(fù)四次的模式。重復(fù)模式在每個(gè)迭代中前進(jìn)10模3=2位，導(dǎo)致所重復(fù)的模式內(nèi)容之間的(3-2=1)位重疊。
[0045]干擾測(cè)試技術(shù)的第三示例實(shí)現(xiàn)邏輯，其提供措施以在具有它們之間的可編程長(zhǎng)度、間隔、循環(huán)和等待時(shí)間的命令、控制和地址通道上切換(toggle)模式，用于電子設(shè)備工程聯(lián)合委員會(huì)(JEDEC)、雙倍數(shù)據(jù)速率(DDR)總線族(例如，DDR3、DDR4)或者低功率DDR總線(例如，LPDDR2、LPDDR3、LPDDR4等)。在第三示例中，邏輯在空閑處開始并且轉(zhuǎn)變成從命令地址數(shù)據(jù)緩沖器(CADB)讀取，所述命令地址數(shù)據(jù)緩沖器(CADB)是標(biāo)識(shí)用于每個(gè)命令、控制和地址線路的值的緩沖器。邏輯繼續(xù)從CADB讀取，從開始緩沖器指針開始到限定循環(huán)的結(jié)束緩沖器指針。計(jì)數(shù)器可以被用來指示要做多少個(gè)循環(huán)，并且已經(jīng)執(zhí)行了多少個(gè)。當(dāng)緩沖器指針到達(dá)結(jié)束值時(shí)，邏輯使循環(huán)計(jì)數(shù)器值減小并且環(huán)繞到開始緩沖器指針。當(dāng)循環(huán)計(jì)數(shù)器達(dá)到零時(shí)，邏輯可以指示測(cè)試完成。邏輯還可以建立無限循環(huán)，在該情況下計(jì)數(shù)器不被減小。
[0046]一旦被讀取，命令、控制(除2η或3η模式中的芯片選擇(CD)線路之外)和地址線路就將被設(shè)置并且覆寫DDR輸入/輸出(I/O)的功能路徑。在維護(hù)(assert)⑶線路之后，間隔計(jì)數(shù)器被開始并且向下計(jì)數(shù)直到其達(dá)到零以便設(shè)置從CADB執(zhí)行的不同命令之間的時(shí)間。
[0047]將參考圖5A-5B解釋干擾測(cè)試的第三示例的進(jìn)一步細(xì)節(jié)，圖5A-5B是圖示了實(shí)現(xiàn)電子設(shè)備中的干擾測(cè)試的方法中的操作的流程圖?？梢酝ㄟ^干擾管理器230單獨(dú)地或者與電子設(shè)備100的其他部件組合地實(shí)現(xiàn)在圖5A-5B的流程圖中描繪的操作。
[0048]首先參考圖5A，在操作510處，命令指針被設(shè)置成開始索引并且邏輯從命令地址和控制緩沖器CADB讀取512。在操作514處，設(shè)置命令和地址。
[0049]在操作516處，確定互連是操作在In、2n還是3n定時(shí)模式中。如果互連操作在In定時(shí)模式中，則控制傳遞到操作518并且芯片選擇(CD)線路被設(shè)置。作為對(duì)比，如果在操作516處，互連操作在2n定時(shí)模式中，則控制傳遞到操作520并且邏輯允許一個(gè)時(shí)鐘循環(huán)在CS線路被設(shè)置之前逝去。如果在操作516處，互連操作在3n定時(shí)模式中，則控制傳遞到操作522并且邏輯允許兩個(gè)時(shí)鐘循環(huán)在CS線路被設(shè)置之前逝去。
[0050]—旦芯片選擇線路被設(shè)置，控制就傳遞到操作530，其監(jiān)控以確定循環(huán)是否已經(jīng)完成。如果在操作530處循環(huán)尚未完成，則控制傳遞到操作532并且命令指針被設(shè)置成CADB中的下一命令?？刂迫缓髠鬟f到操作534，其中確定間隔是否大于零。如果在操作534處間隔大于零，則控制傳遞到操作536并且允許在從CADB讀取下一命令之前逝去預(yù)定時(shí)間段。
[0051 ]向后參考操作530，如果循環(huán)被完成，則控制傳遞到操作540，其中確定初始化過程是否被完成。如果過程被完成，則控制傳遞到操作542并且測(cè)試過程結(jié)束。作為對(duì)比，如果在操作540處初始化過程沒有被完成，則控制傳遞到操作544，并且命令指針被設(shè)置成命令索引的開始位置?？刂迫缓髠鬟f到操作546，其中確定等待是否大于零。如果在操作546處間隔大于零，則控制傳遞到操作548并且允許在從CADB讀取下一命令之前逝去預(yù)定時(shí)間段。
[0052]因此，在圖5A和5B中描繪的操作允許邏輯實(shí)現(xiàn)干擾測(cè)試調(diào)度(schedule)，其合并可編程數(shù)量的迭代以及測(cè)試過程中的間隔和等待。在圖5A-5B中描繪的操作可以與在圖3A和圖4A中描繪的操作結(jié)合地實(shí)現(xiàn)，或者可以被獨(dú)立地實(shí)現(xiàn)。
[0053]如上文描述的那樣，在某些示例中，電子設(shè)備可以被體現(xiàn)為計(jì)算機(jī)系統(tǒng)。圖6圖示了根據(jù)示例的計(jì)算系統(tǒng)600的框圖。計(jì)算系統(tǒng)600可以包括經(jīng)由互連網(wǎng)絡(luò)(或總線)604通信的一個(gè)或多個(gè)中央處理單元602或處理器。處理器602可以包括通用處理器、網(wǎng)絡(luò)處理器(其處理通過計(jì)算機(jī)網(wǎng)絡(luò)603傳送的數(shù)據(jù))或者其他類型的處理器(包括精簡(jiǎn)指令集計(jì)算機(jī)(RISC)處理器或者復(fù)雜指令集處理器(CISC))。此外，處理器602可以具有單核或多核設(shè)計(jì)。具有多核設(shè)計(jì)的處理器602可以在相同集成電路(IC)管芯上集成不同類型的處理器核。而且，具有多核設(shè)計(jì)的處理器602可以被實(shí)現(xiàn)為對(duì)稱或非對(duì)稱的微處理器。在示例中，處理器602中的一個(gè)或多個(gè)可以與圖1的處理器102相同或類似。例如，處理器602中的一個(gè)或多個(gè)可以包括參考圖1-3討論的控制單元120。而且，參考圖3-5討論的操作可以由系統(tǒng)600的一個(gè)或多個(gè)部件執(zhí)行。
[0054]芯片組606也可以與互連網(wǎng)絡(luò)604通信。芯片組606可以包括存儲(chǔ)器控制集線器(MCH)608oMCH 608可以包括與存儲(chǔ)器612(其可以與圖1的存儲(chǔ)器130相同或相似)通信的存儲(chǔ)器控制器610。存儲(chǔ)器412可以存儲(chǔ)包括指令的序列的數(shù)據(jù)，其可以由處理器602或者在計(jì)算系統(tǒng)600中包括的任何其他設(shè)備執(zhí)行。在一個(gè)示例中，存儲(chǔ)器612可以包括一個(gè)或多個(gè)易失性存儲(chǔ)(或存儲(chǔ)器)設(shè)備，諸如隨機(jī)訪問存儲(chǔ)器(RAM)、動(dòng)態(tài)RAM(DRAM)、同步DRAM (SDRAM)、靜態(tài)RAM(SRAM)或者其他類型的存儲(chǔ)設(shè)備。也可以利用非易失性存儲(chǔ)器，諸如硬盤。附加設(shè)備可以經(jīng)由互連網(wǎng)絡(luò)604通信，諸如多個(gè)處理器和/或多個(gè)系統(tǒng)存儲(chǔ)器。
[0055]MCH 608還可以包括與顯示設(shè)備616通信的圖形接口614。在一個(gè)示例中，圖形接口614可以經(jīng)由加速圖形端口(AGP)與顯示設(shè)備616通信。在示例中，顯示器616(諸如平坦面板顯示器)可以通過例如信號(hào)轉(zhuǎn)換器與圖形接口 614通信，所述信號(hào)轉(zhuǎn)換器將存儲(chǔ)在諸如視頻存儲(chǔ)器或系統(tǒng)存儲(chǔ)器之類的存儲(chǔ)設(shè)備中的圖像的數(shù)字表示轉(zhuǎn)譯成由顯示器616解釋和顯示的顯示信號(hào)。由顯示設(shè)備產(chǎn)生的顯示信號(hào)可以在由顯示器616解釋并且隨后顯示在顯示器616上之前穿過各種控制設(shè)備。
[0056]集線器接口618可以允許MCH 608和輸入/輸出控制集線器(ICH)620通信。ICH 620可以提供到與計(jì)算系統(tǒng)600通信的(一個(gè)或多個(gè))1/0設(shè)備的接口。ICH 620可以通過外圍橋(或控制器)624與總線622通信，所述外圍橋(或控制器)624諸如外圍部件互連(PCI)橋、通用串行總線(USB)控制器或者其他類型的外圍橋或控制器。橋624可以提供處理器602與外圍設(shè)備之間的數(shù)據(jù)路徑?？梢岳闷渌愋偷耐?fù)洹６?，多個(gè)總線可以例如通過多個(gè)橋或控制器與ICH 620通信。此外，與ICH 620通信的其他外圍設(shè)備在各種示例中可以包括(一個(gè)或多個(gè))集成驅(qū)動(dòng)電子器件(IDE)或者小計(jì)算機(jī)系統(tǒng)接口(SCSI)硬盤驅(qū)動(dòng)、(一個(gè)或多個(gè))USB端口、鍵盤、鼠標(biāo)、(一個(gè)或多個(gè))并行端口、(一個(gè)或多個(gè))串行端口、(一個(gè)或多個(gè))軟盤驅(qū)動(dòng)、數(shù)字輸出支持(例如數(shù)字視頻接口(DVI))或者其他設(shè)備。
[0057]總線622可以與音頻設(shè)備626、一個(gè)或多個(gè)盤驅(qū)動(dòng)628以及網(wǎng)絡(luò)接口設(shè)備630(其與計(jì)算機(jī)網(wǎng)絡(luò)603通信)通信。其他設(shè)備可以經(jīng)由總線622通信。而且，各種部件(諸如網(wǎng)絡(luò)接口設(shè)備630)可以在某些示例中與MCH 608通信。此外，可以組合處理器602以及在本文中討論的一個(gè)或多個(gè)其他部件以形成單個(gè)芯片(例如以提供片上系統(tǒng)(S0C))。更進(jìn)一步地，在其他示例中，圖形加速器616可以被包括在MCH 608內(nèi)。
[0058]更進(jìn)一步地，計(jì)算系統(tǒng)600可以包括易失性和/或非易失性存儲(chǔ)器(或儲(chǔ)存器)。例如，非易失性存儲(chǔ)器可以包括以下中的一個(gè)或多個(gè):只讀存儲(chǔ)器(R0M)、可編程ROM(PROM)、可擦除PROM(EPROM)、電EPROM(EEPROM)、盤驅(qū)動(dòng)(例如628)、軟盤、致密盤ROM(CD-ROM)、數(shù)字通用盤(DVD)、閃存、磁光盤或者能夠存儲(chǔ)電子數(shù)據(jù)(例如包括指令)的其他類型的非易失性機(jī)器可讀介質(zhì)。
[0059]圖7圖示了根據(jù)示例的計(jì)算系統(tǒng)700的框圖。系統(tǒng)700可以包括一個(gè)或多個(gè)處理器702-1到702-N(—般地在本文中稱為“多個(gè)處理器702”或“處理器702”)。處理器702可以經(jīng)由互連網(wǎng)絡(luò)或總線704通信。每個(gè)處理器可以包括各種部件，為了清楚僅參考處理器702-1討論了其中的某些。因此，剩余的處理器702-2到702-N中的每個(gè)可以包括參考處理器702-1討論的相同或類似的部件。
[0060]在示例中，處理器702-1可以包括一個(gè)或多個(gè)處理器核706-1到706-M(在本文中稱為“多個(gè)核706”或者更一般地稱為“核706”)、共享高速緩存708、路由器710和/或處理器控制邏輯或單元720。處理器核706可以被實(shí)現(xiàn)在單個(gè)集成電路(IC)芯片上。更進(jìn)一步地，芯片可以包括一個(gè)或多個(gè)共享和/或私用高速緩存(諸如高速緩存708)、總線或互連(諸如總線或互連網(wǎng)絡(luò)712)、存儲(chǔ)器控制器或其他部件。
[0061]在一個(gè)示例中，路由器710可以被用來在處理器702-1和/或系統(tǒng)700的各種部件之間通信。更進(jìn)一步地，處理器702-1可以包括多于一個(gè)路由器710。更進(jìn)一步地，許多路由器710可以通信以使能處理器702-1內(nèi)部或外部的各種部件之間的數(shù)據(jù)路由。
[0062]共享高速緩存708可以存儲(chǔ)由諸如核706之類的處理器702-1的一個(gè)或多個(gè)部件利用的數(shù)據(jù)(例如包括指令)。例如，共享高速緩存708可以本地緩存存儲(chǔ)器714中存儲(chǔ)的數(shù)據(jù)，用于由處理器702的部件的較快速的訪問。在示例中，高速緩存708可以包括中級(jí)高速緩存(諸如級(jí)別2(L2)、級(jí)別3(L3)、級(jí)別4(L4)或者其他級(jí)別的高速緩存)、最后級(jí)別高速緩存(LLC)和/或其組合。更進(jìn)一步地，處理器702-1的各種部件可以通過總線(例如總線712)和/或存儲(chǔ)器控制器或集線器與共享高速緩存708直接地通信。如在圖7中示出的那樣，在某些示例中，核706中的一個(gè)或多個(gè)可以包括級(jí)別I(Ll)高速緩存716-1(—般地在本文中稱為“LI高速緩存716”)。在一個(gè)示例中，控制單元720可以包括實(shí)現(xiàn)上文參考圖2中的存儲(chǔ)器控制器122描述的操作的邏輯。
[0063]圖8圖示了根據(jù)示例的計(jì)算系統(tǒng)的處理器核706的部分和其他部件的框圖。在一個(gè)示例中，在圖8中示出的箭頭圖示了通過核706的指令的流動(dòng)方向。一個(gè)或多個(gè)處理器核(諸如處理器核706)可以被實(shí)現(xiàn)在單個(gè)集成電路芯片(或管芯)上，諸如參考圖7討論的那樣。此夕卜，芯片可以包括一個(gè)或多個(gè)共享和/或私用高速緩存(例如圖7的高速緩存708)、互連(例如圖7的互連704和/或112)、控制單元、存儲(chǔ)器控制器或其他部件。
[0064]如圖8中圖示的那樣，處理器核706可以包括獲取單元802以獲取用于由核706執(zhí)行的指令(包括具有有條件分支的指令)?？梢詮闹T如存儲(chǔ)器714之類的任何存儲(chǔ)設(shè)備來獲取指令。核706還可以包括解碼單元804以對(duì)所獲取的指令解碼。例如，解碼單元708可以將所獲取的指令解碼成多個(gè)微指令(微操作)。
[0065]附加地，核706可以包括調(diào)度單元806。調(diào)度單元806可以執(zhí)行與存儲(chǔ)(例如從解碼單元804接收的)經(jīng)解碼的指令相關(guān)聯(lián)的各種操作，直到指令準(zhǔn)備好用于派遣，例如直到經(jīng)解碼的指令的所有源值變得可用。在一個(gè)示例中，調(diào)度單元806可以將經(jīng)解碼的指令調(diào)度和/或發(fā)布(或派遣)給執(zhí)行單元808用于執(zhí)行。執(zhí)行單元808可以在所派遣的指令被(例如通過解碼單元804)解碼和(例如通過調(diào)度單元806)派遣之后執(zhí)行它們。在示例中，執(zhí)行單元808可以包括多于一個(gè)執(zhí)行單元。執(zhí)行單元808還可以執(zhí)行各種算術(shù)操作，諸如加法、減法、乘法和/或除法，并且可以包括一個(gè)或多個(gè)算術(shù)邏輯單元(ALU)。在示例中，協(xié)同處理器(未示出)可以與執(zhí)行單元808結(jié)合地執(zhí)行各種算術(shù)操作。
[0066]進(jìn)一步地，執(zhí)行單元808可以無序地執(zhí)行指令。因此，處理器核706在一個(gè)示例中可以是無序處理器核。核706還可以包括引退(retirement)單元810。引退單元810可以在所執(zhí)行的指令被交付之后將它們引退。在示例中，所執(zhí)行的指令的引退可以導(dǎo)致從指令的執(zhí)行交付處理器狀態(tài)、由指令使用的物理寄存器被解分配等。
[0067]核706還可以包括總線單元714以使能經(jīng)由一個(gè)或多個(gè)總線(例如總線804和/或812)的處理器核706的部件與其他部件(諸如參考圖8討論的部件)之間的通信。核706還可以包括一個(gè)或多個(gè)寄存器816以存儲(chǔ)由核706的各種部件訪問的數(shù)據(jù)(諸如與電力消耗狀態(tài)設(shè)置相關(guān)的值)。
[0068]更進(jìn)一步地，盡管圖7圖示了要經(jīng)由互連812耦合到核706的控制單元720，但是在各種示例中，控制單元720可以位于諸如在核706內(nèi)部之類的其他地方、經(jīng)由總線704耦合到核等。
[0069]在某些示例中，本文中討論的部件中的一個(gè)或多個(gè)可以被體現(xiàn)為片上系統(tǒng)(SOC)設(shè)備。圖9圖示了根據(jù)示例的SOC封裝的框圖。如在圖9中圖示的那樣，SOC 902包括一個(gè)或多個(gè)處理器核920、一個(gè)或多個(gè)圖形處理器核930、輸入/輸出(I/O)接口 940以及存儲(chǔ)器控制器942 AOC封裝902的各種部件可以被耦合到互連或總線，諸如在本文中參考其他圖討論的那樣。而且，SOC封裝902可以包括更多或更少的部件，諸如在本文中參考其他圖討論的那些。進(jìn)一步地，SOC封裝902的每個(gè)部件可以包括一個(gè)或多個(gè)其他部件，例如如在本文中參考其他圖討論的那樣。在一個(gè)示例中，SOC封裝902(及其部件)被提供在一個(gè)或多個(gè)集成電路(IC)管芯上，例如其被封裝到單個(gè)半導(dǎo)體器件中。
[0070]如圖9中圖示的那樣，SOC封裝902經(jīng)由存儲(chǔ)器控制器942而耦合到存儲(chǔ)器960(其可以與本文中參考其他圖討論的存儲(chǔ)器類似或相同)。在示例中，存儲(chǔ)器960(或其部分)可以被集成在SOC封裝902上。
[0071]I/O接口 940可以例如經(jīng)由互連和/或總線被耦合到一個(gè)或多個(gè)I/O設(shè)備970，諸如本文中參考其他圖討論的那樣。(一個(gè)或多個(gè))1/0設(shè)備970可以包括鍵盤、鼠標(biāo)、觸摸板、顯示器、圖像/視頻捕獲設(shè)備(諸如相機(jī)或攝影機(jī)/視頻記錄儀)、觸摸表面、揚(yáng)聲器等中的一個(gè)或多個(gè)。
[0072]圖10圖示了根據(jù)示例的被布置在點(diǎn)對(duì)點(diǎn)(PtP)配置中的計(jì)算系統(tǒng)1000。特別地，圖10示出其中處理器、存儲(chǔ)器和輸入/輸出設(shè)備通過多個(gè)點(diǎn)對(duì)點(diǎn)接口互連的系統(tǒng)。參考圖2討論的操作可以由系統(tǒng)1000的一個(gè)或多個(gè)部件執(zhí)行。
[0073]如在圖10中圖示的那樣，系統(tǒng)1000可以包括若干處理器，為了清楚僅示出其中兩個(gè)，處理器1002和1004。處理器1002和1004中的每個(gè)可以包括本地存儲(chǔ)器控制器集線器(MCHH006和1008以使能與存儲(chǔ)器1010和1012的通信。MCH 1006和1008在某些示例中可以包括圖1的存儲(chǔ)器控制器120和/或邏輯125。
[0074]在示例中，處理器1002和1004可以是參考圖7討論的處理器702中的一個(gè)。處理器1002和1004可以分別使用點(diǎn)對(duì)點(diǎn)(PtP)接口電路1016和1018經(jīng)由PtP接口 1014交換數(shù)據(jù)。而且，處理器1002和1004中的每個(gè)可以使用點(diǎn)對(duì)點(diǎn)接口電路1026、1028、1030和1032經(jīng)由單獨(dú)的PtP接口 1022和1024與芯片組1020交換數(shù)據(jù)。芯片組120可以進(jìn)一步例如使用PtP接口電路1037經(jīng)由高性能圖形接口 1036與高性能圖形電路1034交換數(shù)據(jù)，。
[0075]如在圖10中示出的那樣，圖1的核106和/或高速緩存108中的一個(gè)或多個(gè)可以位于處理器1004內(nèi)。然而，其他示例可以存在于圖10的系統(tǒng)1000內(nèi)的其他電路、邏輯單元或設(shè)備中。更進(jìn)一步地，其他示例可以遍及圖10中圖示的若干電路、邏輯單元或設(shè)備分布。
[0076]芯片組1020可以使用PtP接口電路1041與總線1040通信?？偩€1040可以具有與其通信的一個(gè)或多個(gè)設(shè)備，諸如總線橋1042和I/O設(shè)備1043。經(jīng)由總線1044，總線橋1043可以與其他設(shè)備通信，所述與其他設(shè)備諸如鍵盤八氧標(biāo)1045、通信設(shè)備1046(諸如調(diào)制解調(diào)器、網(wǎng)絡(luò)接口設(shè)備或者可以與計(jì)算機(jī)網(wǎng)絡(luò)1003通信的其他通信設(shè)備)、音頻I/O設(shè)備和/或數(shù)據(jù)存儲(chǔ)設(shè)備1048。數(shù)據(jù)存儲(chǔ)設(shè)備1048(其可以是硬盤驅(qū)動(dòng)或者基于NAND閃速的固態(tài)驅(qū)動(dòng))可以存儲(chǔ)可以由處理器1004執(zhí)行的代碼1049。
[0077]以下示例涉及進(jìn)一步示例。
[0078]示例I是包括邏輯的控制器，其至少部分地包括硬件邏輯，其被配置成通過使用第一種子在受害者通道和攻擊者通道上生成偽隨機(jī)模式的第一集合來實(shí)現(xiàn)包括受害者通道和第一攻擊者通道的通信互連上的干擾測(cè)試的第一次迭代，并且通過使種子在第一攻擊者通道上前進(jìn)來實(shí)現(xiàn)干擾測(cè)試的第二次迭代。
[0079]在示例2中，示例I的主題可以可選地包括邏輯，其進(jìn)一步被配置成響應(yīng)于第一種子完成循環(huán)而使種子在第一攻擊者通道上前進(jìn)。
[0080]在示例3中，示例1-2中任一個(gè)的主題可以可選地包括邏輯，其進(jìn)一步被配置成在通信互連上傳輸偽隨機(jī)模式。
[0081 ] 在示例4中，示例1-3中任一個(gè)的主題可以可選地包括其中互連包括第三攻擊者通道的布置，并且其中邏輯進(jìn)一步被配置成通過使種子在第二攻擊者通道上前進(jìn)來實(shí)現(xiàn)干擾測(cè)試的第三次迭代。
[0082]在示例5中，示例1-4中任一個(gè)的主題可以可選地包括邏輯，其進(jìn)一步被配置成在通信互連上傳輸偽隨機(jī)模式。
[0083]在示例6中，示例1-5中任一個(gè)的主題可以可選地包括邏輯，其進(jìn)一步被配置成至少執(zhí)行預(yù)定數(shù)量的測(cè)試循環(huán)或者預(yù)定等待時(shí)段。
[0084]示例7是電子設(shè)備，包括至少一個(gè)處理部件和控制器，所述控制器包括邏輯，至少部分地包括硬件邏輯，其被配置成通過使用第一種子在受害者通道和攻擊者通道上生成偽隨機(jī)模式的第一集合來實(shí)現(xiàn)包括受害者通道和第一攻擊者通道的通信互連上的干擾測(cè)試的第一次迭代，并且通過使種子在第一攻擊者通道上前進(jìn)來實(shí)現(xiàn)干擾測(cè)試的第二次迭代。
[0085]在示例8中，示例7的主題可以可選地包括邏輯，其進(jìn)一步被配置成響應(yīng)于第一種子完成循環(huán)而使種子在第一攻擊者通道上前進(jìn)。
[0086]在示例9中，示例7-8中任一個(gè)的主題可以可選地包括邏輯，其進(jìn)一步被配置成在通信互連上傳輸偽隨機(jī)模式。
[0087]在示例10中，示例7-9中任一個(gè)的主題可以可選地包括其中互連包括第三攻擊者通道的布置，并且其中邏輯進(jìn)一步被配置成通過使種子在第二攻擊者通道上前進(jìn)來實(shí)現(xiàn)干擾測(cè)試的第三次迭代。
[0088]在示例11中，示例7-10中任一個(gè)的主題可以可選地包括邏輯，其進(jìn)一步被配置成在通信互連上傳輸偽隨機(jī)模式。
[0089]在示例12中，示例7-12中任一個(gè)的主題可以可選地包括邏輯，其進(jìn)一步被配置成至少執(zhí)行預(yù)定數(shù)量的測(cè)試循環(huán)或者預(yù)定等待時(shí)段。
[0090]示例13是包括存儲(chǔ)在非暫時(shí)性計(jì)算機(jī)可讀介質(zhì)上的邏輯指令的計(jì)算機(jī)程序產(chǎn)品，其在由控制器執(zhí)行時(shí)將控制器配置成通過使用第一種子在受害者通道和攻擊者通道上生成偽隨機(jī)模式的第一集合來實(shí)現(xiàn)包括受害者通道和第一攻擊者通道的通信互連上的干擾測(cè)試的第一次迭代，并且通過使種子在第一攻擊者通道上前進(jìn)來實(shí)現(xiàn)干擾測(cè)試的第二次迭代。
[0091]在示例14中，示例13的主題可以可選地包括邏輯，其進(jìn)一步被配置成響應(yīng)于第一種子完成循環(huán)而使種子在第一攻擊者通道上前進(jìn)。
[0092]在示例15中，示例13-14中任一個(gè)的主題可以可選地包括邏輯，其進(jìn)一步被配置成在通信互連上傳輸偽隨機(jī)模式。
[0093]在示例16中，示例13-15中任一個(gè)的主題可以可選地包括其中互連包括第三攻擊者通道的布置，并且其中邏輯進(jìn)一步被配置成通過使種子在第二攻擊者通道上前進(jìn)來實(shí)現(xiàn)干擾測(cè)試的第三次迭代。
[0094]在示例17中，示例13-16中任一個(gè)的主題可以可選地包括邏輯，其進(jìn)一步被配置成在通信互連上傳輸偽隨機(jī)模式。
[0095]在示例18中，示例13-17中任一個(gè)的主題可以可選地包括邏輯，其進(jìn)一步被配置成至少執(zhí)行預(yù)定數(shù)量的測(cè)試循環(huán)或者預(yù)定等待時(shí)段。
[0096]示例19是包括邏輯的控制器，其至少部分地包括硬件邏輯，其被配置成接收重載速率參數(shù)和保存速率參數(shù)、通過根據(jù)重載速率參數(shù)重載第一種子而生成重復(fù)偽隨機(jī)模式的第一集合，并且在通信互連的第一通道上傳輸重復(fù)偽隨機(jī)模式的第一集合。
[0097]在示例20中，示例19的主題可以可選地包括其中邏輯進(jìn)一步被配置成根據(jù)保存速率保存第一種子的布置。
[0098]在示例21中，示例19-20中任一個(gè)的主題可以可選地包括邏輯，其進(jìn)一步被配置成生成第一偽隨機(jī)模式;并且根據(jù)重載速率重復(fù)第一偽隨機(jī)模式的子集，并且在通信互連上傳輸偽隨機(jī)模式的子集。
[0099]在示例22中，示例19-21中任一個(gè)的主題可以可選地包括邏輯，其進(jìn)一步被配置成至少執(zhí)行預(yù)定數(shù)量的測(cè)試循環(huán)或者預(yù)定等待時(shí)段。
[0100]示例23是電子設(shè)備，包括至少一個(gè)處理部件和包括邏輯的控制器，所述控制器至少部分地包括硬件邏輯，其被配置成接收重載速率參數(shù)和保存速率參數(shù)、通過根據(jù)重載速率參數(shù)重載第一種子而生成重復(fù)偽隨機(jī)模式的第一集合，并且在通信互連的第一通道上傳輸重復(fù)偽隨機(jī)模式的第一集合。
[0101]在示例24中，示例23的主題可以可選地包括其中邏輯進(jìn)一步被配置成根據(jù)保存速率保存第一種子的布置。
[0102]在示例25中，示例23-24中任一個(gè)的主題可以可選地包括邏輯，其進(jìn)一步被配置成生成第一偽隨機(jī)模式;并且根據(jù)重載速率重復(fù)第一偽隨機(jī)模式的子集，并且在通信互連上傳輸偽隨機(jī)模式的子集。
[0103]在示例26中，示例23-25中任一個(gè)的主題可以可選地包括邏輯，其進(jìn)一步被配置成至少執(zhí)行預(yù)定數(shù)量的測(cè)試循環(huán)或者預(yù)定等待時(shí)段。
[0104]示例27是包括存儲(chǔ)在非暫時(shí)性計(jì)算機(jī)可讀介質(zhì)上的邏輯指令的計(jì)算機(jī)程序產(chǎn)品，其在由控制器執(zhí)行時(shí)將控制器配置成接收重載速率參數(shù)和保存速率參數(shù)、通過根據(jù)重載速率參數(shù)重載第一種子而生成重復(fù)偽隨機(jī)模式的第一集合，并且在通信互連的第一通道上傳輸重復(fù)偽隨機(jī)模式的第一集合。
[0105]在示例28中，示例27的主題可以可選地包括其中邏輯進(jìn)一步被配置成根據(jù)保存速率保存第一種子的布置。
[0106]在示例29中，示例27-28中任一個(gè)的主題可以可選地包括邏輯，其進(jìn)一步被配置成生成第一偽隨機(jī)模式;并且根據(jù)重載速率重復(fù)第一偽隨機(jī)模式的子集，并且在通信互連上傳輸偽隨機(jī)模式的子集。
[0107]在示例30中，示例27-29中任一個(gè)的主題可以可選地包括邏輯，其進(jìn)一步被配置成至少執(zhí)行預(yù)定數(shù)量的測(cè)試循環(huán)或者預(yù)定等待時(shí)段。
[0108]如本文中是指的術(shù)語“邏輯指令”涉及可以由用于執(zhí)行一個(gè)或多個(gè)邏輯操作的一個(gè)或多個(gè)機(jī)器理解的表述。例如，邏輯指令可以包括由用于在一個(gè)或多個(gè)數(shù)據(jù)對(duì)象上執(zhí)行一個(gè)或多個(gè)操作的處理器編譯器可解釋的指令。然而，這僅是機(jī)器可讀指令的示例并且示例不被限制在該方面上。
[0109]如本文中所指的術(shù)語“計(jì)算機(jī)可讀介質(zhì)”涉及能夠維持由一個(gè)或多個(gè)機(jī)器可感知的表述的介質(zhì)。例如，計(jì)算機(jī)可讀介質(zhì)可以包括用于存儲(chǔ)計(jì)算機(jī)可讀指令或數(shù)據(jù)的一個(gè)或多個(gè)存儲(chǔ)設(shè)備。這樣的存儲(chǔ)設(shè)備可以包括存儲(chǔ)介質(zhì)，諸如例如光學(xué)、磁性半導(dǎo)體存儲(chǔ)介質(zhì)。然而，這僅是計(jì)算機(jī)可讀介質(zhì)的示例并且示例不被限制在該方面上。
[0110]如本文中所指的術(shù)語“邏輯”涉及用于執(zhí)行一個(gè)或多個(gè)邏輯操作的結(jié)構(gòu)。例如，邏輯可以包括基于一個(gè)或多個(gè)輸入信號(hào)提供一個(gè)或多個(gè)輸出信號(hào)的電路。這樣的電路可以包括接收數(shù)字輸入并且提供數(shù)字輸出的有限狀態(tài)機(jī)器，或者響應(yīng)于一個(gè)或多個(gè)模擬輸入信號(hào)而提供一個(gè)或多個(gè)模擬輸出信號(hào)的電路?？梢栽趯Ｓ眉呻娐?ASIC)或者現(xiàn)場(chǎng)可編程門陣列(FPGA)中提供這樣的電路。而且，邏輯可以包括存儲(chǔ)在存儲(chǔ)器中的機(jī)器可讀指令，其與處理電路組合以執(zhí)行這樣的機(jī)器可讀指令。然而，這些僅是可以提供邏輯的結(jié)構(gòu)的示例并且示例不被限制在該方面上。
[0111 ]本文中描述的方法中的某些可以被體現(xiàn)為計(jì)算機(jī)可讀介質(zhì)上的邏輯指令。當(dāng)在處理器上被執(zhí)行時(shí)，邏輯指令使得處理器被編程為實(shí)現(xiàn)所描述的方法的專用機(jī)器。當(dāng)由邏輯指令配置成執(zhí)行本文中描述的方法時(shí)，處理器構(gòu)成用于執(zhí)行所描述的方法的結(jié)構(gòu)。替代地，本文中描述的方法可以被精簡(jiǎn)成例如現(xiàn)場(chǎng)可編程門陣列(FPGA)、專用集成電路(ASIC)等上的邏輯。
[0112]在說明書和權(quán)利要求中，可以使用術(shù)語耦合和連接連同其派生物。在特定示例中，連接可以被用來指示兩個(gè)或更多元件彼此直接物理或電氣接觸。耦合可以意味著兩個(gè)或更多元件直接物理或電氣接觸。然而，耦合還可以意味著兩個(gè)或更多元件可以不與彼此直接接觸，而是又仍可以與彼此協(xié)作或交互。
[0113]在說明書中對(duì)“一個(gè)示例”或“某些示例”的引用意味著結(jié)合示例描述的特定特征、結(jié)構(gòu)或特性被包括在至少一個(gè)實(shí)現(xiàn)中。短語“在一個(gè)示例中”在說明書中的各種地方的出現(xiàn)可以或者可以不全部指相同的示例。
[0114]盡管已經(jīng)以特定于結(jié)構(gòu)特征和/或方法動(dòng)作的語言描述了示例，但是要理解到，要求保護(hù)的主題可以不限于所描述的具體特征或動(dòng)作。相反，具體特征和動(dòng)作被公開作為實(shí)現(xiàn)要求保護(hù)的主題的樣本形式。
【主權(quán)項(xiàng)】
1.一種控制器，包括: 邏輯，至少部分地包括硬件邏輯，其被配置成: 通過使用第一種子在受害者通道和攻擊者通道上生成偽隨機(jī)模式的第一集合來實(shí)現(xiàn)包括受害者通道和第一攻擊者通道的通信互連上的干擾測(cè)試的第一次迭代，并且 通過使種子在第一攻擊者通道上前進(jìn)來實(shí)現(xiàn)干擾測(cè)試的第二次迭代。2.根據(jù)權(quán)利要求1所述的控制器，其中邏輯進(jìn)一步被配置成響應(yīng)于第一種子完成循環(huán)而使種子在第一攻擊者通道上前進(jìn)。3.根據(jù)權(quán)利要求2所述的控制器，其中邏輯進(jìn)一步被配置成在通信互連上傳輸偽隨機(jī)模式。4.根據(jù)權(quán)利要求1所述的控制器，其中互連包括第三攻擊者通道，并且其中邏輯進(jìn)一步被配置成: 通過使種子在第二攻擊者通道上前進(jìn)來實(shí)現(xiàn)干擾測(cè)試的第三次迭代。5.根據(jù)權(quán)利要求1所述的控制器，其中邏輯進(jìn)一步被配置成在通信互連上傳輸偽隨機(jī)模式。6.根據(jù)權(quán)利要求1所述的控制器我，其中邏輯進(jìn)一步被配置成至少執(zhí)行: 預(yù)定數(shù)量的測(cè)試循環(huán);或者 預(yù)定等待時(shí)段。7.—種電子設(shè)備，包括: 至少一個(gè)處理部件；以及 控制器，包括: 邏輯，至少部分地包括硬件邏輯，其被配置成: 通過使用第一種子在受害者通道和攻擊者通道上生成偽隨機(jī)模式的第一集合來實(shí)現(xiàn)包括受害者通道和第一攻擊者通道的通信互連上的干擾測(cè)試的第一次迭代;并且 通過使種子在第一攻擊者通道上前進(jìn)來實(shí)現(xiàn)干擾測(cè)試的第二次迭代。8.根據(jù)權(quán)利要求7所述的電子設(shè)備，其中邏輯進(jìn)一步被配置成響應(yīng)于第一種子完成循環(huán)而使種子在第一攻擊者通道上前進(jìn)。9.根據(jù)權(quán)利要求8所述的電子設(shè)備，其中邏輯進(jìn)一步被配置成在通信互連上傳輸偽隨機(jī)模式。10.根據(jù)權(quán)利要求7所述的電子設(shè)備，其中互連包括第三攻擊者通道，并且其中邏輯進(jìn)一步被配置成: 通過在第二攻擊者通道上使種子前進(jìn)來實(shí)現(xiàn)干擾測(cè)試的第三次迭代。11.根據(jù)權(quán)利要求10所述的電子設(shè)備，權(quán)利要求1所述的控制器，其中邏輯進(jìn)一步被配置成在通信互連上傳輸偽隨機(jī)模式。12.根據(jù)權(quán)利要求7所述的電子設(shè)備，其中邏輯被配置成至少執(zhí)行: 預(yù)定數(shù)量的測(cè)試循環(huán);或者 預(yù)定等待時(shí)段。13.—種包括存儲(chǔ)在非暫時(shí)性計(jì)算機(jī)可讀介質(zhì)上的邏輯指令的計(jì)算機(jī)程序產(chǎn)品，所述邏輯指令在由控制器執(zhí)行時(shí)將控制器配置成: 通過使用第一種子在受害者通道和攻擊者通道上生成偽隨機(jī)模式的第一集合來實(shí)現(xiàn)包括受害者通道和第一攻擊者通道的通信互連上的干擾測(cè)試的第一次迭代;并且通過使種子在第一攻擊者通道上前進(jìn)來實(shí)現(xiàn)干擾測(cè)試的第二次迭代。14.根據(jù)權(quán)利要求13所述的計(jì)算機(jī)程序產(chǎn)品，其中邏輯指令將控制器配置成響應(yīng)于第一種子完成循環(huán)而使種子在第一攻擊者通道上前進(jìn)。15.根據(jù)權(quán)利要求14所述的計(jì)算機(jī)程序產(chǎn)品，其中邏輯指令將控制器配置成在通信互連上傳輸偽隨機(jī)模式。16.根據(jù)權(quán)利要求13所述的計(jì)算機(jī)程序產(chǎn)品，其中邏輯指令將控制器配置成:通過使種子在第二攻擊者通道上前進(jìn)來實(shí)現(xiàn)干擾測(cè)試的第三次迭代。17.根據(jù)權(quán)利要求16所述的計(jì)算機(jī)程序產(chǎn)品，其中邏輯指令將控制器配置成在通信互連上傳輸偽隨機(jī)模式。18.根據(jù)權(quán)利要求13所述的計(jì)算機(jī)程序產(chǎn)品，其中邏輯指令將控制器配置成至少執(zhí)行: 預(yù)定數(shù)量的測(cè)試循環(huán);或者 預(yù)定等待時(shí)段。19.一種控制器，包括: 邏輯，至少部分地包括硬件邏輯，其被配置成: 接收重載速率參數(shù)和保存速率參數(shù)； 通過根據(jù)重載速率參數(shù)重載第一種子而生成重復(fù)偽隨機(jī)模式的第一集合;并且 在通信互連的第一通道上傳輸重復(fù)偽隨機(jī)模式的第一集合。20.根據(jù)權(quán)利要求19所述的控制器，其中邏輯進(jìn)一步被配置成根據(jù)保存速率保存第一種子。21.根據(jù)權(quán)利要求19所述的控制器，其中邏輯被配置成: 生成第一偽隨機(jī)模式;并且 根據(jù)重載速率重復(fù)第一偽隨機(jī)模式的子集;并且 在通信互連上傳輸偽隨機(jī)模式的子集。22.根據(jù)權(quán)利要求19所述的控制器，其中邏輯被配置成至少執(zhí)行: 預(yù)定數(shù)量的測(cè)試循環(huán);或者 預(yù)定等待時(shí)段。23.—種電子設(shè)備，包括: 至少一個(gè)處理部件；以及 控制器，包括: 邏輯，至少部分地包括硬件邏輯，其被配置成: 接收重載速率參數(shù)和保存速率參數(shù)； 通過根據(jù)重載速率參數(shù)重載第一種子而生成重復(fù)偽隨機(jī)模式的第一集合;并且 在通信互連的第一通道上傳輸重復(fù)偽隨機(jī)模式的第一集合。24.根據(jù)權(quán)利要求23所述的電子設(shè)備，其中邏輯進(jìn)一步被配置成根據(jù)保存速率保存第一種子。25.根據(jù)權(quán)利要求23所述的電子設(shè)備，其中邏輯被配置成: 生成第一偽隨機(jī)模式;并且 根據(jù)重載速率重復(fù)第一偽隨機(jī)模式的子集;并且 在通信互連上傳輸偽隨機(jī)模式的子集。26.根據(jù)權(quán)利要求23所述的控制器，其中邏輯被配置成至少執(zhí)行: 預(yù)定數(shù)量的測(cè)試循環(huán);或者 預(yù)定等待時(shí)段。27.—種包括存儲(chǔ)在非暫時(shí)性計(jì)算機(jī)可讀介質(zhì)上的邏輯指令的計(jì)算機(jī)程序產(chǎn)品，所述邏輯指令在由控制器執(zhí)行時(shí)將控制器配置成: 接收重載速率參數(shù)和保存速率參數(shù)； 通過根據(jù)重載速率參數(shù)重載第一種子而生成重復(fù)偽隨機(jī)模式的第一集合;并且 在通信互連的第一通道上傳輸重復(fù)偽隨機(jī)模式的第一集合。28.根據(jù)權(quán)利要求27所述的計(jì)算機(jī)程序產(chǎn)品，其中邏輯指令將控制器配置成根據(jù)保存速率保存第一種子。29.根據(jù)權(quán)利要求27所述的計(jì)算機(jī)程序產(chǎn)品，其中邏輯進(jìn)一步被配置成: 生成第一偽隨機(jī)模式;并且 根據(jù)重載速率重復(fù)第一偽隨機(jī)模式的子集;并且 在通信互連上傳輸偽隨機(jī)模式的子集 根據(jù)權(quán)利要求27所述的計(jì)算機(jī)程序產(chǎn)品，其中邏輯進(jìn)一步被配置成至少執(zhí)行: 預(yù)定數(shù)量的測(cè)試循環(huán);或者 預(yù)定等待時(shí)段。
【文檔編號(hào)】G06F11/16GK106030543SQ201580010839
【公開日】2016年10月12日
【申請(qǐng)日】2015年3月3日
【發(fā)明人】A.科斯丁斯基, T.萊維, P.S.切西斯, D.奈格爾, T.Z.謝恩博恩, C.P.莫扎克, N.阿布爾奈因, J.M.舍哈迪
【申請(qǐng)人】英特爾公司