接口供電電路的制作方法
【專利摘要】一種接口供電電路，包括供電單元、一連接所述供電單元的控制單元及一連接所述控制單元的偵測(cè)單元，所述偵測(cè)單元用于連接一接口，所述偵測(cè)單元用于在偵測(cè)到所述接口插接一設(shè)備后輸出一第一控制信號(hào)及用于在偵測(cè)到所述接口沒(méi)有插接所述設(shè)備后輸出一第二控制信號(hào)，所述控制單元在接收到所述第一控制信號(hào)后導(dǎo)通，所述供電單元用于在所述控制單元導(dǎo)通后供電給所述接口，所述控制單元用于在接收到所述第二控制信號(hào)后斷開(kāi)所述供電單元與所述接口的連接。
【專利說(shuō)明】
接口供電電路
技術(shù)領(lǐng)域
[0001] 本發(fā)明涉及一種接口供電電路。
【背景技術(shù)】
[0002] -般電子裝置中包括若干用于連接外設(shè)的輸入輸出接口，某些接口，例如，PCIe接 口，是最新的總線和接口標(biāo)準(zhǔn)。PCIe屬于高速串行點(diǎn)對(duì)點(diǎn)雙通道高帶寬傳輸，所連接的設(shè)備 分配獨(dú)享通道帶寬，不共享總線帶寬，主要支持主動(dòng)電源管理，錯(cuò)誤報(bào)告，端對(duì)端的可靠性 傳輸，熱插拔以及服務(wù)質(zhì)量（Q0S)等功能?，F(xiàn)有電子裝置中的PCIe接口在閑置未插接PCIe 設(shè)備時(shí)仍有供電電源供電給PCIe接口，從而產(chǎn)生功耗，并且當(dāng)導(dǎo)電物質(zhì)掉入PCIe接口時(shí)極 易發(fā)生漏電。

【發(fā)明內(nèi)容】

[0003] 鑒于以上內(nèi)容，有必要提供一種在未插接PCIe設(shè)備時(shí)減少功耗及避免發(fā)生漏電 的接口供電電路。
[0004] -種接口供電電路，包括一供電單元、一連接所述供電單元的控制單元及一連接 所述控制單元的偵測(cè)單元，所述偵測(cè)單元用于連接一接口，所述偵測(cè)單元用于在偵測(cè)到所 述接口插接一設(shè)備后輸出一第一控制信號(hào)及用于在偵測(cè)到所述接口沒(méi)有插接所述設(shè)備后 輸出一第二控制信號(hào)，所述控制單元在接收到所述第一控制信號(hào)后導(dǎo)通，所述供電單元用 于在所述控制單元導(dǎo)通后供電給所述接口，所述控制單元用于在接收到所述第二控制信號(hào) 后斷開(kāi)所述供電單元與所述接口的連接。
[0005] 優(yōu)選地，所述控制單元包括用于連接所述接口的一第一控制電路及一第二控制電 路，所述供電單元包括一連接所述第一控制電路的第一電源及一連接所述第二控制電路的 第二電源，所述第一控制電路及所述第二控制電路在接收到所述第一控制信號(hào)后導(dǎo)通及用 于在接收到所述第二控制信號(hào)后斷開(kāi)所述供電單元與所述接口的連接，所述第一電源用于 在所述第一控制電路導(dǎo)通后供電給所述接口，所述第二電源用于在所述第二控制電路導(dǎo)通 供電給所述接口。
[0006] 優(yōu)選地，所述第一控制電路包括一第一晶體管，所述第一晶體管包括一控制端、一 第一連接端及一第二連接端，所述第一晶體管的控制端連接所述偵測(cè)單元，所述第一晶體 管的第一連接端用于連接所述接口，所述第一晶體管的第二連接端連接所述第一電源。
[0007] 優(yōu)選地，所述第一控制電路還包括一第一電阻及一電容，所述第一電阻的一端連 接所述偵測(cè)單元，所述第一電阻的另一端連接所述第一晶體管的控制端，所述第一晶體管 的控制端與所述第一晶體管的第一連接端之間連接所述電容。
[0008] 優(yōu)選地，所述偵測(cè)單元包括一用于連接所述接口的偵測(cè)芯片，所述偵測(cè)芯片用于 偵測(cè)所述接口是否插接所述設(shè)備，所述偵測(cè)芯片與所述第一晶體管的控制端之間連接所述 第一電阻。
[0009] 優(yōu)選地，所述偵測(cè)單元還包括連接所述偵測(cè)芯片的第二電阻，所述第二電阻連接 所述第一電阻。
[0010] 優(yōu)選地，所述偵測(cè)芯片為一 PCH芯片。
[0011] 優(yōu)選地，所述第二控制電路包括一第二晶體管，所述二晶體管包括一控制端、一第 一連接端及一第二連接端，所述第二晶體管的控制端連接所述偵測(cè)單元，所述第二晶體管 的第一連接端用于連接所述接口，所述第一晶體管的第二連接端連接所述第二電源。
[0012] 優(yōu)選地，所述第二晶體管為N溝道場(chǎng)效應(yīng)管，所述第二晶體管的控制端對(duì)應(yīng)所述N 溝道場(chǎng)效應(yīng)管的柵極，所述第二晶體管的第一連接端對(duì)應(yīng)所述N溝道場(chǎng)效應(yīng)管的源極，所 述第二晶體管的第二連接端D對(duì)應(yīng)所述N溝道場(chǎng)效應(yīng)管的漏極。
[0013] 優(yōu)選地，所述接口為一 PCIe接口。
[0014] 與現(xiàn)有技術(shù)相比，上述接口供電電路中，當(dāng)所述接口插接所述設(shè)備后，所述控制單 元導(dǎo)通，從而所述供電單供電給所述接口；當(dāng)所述接口沒(méi)有插接所述設(shè)備后，所述控制單元 斷開(kāi)所述供電單元與所述接口的連接，從而減少功耗及避免產(chǎn)生漏電。
【附圖說(shuō)明】
[0015] 圖1是本發(fā)明接口供電電路的一較佳實(shí)施方式的一功能模塊圖。
[0016] 圖2是本發(fā)明接口供電電路的一較佳實(shí)施方式的一電路連接圖。
[0017] 主要元件符號(hào)說(shuō)明
如下【具體實(shí)施方式】將結(jié)合上述附圖進(jìn)一步說(shuō)明本發(fā)明。
【具體實(shí)施方式】
[0018] 請(qǐng)參閱圖1，本發(fā)明的一較佳實(shí)施方式，一接口供電電路，包括一供電單元10、一 控制單元20及一偵測(cè)單元30。所述供電單元10用于通過(guò)所述控制單元20給一接口 40供 電。在一實(shí)施例中，所述接口 40為一 PCIe接口并用于插接一 PCIe設(shè)備。
[0019] 所述供電單兀10包括一第一電源11、一第二電源13、及一第三電源15。在一實(shí)施 例中，所述第一電源11用于提供一 3V的電壓，所述第二電源13用于提供一 3V的電壓，所 述第三電源15用于提供一 12V的電壓。
[0020] 所述控制單元20包括一第一控制電路21、一第二控制電路23及一第三控制電路 25〇
[0021] 所述偵測(cè)單元30包括一偵測(cè)芯片31及一第四控制電路33。在一實(shí)施例中，所述 偵測(cè)芯片31為一 PCH芯片，并用于偵測(cè)所述接口 40是否插接PCIe設(shè)備。
[0022] 請(qǐng)參閱圖2,所述第一控制電路21包括一第一晶體管Q1、一第一電阻R1及一第一 電容C1。所述第二控制電路23包括一第二晶體管Q2、一第二電阻R2及一第二電容C2。所 述第三控制電路25包括一第三晶體管Q3、一第三電阻R3及一第三電容C3。所述第一晶體 管Q1、所述第二晶體管Q2及所述第三晶體管Q3均包括一控制端G、一第一連接端S及一第 二連接端D。
[0023] 所述第四控制電路33包括一第四電阻R4及一第四電源35。
[0024] 所述接口 40包括一控制引腳41、一第一電源引腳42、一第二電源引腳43及一第 三電源引腳44。
[0025] 所述偵測(cè)芯片31連接一節(jié)點(diǎn)37。所述節(jié)點(diǎn)37連接所述第四電阻R4的一端。所 述第四電阻R4的另一端連接所述第四電源35。所述節(jié)點(diǎn)37連接所述接口 40的控制引腳 41。所述節(jié)點(diǎn)37連接所述第一電阻R1的一端。所述第一電阻R1的另一端連接所述第一 晶體管Q1的控制端G。所述第一晶體管Q1的控制端G通過(guò)所述第一電容C1連接所述第一 晶體管Q1的第一連接端S。所述第一晶體管Q1的第二連接端D連接所述第一電源11。所 述第一晶體管Q1的第一連接端S連接所述接口 40的第一電源引腳42。
[0026] 所述節(jié)點(diǎn)37連接所述第二電阻R2的一端。所述第二電阻R2的另一端連接所述 連接所述第二晶體管Q2的控制端G。所述第二晶體管Q的控制端G通過(guò)所述第二電容C2 連接所述第二晶體管Q2的第一連接端S。所述第二晶體管Q2的第二連接端D連接所述第 二電源13。所述第二晶體管Q2的第一連接端S連接所述接口 40的第二電源引腳43。
[0027] 所述節(jié)點(diǎn)37連接所述第三電阻R3的一端。所述第三電阻R3的另一端連接所述 連接所述第三晶體管Q3的控制端G。所述第第三晶體管Q3的控制端G通過(guò)所述第三電容 C3連接所述第三晶體管Q3的第一連接端S。所述第二晶體管Q2的第二連接端D連接所述 第三電源15。所述第三晶體管Q3的第一連接端S連接所述接口 40的第三電源引腳44。
[0028] 在一實(shí)施例中，所述第一晶體管Q1、所述第二晶體管Q2及所述第三晶體管Q3均為 N溝道場(chǎng)效應(yīng)管，每一控制端G對(duì)應(yīng)所述N溝道場(chǎng)效應(yīng)管的柵極，每一第一連接端S對(duì)應(yīng)所 述N溝道場(chǎng)效應(yīng)管的源極，每一第二連接端D對(duì)應(yīng)所述N溝道場(chǎng)效應(yīng)管的漏極。
[0029] 所述接口供電電路的工作原理為：當(dāng)所述偵測(cè)芯片31偵測(cè)到所述接口 40有插接 PCIe設(shè)備時(shí)，所述偵測(cè)單元30輸出一低電平的第一控制信號(hào)，所述第一晶體管Q1、所述第 二晶體管Q2及所述第三晶體管Q3接收到所述低電平的第一控制信號(hào)后均導(dǎo)通，所述第一 電源11、所述第二電源13及所述第三電源15供電給所述接口 40。當(dāng)所述偵測(cè)芯片31偵 測(cè)到所述接口 40沒(méi)有插接PCIe設(shè)備時(shí)，所述偵測(cè)單元30輸出一高電平的第二控制信號(hào)， 所述第一晶體管Q1、所述第二晶體管Q2及所述第三晶體管Q3接收到所述高電平的第二控 制信號(hào)后均截止，所述第一電源11、所述第二電源13及所述第三電源15不供電給所述接口 40,從而減少耗電，并防止導(dǎo)電物質(zhì)掉入所述接口 40產(chǎn)生的短路現(xiàn)象發(fā)生。
[0030] 對(duì)本領(lǐng)域的技術(shù)人員來(lái)說(shuō)，可以根據(jù)本發(fā)明的發(fā)明方案和發(fā)明構(gòu)思結(jié)合生產(chǎn)的實(shí) 際需要做出其他相應(yīng)的改變或調(diào)整，而這些改變和調(diào)整都應(yīng)屬于本發(fā)明所公開(kāi)的范圍。
【主權(quán)項(xiàng)】
1. 一種接口供電電路，包括一供電單元，其特征在于：所述接口供電電路還包括一連 接所述供電單元的控制單元及一連接所述控制單元的偵測(cè)單元，所述偵測(cè)單元用于連接一 接口，所述偵測(cè)單元用于在偵測(cè)到所述接口插接一設(shè)備后輸出一第一控制信號(hào)及用于在偵 測(cè)到所述接口沒(méi)有插接所述設(shè)備后輸出一第二控制信號(hào)，所述控制單元在接收到所述第一 控制信號(hào)后導(dǎo)通，所述供電單元用于在所述控制單元導(dǎo)通后供電給所述接口，所述控制單 元用于在接收到所述第二控制信號(hào)后斷開(kāi)所述供電單元與所述接口的連接。2. 如權(quán)利要求1所述的接口供電電路，其特征在于：所述控制單元包括用于連接所述 接口的一第一控制電路及一第二控制電路，所述供電單元包括一連接所述第一控制電路的 第一電源及一連接所述第二控制電路的第二電源，所述第一控制電路及所述第二控制電路 在接收到所述第一控制信號(hào)后導(dǎo)通及用于在接收到所述第二控制信號(hào)后斷開(kāi)所述供電單 元與所述接口的連接，所述第一電源用于在所述第一控制電路導(dǎo)通后供電給所述接口，所 述第二電源用于在所述第二控制電路導(dǎo)通供電給所述接口。3. 如權(quán)利要求2所述的接口供電電路，其特征在于：所述第一控制電路包括一第一晶 體管，所述第一晶體管包括一控制端、一第一連接端及一第二連接端，所述第一晶體管的控 制端連接所述偵測(cè)單元，所述第一晶體管的第一連接端用于連接所述接口，所述第一晶體 管的第二連接端連接所述第一電源。4. 如權(quán)利要求3所述的接口供電電路，其特征在于：所述第一控制電路還包括一第一 電阻及一電容，所述第一電阻的一端連接所述偵測(cè)單元，所述第一電阻的另一端連接所述 第一晶體管的控制端，所述第一晶體管的控制端與所述第一晶體管的第一連接端之間連接 所述電容。5. 如權(quán)利要求4所述的接口供電電路，其特征在于：所述偵測(cè)單元包括一用于連接所 述接口的偵測(cè)芯片，所述偵測(cè)芯片用于偵測(cè)所述接口是否插接所述設(shè)備，所述偵測(cè)芯片與 所述第一晶體管的控制端之間連接所述第一電阻。6. 如權(quán)利要求5所述的接口供電電路，其特征在于：所述偵測(cè)單元還包括連接所述偵 測(cè)芯片的第二電阻，所述第二電阻連接所述第一電阻。7. 如權(quán)利要求5所述的接口供電電路，其特征在于：所述偵測(cè)芯片為一 PCH芯片。8. 如權(quán)利要求2所述的接口供電電路，其特征在于：所述第二控制電路包括一第二晶 體管，所述二晶體管包括一控制端、一第一連接端及一第二連接端，所述第二晶體管的控制 端連接所述偵測(cè)單元，所述第二晶體管的第一連接端用于連接所述接口，所述第一晶體管 的第二連接端連接所述第二電源。9. 如權(quán)利要求8所述的接口供電電路，其特征在于：所述第二晶體管為N溝道場(chǎng)效應(yīng) 管，所述第二晶體管的控制端對(duì)應(yīng)所述N溝道場(chǎng)效應(yīng)管的柵極，所述第二晶體管的第一連 接端對(duì)應(yīng)所述N溝道場(chǎng)效應(yīng)管的源極，所述第二晶體管的第二連接端D對(duì)應(yīng)所述N溝道場(chǎng) 效應(yīng)管的漏極。10. 如權(quán)利要求1所述的接口供電電路，其特征在于：所述接口為一 PCIe接口。
【文檔編號(hào)】G06F1/32GK106033239SQ201510118461
【公開(kāi)日】2016年10月19日
【申請(qǐng)日】2015年3月18日
【發(fā)明人】鄧均義, 陳俊生
【申請(qǐng)人】鴻富錦精密工業(yè)(武漢)有限公司, 鴻海精密工業(yè)股份有限公司