專利名稱：半導體裝置、半導體電路、電子設備及時鐘信號供給控制方法
技術領域：
本發(fā)明涉及半導體裝置、半導體電路、電子設備及時鐘信號供給控制方法。
背景技術：
對SRAM、SDRAM等的半導體存儲介質進行存取的半導體裝置在電源處于ON狀態(tài)下，為了保證存取請求不論何時都從總線主控器上傳來，總線接口要處于能工作的狀態(tài)，所以要持續(xù)地向總線接口供給時鐘信號。
專利文獻1特開平9-83247號公報(日本專利1997-83247號公報)發(fā)明內容因此，也要向諸如處于空閑狀態(tài)的總線接口供給時鐘信號，從而浪費功耗。
本發(fā)明鑒于以上問題，其目的在于削減對半導體存儲介質進行存取的半導體裝置的功耗。
(1)本發(fā)明涉及一種對半導體存儲介質進行存取的半導體裝置，其特征在于包括預設的總線主控模塊，其作為總線主控器發(fā)揮作用；總線接口模塊，其根據(jù)預設的總線主控模塊對半導體存儲介質的存取請求，對半導體存儲介質進行存取控制；以及時鐘信號供給控制電路，其根據(jù)對半導體存儲介質的存取狀態(tài)的存取狀態(tài)信息，控制對總線接口模塊的時鐘信號供給的有無，其中，該時鐘信號供給控制電路，其包括根據(jù)存取狀態(tài)信息進行至少一個控制的電路，該控制包括當判斷為非存取執(zhí)行中時，該電路進行使對總線接口模塊的時鐘信號供給停止的控制；以及當判斷總線接口為存取執(zhí)行中時，該電路進行使時鐘信號對總線接口模塊供給的控制。
(2)本發(fā)明涉及一種半導體電路，其根據(jù)總線主控模塊對半導體存儲介質的存取請求，對總線接口模塊進行時鐘信號供給有無的控制，該總線接口模塊對半導體存儲介質進行存取控制，該半導體電路的特征在于包括控制信號生成電路，其根據(jù)對半導體存儲介質的存取狀態(tài)的存取狀態(tài)信息，生成用于對預設的總線接口模塊指示時鐘信號供給有無的總線接口時鐘信號供給控制信號；以及控制電路，其根據(jù)該總線接口時鐘信號供給控制信號，控制時鐘信號發(fā)生器產生的時鐘信號對預設的總線接口模塊供給的有無，其中，該控制信號生成電路在存取狀態(tài)信息表示為非存取執(zhí)行中時，將總線接口時鐘信號供給控制信號設為禁止狀態(tài)，該控制電路包括在總線接口時鐘信號供給信號為禁止狀態(tài)時，控制使時鐘信號發(fā)生器產生的時鐘信號不對總線接口模塊供給的電路。
(3)本發(fā)明的特征還在于包括上述任一所述的半導體裝置或包括上述任一所述的半導體電路的半導體裝置，接受輸入信息的裝置；以及用于輸出根據(jù)輸入信息由該信息處理裝置處理的結果的裝置。
(4)本發(fā)明涉及一種時鐘信號供給控制方法，其對半導體裝置的總線接口模塊進行時鐘信號供給有無的控制，其特征在于包括根據(jù)對半導體存儲介質的存取狀態(tài)的存取狀態(tài)信息，生成用于對預設的總線接口模塊指示時鐘信號供給有無的總線接口時鐘信號供給控制信號的步驟；以及根據(jù)該總線接口時鐘信號供給控制信號，控制時鐘信號發(fā)生器產生的時鐘信號對預設的總線接口模塊供給的有無的步驟，并進行如下控制在存取狀態(tài)信息表示為非存取執(zhí)行中時，將總線接口時鐘信號供給控制信號設為禁止狀態(tài)，在總線接口時鐘信號供給信號為禁止狀態(tài)時，控制使時鐘信號發(fā)生器產生的時鐘信號不能對總線接口模塊供給。
圖1是用于說明本實施例的半導體裝置、半導體電路的一例的示意圖。
圖2是用于說明本實施例的控制信號生成電路的構成的一例的示意圖。
圖3是圖2的各信號的時序圖。
圖4是用于說明本實施例的控制電路的構成的一例的示意圖。
圖5是圖4的各信號的時序圖。
圖6是用于說明時鐘信號被供給到預設的總線主控模塊的期間和時鐘信號被供給到總線接口模塊的期間的示意圖。
圖7示出了包括本實施例的半導體裝置或半導體電路的微型計算機的硬件模塊圖的一例。
圖8示出了包括微型計算機的電子設備的模塊圖的一例。
圖9(A)、圖9(B)和圖9(C)示出了各種電子設備的外觀圖示例。
具體實施例方式
1.本實施例的特征(1)本實施例的對半導體存儲介質進行存取的半導體裝置，其特征在于包括預設的總線主控模塊，其作為總線主控器發(fā)揮作用；總線接口模塊，其根據(jù)預設的總線主控模塊對半導體存儲介質的存取請求，對半導體存儲介質進行存取控制；以及時鐘信號供給控制電路，其根據(jù)對半導體存儲介質的存取狀態(tài)的存取狀態(tài)信息，對總線主控模塊進行時鐘信號供給有無的控制，其中，該時鐘信號供給控制電路，其包括根據(jù)存取狀態(tài)信息進行至少一個控制的電路，該控制包括當判斷總線接口為BUSY狀態(tài)時，該電路進行使對總線主控模塊的時鐘信號供給停止的控制；以及當判斷總線接口為非BUSY狀態(tài)時，該電路進行使時鐘信號對總線主控模塊供給的控制。
作為總線主控器發(fā)揮作用的所說的預設的總線主控模塊包括諸如CPU、高速SRAM、MMU、超高速緩沖存儲器、DMA等。
可以根據(jù)存取狀態(tài)信息，判斷總線接口為BUSY狀態(tài)時將總線主控時鐘信號控制信號設為禁止狀態(tài)，該總線主控時鐘信號控制信號用于對總線主控模塊進行時鐘信號供給有無的控制，當總線主控時鐘信號控制信號為禁止狀態(tài)時使對總線主控器的時鐘信號供給停止。
這里，作為存取狀態(tài)信息，可以使用諸如總線主控器輸出的請求信號、總線接口輸出的BUSY信號、或總線接口輸出的有效信號(存取的數(shù)據(jù)發(fā)送期間產生有效信號)等。
可以使用諸如BUSY信號判斷總線接口是否處于BUSY狀態(tài)。
根據(jù)本實施例，總線接口為BUSY狀態(tài)時，能停止對CPU、高速SRAM、MMU、超高速緩沖存儲器、DMA等的總線主控器的時鐘信號的供給。由此能停止對半導體存儲介質處于存取等待狀態(tài)的總線主控器的時鐘信號的供給，實現(xiàn)低功耗，防止浪費電力。
(2)本實施例的半導體存儲裝置，其特征在于該時鐘信號供給控制電路在預設的總線主控模塊輸出的請求信號終止后，進行使對預設的總線主控模塊的時鐘信號供給停止的處理。
所謂的總線主控模塊的請求終止后，是指總線主控模塊輸出的請求信號降低請求的情況(如請求信號從H電平變?yōu)長電平的情況)等。
此外，所謂的在總線主控模塊的請求終止后使供給到總線主控模塊的時鐘信號停止，可以是指諸如檢測出總線主控模塊的請求終止后(如檢測出請求信號從H電平變?yōu)長電平的情況后)使對總線主控模塊的時鐘信號的供給停止的情況，還可以是指總線接口模塊從非BUSY狀態(tài)(空閑狀態(tài))變?yōu)锽USY狀態(tài)后或變化后至少經過1個時鐘信號后(此期間總線主控模塊的請求終止)，使對總線主控模塊的時鐘信號供給停止的情況。
根據(jù)本實施例，因為能在預設的總線主控模塊輸出的請求信號終止后使對預設的總線主控模塊的時鐘信號供給停止，由此能防止在總線主控器降低請求之前對總線主控器供給的時鐘信號被停止。
(3)本實施例的半導體電路，其對作為總線主控器發(fā)揮作用的預設的總線主控模塊的時鐘信號供給的有無進行控制，其特征在于包括控制信號生成電路，其根據(jù)對半導體存儲介質的存取狀態(tài)的存取狀態(tài)信息，生成用于對預設的總線主控模塊指示時鐘信號供給有無的總線主控時鐘信號供給控制信號；以及控制電路，其根據(jù)該總線主控時鐘信號供給控制信號，控制時鐘信號發(fā)生器產生的時鐘信號對預設的總線主控模塊供給的有無，其中，該控制信號生成電路在存取狀態(tài)信息表示為存取執(zhí)行中時，將總線主控時鐘信號供給控制信號設為禁止狀態(tài)，該控制電路包括在總線主控時鐘信號供給信號為禁止狀態(tài)時，控制使時鐘信號發(fā)生器產生的時鐘信號不對總線主控模塊供給的電路。
所謂的存取執(zhí)行中，至少包括總線接口對半導體存儲介質正在進行存取的期間(如總線接口處于BUSY狀態(tài)的期間)。
這里，作為存取狀態(tài)信息，可以使用諸如總線主控器輸出的請求信號、總線接口輸出的BUSY信號、或總線接口輸出的有效信號(存取的數(shù)據(jù)發(fā)送期間產生有效信號)等。
例如可以使用BUSY信號判斷總線接口是否處于BUSY狀態(tài)。
根據(jù)本實施例，在半導體存儲介質存取執(zhí)行中時，能使對CPU、高速SRAM、MMU、超高速緩沖存儲器、DMA等的總線主控器的時鐘信號供給停止。由此能對半導體存儲介質處于存取等待狀態(tài)的總線主控器停止供給時鐘信號，實現(xiàn)低功耗，防止浪費電力。
(4)本實施例的半導體存儲裝置，其特征在于該控制信號生成電路在預設的總線主控模塊輸出的請求信號終止后將總線主控時鐘信號供給信號設為禁止狀態(tài)。
所謂的總線主控模塊的請求終止后，是指總線主控模塊輸出的請求信號降低請求的情況(如請求信號從H電平變?yōu)長電平的情況)等。
此外，所謂的總線主控模塊的請求終止后使供給到總線主控模塊的時鐘信號停止，可以是指諸如檢測出總線主控模塊的請求終止后(如檢測出請求信號從H電平變?yōu)長電平的情況后)使對總線主控模塊的時鐘信號供給停止，還可以是指總線接口模塊從非BUSY狀態(tài)(空閑狀態(tài))變?yōu)锽USY狀態(tài)后或變化后至少經過1個時鐘信號后(此期間總線主控模塊的請求終止)，使對總線主控模塊的時鐘信號供給停止的情況。
根據(jù)本實施例，因為能在預設的總線主控模塊輸出的請求信號終止后使對預設的總線主控模塊的時鐘信號供給停止，由此能防止在總線主控器降低請求之前對總線主控器供給的時鐘信號被停止。
(5)本實施例的電子設備，其特征在于包括上述任一所述的半導體裝置或包括上述任一所述的半導體電路的半導體裝置；
接受輸入信息的裝置；以及用于輸出根據(jù)輸入信息由該信息處理裝置處理的結果的裝置。
(6)本實施例的時鐘信號供給控制方法，其對半導體裝置的總線主控模塊進行時鐘信號供給有無的控制，其特征在于包括根據(jù)對半導體存儲介質的存取狀態(tài)的存取狀態(tài)信息，生成用于對預設的總線主控模塊指示時鐘信號供給有無的總線主控時鐘信號供給控制信號的步驟；以及根據(jù)該總線主控時鐘信號供給控制信號，控制時鐘信號發(fā)生器產生的時鐘信號對預設的總線主控模塊供給有無的步驟，并進行如下控制在存取狀態(tài)信息表示為存取執(zhí)行中時，將總線主控時鐘信號供給控制信號設為禁止狀態(tài)，在總線主控時鐘信號供給信號為禁止狀態(tài)時，控制使時鐘信號發(fā)生器產生的時鐘信號不能對總線主控模塊供給。
(7)本實施例的時鐘信號供給控制方法，其特征在于預設的總線主控模塊輸出的請求終止后將總線主控時鐘信號供給信號設為禁止狀態(tài)。
下面將結合附圖詳細說明本實施例的優(yōu)選實施方式。
(8)本實施例涉及一種對半導體存儲介質進行存取的半導體裝置，其特征在于包括預設的總線主控模塊，其作為總線主控器發(fā)揮作用；總線接口模塊，其根據(jù)預設的總線主控模塊對半導體存儲介質的存取請求，對半導體存儲介質進行存取控制；以及時鐘信號供給控制電路，其根據(jù)對半導體存儲介質的存取狀態(tài)的存取狀態(tài)信息，對總線接口模塊進行時鐘信號供給有無的控制，其中，該時鐘信號供給控制電路，其包括根據(jù)存取狀態(tài)信息進行至少一個控制的電路，該控制包括當判斷為非存取執(zhí)行中時，該電路進行使時鐘信號對總線接口模塊供給停止的控制；以及當判斷總線接口為存取執(zhí)行中時，該電路進行使時鐘信號對總線接口模塊供給的控制。
所謂的作為總線主控器發(fā)揮作用的預設的總線主控模塊包括諸如CPU、高速SRAM、MMU、超高速緩沖存儲器、DMA等。
可以根據(jù)存取狀態(tài)信息，判斷為非存取執(zhí)行中時，將對總線接口模塊的時鐘信號供給的有無進行控制的總線接口時鐘信號控制信號設為禁止狀態(tài)，總線接口時鐘信號控制信號為禁止狀態(tài)時，使對總線接口的時鐘信號的供給停止。
這里，作為存取狀態(tài)信息，可以使用諸如總線主控器輸出的請求信號、總線接口輸出的BUSY信號、或總線接口輸出的有效信號(存取的數(shù)據(jù)發(fā)送期間產生有效信號)等。
例如可以使用BUSY信號及請求信號判斷請求中或BUSY狀態(tài)為存取執(zhí)行中，也可以使用BUSY信號、請求信號及有效信號判斷請求中或BUSY狀態(tài)、或有效狀態(tài)為存取執(zhí)行中。
根據(jù)本實施例，在存取執(zhí)行中時，能使對總線接口的時鐘信號供給停止。由此能停止對處于空閑狀態(tài)的總線接口的時鐘信號供給，實現(xiàn)低功耗，防止浪費電力。
(9)本實施例的半導體存儲裝置，其特征在于該總線接口模塊包括
公共總線接口模塊，其在對不同的半導體存儲介質進行存取時共用，進行存取控制所需的操作；以及專用總線接口模塊，其在只對指定的半導體存儲介質進行存取時，進行存取控制所需的操作，該時鐘信號供給控制電路，根據(jù)某個半導體存儲介質是否為存取執(zhí)行對象的存取介質信息，檢測出非存取執(zhí)行對象的半導體存儲介質，使對非存取執(zhí)行對象的半導體存儲介質的專用總線接口模塊的時鐘信號供給停止，使時鐘信號能夠供給到公共總線接口模塊和作為存取執(zhí)行對象的半導體存儲介質的專用總線接口模塊。
根據(jù)本實施例，即使總線接口處于存取執(zhí)行中，也能使對非存取執(zhí)行對象的半導體存儲介質的專用總線接口模塊的時鐘信號供給停止，由此能進一步削減功耗。
(10)本實施例的半導體存儲裝置，其特征在于該時鐘信號供給控制電路在總線接口模塊輸出的有效信號終止后，進行使對總線接口模塊的時鐘信號供給停止的處理。
所謂的總線接口模塊輸出的有效信號終止后，是指總線接口模塊輸出的有效信號諸如從H電平變?yōu)長電平的情況等。
所謂的在總線接口模塊輸出的有效信號終止后使對總線接口模塊供給的時鐘信號停止，可以是指諸如檢測出總線接口模塊輸出了的有效信號后，使供給到總線接口模塊的時鐘信號停止，還可以是指總線接口模塊從BUSY狀態(tài)變?yōu)榉荁USY狀態(tài)后(BUSY信號從H電平變?yōu)長電平后)或變化后至少經過1個以上(大于等于1個)時鐘信號后(此期間總線接口模塊輸出有效信號)，使供給到總線接口模塊的時鐘信號停止的情況。
這樣一來，對總線接口模塊的時鐘信號供給能持續(xù)到總線接口降低有效信號。
(11)本實施例的半導體電路，其根據(jù)總線主控模塊對半導體存儲介質的存取請求，對總線接口模塊進行時鐘信號供給有無的控制，該總線接口模塊對半導體存儲介質進行存取控制，其特征在于包括控制信號生成電路，其根據(jù)表示對半導體存儲介質的存取狀態(tài)的存取狀態(tài)信息，生成用于對預設的總線接口模塊指示時鐘信號供給有無的總線接口時鐘信號供給控制信號；以及控制電路，其根據(jù)該總線接口時鐘信號供給控制信號，控制時鐘信號發(fā)生器產生的時鐘信號對預設的總線接口模塊供給的有無，其中，該控制信號生成電路在存取狀態(tài)信息表示為非存取執(zhí)行中時，將總線接口時鐘信號供給控制信號設為禁止狀態(tài)，該控制電路具有在總線接口時鐘信號供給信號為禁止狀態(tài)時，控制使時鐘信號發(fā)生器產生的時鐘信號不對總線接口模塊供給的電路。
所謂的存取執(zhí)行中，至少包括總線接口對半導體存儲介質正在進行存取的期間(如總線接口處于BUSY狀態(tài)的期間)。
這里，作為存取狀態(tài)信息，可以使用諸如總線主控器輸出的請求信號、總線接口輸出的BUSY信號、總線接口輸出的有效信號(存取的數(shù)據(jù)傳輸期間產生有效信號)等。
例如可以使用BUSY信號及請求信號判斷請求進行中或BUSY狀態(tài)為存取執(zhí)行中，也可以使用BUSY信號、請求信號及有效信號判斷請求進行中或BUSY狀態(tài)或有效狀態(tài)為存取執(zhí)行中。
根據(jù)本實施例，在存取執(zhí)行中時，能使對總線接口的時鐘信號供給停止。由此能停止對處于空閑狀態(tài)的總線接口的時鐘信號供給，實現(xiàn)低功耗，防止浪費電力。
(12)本實施例的半導體電路，其特征在于該總線接口模塊包括公共總線接口模塊，其在對不同的半導體存儲介質進行存取時共用，進行存取控制所需的操作；以及專用總線接口模塊，其在只對指定的半導體存儲介質進行存取時，進行存取控制所需的操作，該控制信號生成電路根據(jù)存取介質信息，檢測出非存取執(zhí)行對象的半導體存儲介質，將對非存取執(zhí)行對象的半導體存儲介質的專用總線接口模塊的專用總線接口時鐘信號供給信號設為禁止狀態(tài)，該存取介質信息是總線接口模塊表示某個半導體存儲介質是否為存取執(zhí)行對象的信息，該控制電路包括在專用總線接口時鐘信號供給信號為禁止狀態(tài)時，控制使時鐘信號發(fā)生器產生的時鐘信號不能對非存取執(zhí)行對象的半導體存儲介質的專用總線接口模塊供給的電路。
根據(jù)本實施例，即使總線接口處于存取執(zhí)行中，也能使對非存取執(zhí)行對象的半導體存儲介質的專用總線接口模塊的時鐘信號的供給停止，由此能進一步削減功耗。
(13)本實施例的半導體電路，其特征在于該控制信號生成電路在從總線接口模塊傳來的有效信號終止后，將專用總線接口時鐘信號供給信號設為禁止狀態(tài)。
所謂的總線接口模塊輸出的有效信號終止后，是指總線接口模塊輸出的有效信號諸如從H電平變?yōu)長電平的情況等。
所謂的在總線接口模塊輸出的有效信號終止后使供給到總線接口模塊的時鐘信號停止，可以是指諸如檢測出總線接口模塊輸出了有效信號后，使供給到總線接口模塊的時鐘信號停止，還可以是指總線接口模塊從BUSY狀態(tài)變?yōu)榉荁USY狀態(tài)后(BUSY信號從H電平變?yōu)長電平后)或變化后至少經過1個以上(大于等于1個)時鐘信號后(此期間總線接口模塊輸出有效信號)，使供給到總線接口模塊的時鐘信號的停止的情況。
這樣一來，對總線接口模塊的時鐘信號的供給能持續(xù)到總線接口降低有效信號。
(14)本實施例的特征還在于包括上述任一所述的半導體裝置或包括上述任一所述的半導體電路的半導體裝置；接受輸入信息的裝置；以及用于輸出根據(jù)輸入信息由該信息處理裝置處理的結果的裝置。
(15)本實施例的時鐘信號供給控制方法，其對半導體裝置的總線接口模塊的時鐘信號供給的有無進行控制，其特征在于包括根據(jù)表示對半導體存儲介質的存取狀態(tài)的存取狀態(tài)信息，生成用于對預設的總線接口模塊指示時鐘信號供給有無的總線接口時鐘信號供給控制信號的步驟；以及根據(jù)該總線接口時鐘信號供給控制信號，控制時鐘信號發(fā)生器產生的時鐘信號對預設的總線接口模塊供給的有無的步驟，并進行如下控制在存取狀態(tài)信息表示為非存取執(zhí)行中時，將總線接口時鐘信號供給控制信號設為禁止狀態(tài)，
在總線接口時鐘信號供給信號為禁止狀態(tài)時，控制使時鐘信號發(fā)生器產生的時鐘信號不能對總線接口模塊供給。
(16)本實施例的時鐘信號供給控制方法，其特征在于該總線接口模塊包括公共總線接口模塊，其在對不同的半導體存儲介質進行存取時共用，進行存取控制所需的操作；以及專用總線接口模塊，其在只對指定的半導體存儲介質進行存取時，進行存取控制所需的操作，并進行如下控制根據(jù)總線接口模塊表示的某個半導體存儲介質是否為存取執(zhí)行對象的存取介質信息，檢測出非存取執(zhí)行對象的半導體存儲介質，將對非存取執(zhí)行對象的半導體存儲介質的專用總線接口模塊的專用總線接口時鐘信號供給信號設為禁止狀態(tài)，在專用總線接口時鐘信號供給信號為禁止狀態(tài)時，使時鐘信號發(fā)生器產生的時鐘信號不能對非存取執(zhí)行對象的半導體存儲介質的專用總線接口模塊供給。
(17)本實施例的時鐘信號供給控制方法，其特征在于在總線接口模塊傳來的有效信號終止后，將專用總線接口時鐘信號供給信號設為禁止狀態(tài)。
下面，結合附圖詳細說明本發(fā)明的優(yōu)選實施例。
2.半導體電路、半導體裝置圖1是用于說明本實施例的半導體裝置、半導體電路的一個例子的示意圖。
本實施例的半導體裝置10可以對外部或內部的半導體存儲介質90[如SRAM(Static Random Access Memory)92、SDRAM(StaticRandom Access Memory)94、ROM(Read Only Memory)96等]進行存取。
本實施例的半導體裝置10包括作為總線主控器20發(fā)揮作用的預設的總線主控模塊20[如CPU(廣義上是指處理電路)22、高速SRAM 24、MMU(Memory Management Unit)26、超高速緩沖存儲器28、DMAC(Direct Access Memory Controller)30中的至少一個]。
此外，本實施例的半導體裝置10包括根據(jù)預設的總線主控模塊20對半導體存儲介質的存取請求，對半導體存儲介質進行存取控制的總線接口40。
還有，本實施例的半導體裝置10包括時鐘信號供給控制電路70。時鐘信號供給控制電路70，在表示對半導體存儲介質90的存取狀態(tài)的存取狀態(tài)信息(如BUSY信息50、請求信號34、有效信號54中的至少一個)表示為存取執(zhí)行中時，可以進行處理使供給到總線主控模塊20的時鐘信號32停止。
此外，時鐘信號供給控制電路70，在存取狀態(tài)信息(如BUSY信息50、請求信號34、有效信號54中的至少一個)表示為非存取執(zhí)行中時，可以進行處理使供給到總線接口模塊40的時鐘信號76、78、80、82停止。
此外，時鐘信號供給控制電路70作為本實施例的半導體電路發(fā)揮作用，具有對作為總線主控器發(fā)揮作用的預設的總線主控模塊20(如CPU 22、高速SRAM 24、MMU 26、超高速緩沖存儲器28、DMA 30中的至少一個)進行時鐘信號供給、停止的控制。
本實施例的半導體電路70包括控制信號生成電路72?？刂菩盘柹呻娐?2根據(jù)表示對半導體存儲介質90(如SRAM 92、SDRAM 94、ROM 96等)的存取狀態(tài)的存取狀態(tài)信息，生成用于對預設的總線主控模塊指示時鐘信號供給或停止的時鐘信號供給控制信號。
本實施例的半導體電路70包括控制電路74。控制電路74根據(jù)時鐘信號供給控制信號，控制時鐘信號發(fā)生器60產生的時鐘信號對預設的總線主控模塊20的供給或停止。
這里，該控制信號生成電路72，在存取狀態(tài)信息表示存取執(zhí)行中時，使總線主控時鐘信號供給控制信號為禁止狀態(tài)，該控制電路74可以包括這樣的電路，在總線主控時鐘信號供給信號為禁止狀態(tài)時，控制使時鐘信號發(fā)生器產生的時鐘信號不對預設的總線主控模塊供給的電路。
還有，該控制信號生成電路72，在存取狀態(tài)信息表示為非存取執(zhí)行中時，使總線主控時鐘信號供給控制信號為允許狀態(tài)，該控制電路74可以包括這樣的電路，在總線主控時鐘信號供給信號為允許狀態(tài)時，控制使時鐘信號發(fā)生器產生的時鐘信號對預設的總線主控模塊供給的電路。
總線接口40可以包括公共總線接口模塊42和專用總線接口模塊44、46，該公共總線接口模塊42對不同的半導體存儲介質進行存取時共用、進行存取控制所需的操作；該專用總線接口模塊44、46只在對指定的半導體存儲介質進行存取時進行存取控制所需的操作，……。
此時，時鐘信號供給控制電路70可以進行如下控制根據(jù)存取介質信息52，檢測出非存取執(zhí)行對象的半導體存儲介質，使對非存取執(zhí)行對象的半導體存儲介質的專用總線接口模塊的時鐘信號供給停止，使時鐘信號能供給到公共總線接口模塊42和作為存取執(zhí)行對象的半導體存儲介質的專用總線接口模塊，該存取介質信息52是由總線接口模塊表示的某個半導體存儲介質是否為存取執(zhí)行對象的信息。
例如控制信號生成電路72可以完成如下控制根據(jù)存取介質信息52，檢測出非存取執(zhí)行對象的半導體存儲介質，使非存取執(zhí)行對象的半導體存儲介質的專用總線接口時鐘信號供給信號為禁止狀態(tài)，該控制電路74在專用總線接口時鐘信號供給信號為禁止狀態(tài)時，使時鐘信號發(fā)生器產生的時鐘信號不能對非存取執(zhí)行中的半導體存儲介質的專用總線接口模塊供給，該存取介質信息52是總線接口模塊表示的某個半導體存儲介質是否為存取執(zhí)行對象的信息。
圖2是本實施例的控制信號生成電路72的構成一例的示意圖。圖3是圖2的各信號的時序圖。
34是總線主控器90(如CPU 22、超高速緩沖存儲器24、MMU26、DMAC 30)對總線接口輸出的半導體存儲介質存取(讀/寫)的請求信號。
50是BUSY信息，這里，使用作為表示總線接口的BUSY狀態(tài)/空閑狀態(tài)的信息的1位的信息。
52是存取介質信息，是用于特定處于存取執(zhí)行狀態(tài)的半導體存儲介質的信息，這里，使用2位的信息。例如“00”表示第1半導體存儲介質(如SRAM)，“01”表示第2半導體存儲介質(如SDRAM)…等，能夠對應標識。
54是有效信號，是總線接口存取的數(shù)據(jù)在總線上傳輸時建立的信號。
公共總線接口時鐘信號供給控制信號110是用于對公共總線接口指示時鐘信號供給或停止的信號。
第1半導體存儲介質專用總線接口時鐘信號供給控制信號120是用于對第1半導體存儲介質專用總線接口指示時鐘信號供給或停止的信號。
第2半導體存儲介質專用總線接口時鐘信號供給控制信號130是用于對第2半導體存儲介質專用總線接口指示時鐘信號供給或停止的信號。
總線主控時鐘信號供給控制信號140是用于對作為總線主控器發(fā)揮作用的CPU、MMU、超高速緩沖存儲器等指示時鐘信號的供給或停止的信號。
控制信號生成電路72包括第1“或”電路180。第1“或”電路180以對請求信號43和第2“或”電路188的輸出信號189進行OR(“或”)運算為條件，輸出公共總線接口時鐘信號供給控制信號。
控制信號生成電路72包括第2“或”電路188。第2“或”電路188以對有效信號54和BUSY信息(信號)進行“或”運算為條件，生成輸出信號190。
控制信號生成電路72包括第3“或”電路182。第3“或”電路182以對請求信號43和第1“與”電路190的輸出信號191進行“或”運算為條件，生成第1半導體存儲介質時鐘信號供給控制信號120。
控制信號生成電路72包括第4“或”電路184。第4“或”電路184以對請求信號43和第2“與”電路192的輸出信號193進行“或”運算為條件，生成第2半導體存儲介質時鐘信號供給控制信號130。
控制信號生成電路72包括第1“與”電路190。第1“與”電路190，在對第2“或”電路188的輸出信號189和第1比較電路194的輸出信號185進行AND(“與”)運算的條件下，生成輸出信號191。
控制信號生成電路72包括第2“與”電路192。第2“與”電路192，在對第2“或”電路188的輸出信號189和第2比較電路196的輸出信號187進行“與”運算的條件下，生成輸出信號193。
控制信號生成電路72包括變換電路186。變換電路186以對BUSY信息(信號)進行NOT(“非”)運算為條件，生成總線主控時鐘信號供給控制信號140。
根據(jù)本實施例，在總線主控器的請求進行中(參照圖3的310)或總線接口為BUSY狀態(tài)(參照圖3的320)或總線接口為有效信號輸出進行中(參照圖3的330)，公共總線接口供給控制信號為允許狀態(tài)(H電平)(參照圖3的340)，由此能對公共總線接口供給時鐘信號(參照圖3的350)。
而且，當不是總線主控器的請求進行中或總線接口為BUSY狀態(tài)或總線主接口為有效信號輸出進行中的任一種情況時，使公共總線接口供給控制信號為禁止狀態(tài)(L電平)，可以使對公共總線接口的時鐘信號的供給停止。
此外，在總線主控器的請求進行中(參照圖3的310)、總線接口為BUSY狀態(tài)(參照圖3的320)及總線接口為有效信號輸出進行中(參照圖3的330)時，成為存取執(zhí)行對象的半導體存儲介質的專用總線接口供給控制信號為ON(例如H)(參照圖3的360)，由此能對成為存取執(zhí)行對象的半導體存儲介質的專用總線接口供給時鐘信號(參照圖3的360)。
還有，通過使非存取執(zhí)行對象的半導體存儲介質的專用總線接口供給控制信號為禁止狀態(tài)(L電平)，由此可以使對是存取執(zhí)行對象的半導體存儲介質的專用總線接口的時鐘信號的供給停止。
還有，根據(jù)本實施例，總線接口為不是BUSY狀態(tài)期間(參照圖3的380、382)，總線主控器供給控制信號為禁止狀態(tài)(H電平)(參照圖3的390、392)，由此能對總線主控器供給時鐘信號(參照圖3的400、402)。
還有，總線接口為BUSY狀態(tài)期間，總線主控供給控制信號為禁止狀態(tài)(L電平)，可以使對總線主控器的時鐘信號的供給停止。
另外，例如總線主控器傳來的請求信號為H電平時，可以暫且使屬于總線接口模塊的所有模塊的總線接口時鐘信號供給控制信號為允許狀態(tài)(H電平)。這樣，存取執(zhí)行對象以外的半導體存取介質的專用總線接口時鐘信號供給信號都為允許狀態(tài)(H電平)(參照圖3的410)，具有對請求能快速反應的效果。
圖4是用于說明本實施例的控制電路74的構成的一例的示意圖，圖5是圖4的各信號的時序圖。
控制電路74包括總線主控器控制電路210?？偩€主控器控制電路210根據(jù)總線主控時鐘信號供給控制信號140及時鐘信號發(fā)生器產生的時鐘信號62，對CPU等的總線主控模塊20控制時鐘信號32的供給或停止。總線主控器控制電路210可以包括諸如鎖存電路212和“與”電路216。這里，鎖存電路212可以根據(jù)總線主控時鐘信號供給控制信號140及時鐘信號發(fā)生器產生的時鐘信號62，生成屏蔽信號214，“與”電路216可以以對屏蔽信號214和時鐘信號62進行“與”運算為條件，生成向總線主控模塊20供給的時鐘信號32(參照圖5)。
控制電路74包括公共總線接口控制電路220。公共總線接口控制電路220根據(jù)公共總線接口時鐘信號供給控制信號110及時鐘信號發(fā)生器產生的時鐘信號62，對公共總線接口模塊42控制時鐘信號82的供給或停止。公共總線接口控制電路220可以包括諸如鎖存電路222和“與”電路226。這里，鎖存電路222可以根據(jù)公共總線接口時鐘信號供給控制信號110及時鐘信號發(fā)生器產生的時鐘信號62，生成屏蔽信號224，“與”電路226以對屏蔽信號224和時鐘信號62進行“與”運算為條件，生成對公共總線接口模塊42供給的時鐘信號82。
控制電路74包括第1半導體存儲介質專用總線接口控制電路230。第1半導體存儲介質專用總線接口控制電路230根據(jù)第1半導體存儲介質專用總線接口時鐘信號供給控制信號120及時鐘信號發(fā)生器產生的時鐘信號62，對第1半導體存儲介質專用總線接口模塊44控制時鐘信號78的供給或停止。第1半導體存儲介質專用總線接口控制電路230可以包括諸如鎖存電路232和“與”電路236。這里，鎖存電路232根據(jù)第1半導體存儲介質專用總線接口時鐘信號供給控制信號120及時鐘信號發(fā)生器產生的時鐘信號62，生成屏蔽信號234，“與”電路236以對屏蔽信號234和時鐘信號62進行“與”運算為條件，可以生成對第1半導體存儲介質專用總線接口模塊44供給的時鐘信號78。
控制電路74包括第n半導體存儲介質專用總線接口控制電路240。第n半導體存儲介質專用總線接口控制電路240根據(jù)第n半導體存儲介質專用總線接口時鐘信號供給控制信號130及時鐘信號發(fā)生器產生的時鐘信號62，對第n半導體存儲介質專用總線接口模塊48控制時鐘信號76的供給或停止。第n半導體存儲介質專用總線接口控制電路240可以包括諸如鎖存電路242和“與”電路246。這里，鎖存電路242可以根據(jù)第n半導體存儲介質專用總線接口時鐘信號供給控制信號130及時鐘信號發(fā)生器產生的時鐘信號62，生成屏蔽信號244，“與”電路246以對屏蔽信號244和時鐘信號62進行“與”運算為條件，生成對第n半導體存儲介質專用總線接口模塊48供給的時鐘信號76。
圖6是用于說明時鐘信號被供給到預設的總線主控模塊的期間和時鐘信號被供給到總線接口模塊的期間的示意圖。
如圖6所示，請求信號34從H電平變?yōu)長電平后，使總線主控時鐘信號供給控制信號140為L電平(禁止狀態(tài))，由此在總線主控模塊輸出的請求終止后，能使對總線主控模塊供給的時鐘信號停止。
這里，所謂的總線主控器的請求終止后，是指總線主控模塊輸出的請求信號降低請求的情況(如請求信號34從H電平變?yōu)長電平的情況)等。
此外，為了在總線主控模塊的請求終止后使供給到總線主控模塊的時鐘信號停止，可以在諸如檢測出總線主控模塊的請求的終止后(如檢測出請求信號34從H電平變?yōu)長電平后)使對總線主控模塊的時鐘信號的供給停止。
還有，可以在總線接口模塊從非BUSY狀態(tài)變?yōu)锽USY狀態(tài)后(BUSY信號從L電平變?yōu)镠電平后)或變化后至少經過1個時鐘信號后(此期間總線主控模塊的請求終止)，使對總線主控模塊供給的時鐘信號32停止。
由此，對總線主控器供給時鐘信號(參照310)能持續(xù)到總線主控器降低有效信號(參照312)。
還有，在BUSY信號為非BUSY狀態(tài)(空閑狀態(tài))時或有效信號54產生(從L電平變?yōu)镠電平)計時時，使總線主控時鐘信號供給控制信號140為H電平，由此能使時鐘信號供給到等待狀態(tài)終止的總線主控器(參照320)。
還有，如該圖所示，總線接口模塊輸出的有效信號54終止后(有效信號從H電平變?yōu)長電平后)(參照330)，使總線接口時鐘信號供給控制信號140為L電平(禁止狀態(tài))(參照332)，由此能使對總線接口模塊的時鐘信號82的供給停止(參照334)。
另外，這里，所謂的總線接口模塊可以是公共總線接口模塊，也可以是專用總線接口模塊。而且，所謂的總線接口時鐘信號供給控制信號可以是公共總線接口時鐘信號供給控制信號，可以是專用總線接口時鐘信號供給控制信號。
所謂的在總線接口模塊輸出有效信號54后使供給到總線接口模塊的時鐘信號停止，可以是指諸如檢測出總線接口模塊輸出有效信號54后，使供給到總線接口模塊的時鐘信號停止，還可以是指總線接口模塊從BUSY狀態(tài)變?yōu)榉荁USY狀態(tài)后(BUSY信號從H電平變?yōu)長電平后)或變化后至少經過1個以上(大于等于1個)時鐘信號后(此期間總線接口模塊輸出有效信號)，供給到對總線接口的時鐘信號停止的情況。
由此，對總線接口模塊供給時鐘信號(參照334)能持續(xù)到總線接口降低有效信號54(參照330)。
還有，在請求信號34(從L電平變?yōu)镠電平)的計時(參照314)，使總線接口時鐘信號供給控制信號140為H電平(參照350)，由此能使對總線接口供給時鐘信號(參照352)，所以能對應總線主控器傳來的請求迅速反應。
3.微型計算機圖7是包括本實施例的半導體裝置或半導體電路的微型計算機的硬件模塊圖的一例的示意圖。
本微型計算機700包括CPU 510、超高速緩沖存儲器520、存儲器管理單元(MMU)730、LCD控制器530、復位電路540、程控計時器550、實時時鐘信號(RTC)560、DMA控制器F570、中斷控制器580、通信控制電路590、總線控制器600、A/D轉換器610、D/A轉換器620、輸入端口630、輸出端口640、I/O端口650、時鐘信號發(fā)生裝置660、預引比例器670、時鐘信號供給控制電路740以及連接它們的總線680等、各種插針690等。
這里，時鐘信號供給控制電路740具有如圖1-圖6所說明的構成。
4.電子設備圖8是本實施例的電子設備模塊圖的一例示意圖。本電子設備800包括微型計算機(或ASIC)810、輸入部分820、存儲器830，電源生成部分840、LCD 850和聲音輸出部分860。
這里，輸入部分820用于輸入各種數(shù)據(jù)。微型計算機810根據(jù)由該輸入部分820輸入的數(shù)據(jù)進行各種處理。存儲器830是微型計算機810等的工作區(qū)域。電源生成部分840用于生成電子設備800中使用的各種電源。LCD 850用于輸出電子設備顯示的各種圖像(文字、圖符、圖形等)。聲音輸出部分860用于輸出電子設備800輸出的各種聲音(聲音、游戲聲音等)，其功能由揚聲器等硬件實現(xiàn)。
這里，微型計算機(或ASIC)810具有如圖7所說明的構成。
圖9(A)是作為電子設備之一的移動電話950外觀圖的一例示意圖。該移動電話950具備作為輸入部分發(fā)揮作用的撥號鍵按鈕952、顯示電話號碼、名字或圖符等的LCD 954、以及作為聲音輸出部分發(fā)揮作用輸出聲音的揚聲器956。
圖9(B)是作為電子設備之一的便攜式游戲裝置960外觀圖的一例示意圖。該便攜式游戲裝置960具備作為輸入部分發(fā)揮作用的操作按鈕962、十字鍵964、顯示游戲圖像的LCD 966、以及作為聲音輸出部分發(fā)揮作用的輸出游戲聲音的揚聲器968。
圖9(C)是作為電子設備之一的個人計算機970外觀圖的一例示意圖。該個人計算機970具備作為輸入部分發(fā)揮作用的鍵盤972、顯示文字、數(shù)字、圖像等的LCD 974、聲音輸出部分976。
此外，作為能利用本實施例的電子設備，除了圖9(A)、圖9(B)、圖9(C)所示之外，可以考慮便攜式信息終端設備、傳呼機、筆記本電腦、具備觸摸板的裝置、投影機、文字處理機、取景器型或監(jiān)控直視型的帶式錄像機、汽車駕駛導向裝置等使用LCD的各種電子設備。
此外，本發(fā)明并不限定于本實施例，在本發(fā)明的總的發(fā)明構思范圍內可以實施各種變形。
在本實施例中，以時鐘信號供給控制電路對總線主控器的時鐘信號供給的有無進行控制及對總線接口的時鐘信號供給的有無進行控制為例進行了說明，例如也可以只進行其中一個控制。
附圖標記說明10半導體裝置20總線主控器22CPU24高速SRAM 26MMU 28超高速緩沖存儲器
30DMAC 32供給到總線主控器的時鐘信號34請求信號 40總線接口42公共總線接口44第1半導體存儲介質專用總線接口46第2半導體存儲介質專用總線接口48第n半導體存儲介質專用總線接口50BUSY信息 52存取介質信息54有效信號60時鐘信號發(fā)生器 70時鐘信號供給控制電路72控制信號生成電路74控制電路76對第n半導體存儲介質專用總線接口供給的時鐘信號78對第2半導體存儲介質專用總線接口供給的時鐘信號80對第1半導體存儲介質專用總線接口供給的時鐘信號82對公共總線接口供給的時鐘信號90半導體存儲介質110公共總線接口時鐘信號供給控制信號120第1半導體存儲介質專用總線接口時鐘信號供給控制信號130第2半導體存儲介質專用總線接口時鐘信號供給控制信號140公共總線接口時鐘信號供給控制信號
510CPU 530LCD控制器 540復位電路550程控計時器560實時時鐘信號(RTC)570DMA控制器 580中斷控制器590通信控制電路 600總線控制器610A/D轉換器 620D/A轉換器 630輸入端口640輸出端650I/O端口660時鐘信號發(fā)生裝置(PLL) 670預引比例器680各種總線 690各種插針 700微型計算機710ROM 720RAM 730MMU740時鐘信號供給控制電路 800電子設備
權利要求
1.一種對半導體存儲介質進行存取的半導體裝置，其特征在于包括預設的總線主控模塊，其作為總線主控器發(fā)揮作用；總線接口模塊，其根據(jù)預設的總線主控模塊對半導體存儲介質的存取請求，對半導體存儲介質進行存取控制；以及時鐘信號供給控制電路，其根據(jù)對半導體存儲介質的存取狀態(tài)的存取狀態(tài)信息，對總線接口模塊進行時鐘信號供給有無的控制，其中，所述時鐘信號供給控制電路，其包括根據(jù)存取狀態(tài)信息進行至少一個控制的電路，所述控制包括當判斷為非存取執(zhí)行中時，所述電路進行使對總線接口模塊的時鐘信號供給停止的控制；以及當判斷總線接口為存取執(zhí)行中時，所述電路進行使時鐘信號對總線接口模塊供給的控制。
2.根據(jù)權利要求1所述的半導體裝置，其特征在于所述總線接口模塊包括公共總線接口模塊，其在對不同的半導體存儲介質進行存取時共用，進行存取控制所需的操作；以及專用總線接口模塊，其在只對指定的半導體存儲介質進行存取時，進行存取控制所需的操作，所述時鐘信號供給控制電路進行如下控制根據(jù)某個半導體存儲介質是否為存取執(zhí)行對象的存取介質信息，檢測出非存取執(zhí)行對象的半導體存儲介質，使對非存取執(zhí)行對象的半導體存儲介質的專用總線接口模塊的時鐘信號供給停止，使時鐘信號能夠供給到公共總線接口模塊和作為存取執(zhí)行對象的半導體存儲介質的專用總線接口模塊。
3.根據(jù)權利要求1或2所述的半導體裝置，其特征在于所述時鐘信號供給控制電路，其在總線接口模塊輸出的有效信號終止后，進行使對總線接口模塊的時鐘信號供給停止的處理。
4.一種半導體電路，其根據(jù)總線主控模塊對半導體存儲介質的存取請求，對總線接口模塊進行時鐘信號供給有無的控制，所述總線接口模塊對半導體存儲介質進行存取控制，所述半導體電路的特征在于包括控制信號生成電路，其根據(jù)對半導體存儲介質的存取狀態(tài)的存取狀態(tài)信息，生成用于對預設的總線接口模塊指示時鐘信號供給有無的總線接口時鐘信號供給控制信號；以及控制電路，其根據(jù)所述總線接口時鐘信號供給控制信號，控制時鐘信號發(fā)生器產生的時鐘信號對預設的總線接口模塊供給的有無，其中，所述控制信號生成電路，其在存取狀態(tài)信息表示為非存取執(zhí)行中時，將總線接口時鐘信號供給控制信號設為禁止狀態(tài)，所述控制電路，其包括在總線接口時鐘信號供給信號為禁止狀態(tài)時，控制使時鐘信號發(fā)生器產生的時鐘信號不對總線接口模塊供給的電路。
5.根據(jù)權利要求4所述的半導體電路，其特征在于所述總線接口模塊包括公共總線接口模塊，其在對不同的半導體存儲介質進行存取時共用，進行存取控制所需的操作；以及專用總線接口模塊，其在只對指定的半導體存儲介質進行存取時，進行存取控制所需的操作，其中，所述控制信號生成電路，其根據(jù)總線接口模塊表示的某個半導體存儲介質是否為存取執(zhí)行對象的存取介質信息，檢測出非存取執(zhí)行對象的半導體存儲介質，將對非存取執(zhí)行對象的半導體存儲介質的專用總線接口模塊的專用總線接口時鐘信號供給信號設為禁止狀態(tài)，所述控制電路，其包括在專用總線接口時鐘信號供給信號為禁止狀態(tài)時，控制時鐘信號發(fā)生器產生的時鐘信號不能對非存取執(zhí)行對象的半導體存儲介質的專用總線接口模塊供給的電路。
6.根據(jù)權利要求4或5所述的半導體電路，其特征在于所述控制信號生成電路，其在從總線接口模塊傳來的有效信號終止后，將專用總線接口時鐘信號供給信號設為禁止狀態(tài)。
7.一種電子設備，其特征在于包括權利要求1至3中任一所述的半導體裝置或包括權利要求4至6中任一所述的半導體電路的半導體裝置；接受輸入信息的裝置；以及用于輸出根據(jù)輸入信息由所述信息處理裝置處理的結果的裝置。
8.一種時鐘信號供給控制方法，其對半導體裝置的總線接口模塊進行時鐘信號供給有無的控制，其特征在于包括根據(jù)對半導體存儲介質的存取狀態(tài)的存取狀態(tài)信息，生成用于對預設的總線接口模塊指示時鐘信號供給有無的總線接口時鐘信號供給控制信號的步驟；以及根據(jù)所述總線接口時鐘信號供給控制信號，控制時鐘信號發(fā)生器產生的時鐘信號對預設的總線接口模塊供給的有無的步驟，并進行如下控制在存取狀態(tài)信息表示為非存取執(zhí)行中時，將總線接口時鐘信號供給控制信號設為禁止狀態(tài)，在總線接口時鐘信號供給信號為禁止狀態(tài)時，控制時鐘信號發(fā)生器產生的時鐘信號不能對總線接口模塊供給。
9.根據(jù)權利要求8所述的時鐘信號供給控制方法，其特征在于所述總線接口模塊包括公共總線接口模塊，其在對不同的半導體存儲介質進行存取時共用，進行存取控制所需的操作；以及專用總線接口模塊，其在只對指定的半導體存儲介質進行存取時，進行存取控制所需的操作，并進行如下控制根據(jù)總線接口模塊表示的某個半導體存儲介質是否為存取執(zhí)行對象的存取介質信息，檢測出非存取執(zhí)行對象的半導體存儲介質，將對非存取執(zhí)行對象的半導體存儲介質的專用總線接口模塊的專用總線接口時鐘信號供給信號設為禁止狀態(tài)，在專用總線接口時鐘信號供給信號為禁止狀態(tài)時，使時鐘信號發(fā)生器產生的時鐘信號不能對非存取執(zhí)行對象的半導體存儲介質的專用總線接口模塊供給。
10.根據(jù)權利要求8或9所述的時鐘信號供給控制方法，其特征在于在從總線接口模塊傳來的有效信號終止后，將專用總線接口時鐘信號供給信號設為禁止狀態(tài)。
全文摘要
本發(fā)明提供了一種以削減對半導體存儲介質進行存取的半導體裝置的功耗為目的的半導體裝置。該半導體裝置(10)包括作為總線主控器發(fā)揮作用的預設的總線主控器(20)；根據(jù)總線主控器(20)的存取請求，對半導體存儲介質(90)進行存取控制的總線接口(40)；以及根據(jù)表示對半導體存儲介質(90)的存取狀態(tài)的存取狀態(tài)信息(34、50、52、54)控制對總線接口(40)的時鐘信號供給有無的時鐘信號供給控制電路(70)。時鐘信號供給控制電路(70)，在非存取執(zhí)行中時，進行使對總線接口(40)的時鐘信號供給停止的控制，在存取執(zhí)行中時，進行使時鐘信號供給到總線接口(40)的控制。
文檔編號G11C8/00GK1532665SQ200410008680
公開日2004年9月29日 申請日期2004年3月16日 優(yōu)先權日2003年3月20日
發(fā)明者工藤真 申請人:精工愛普生株式會社