專利名稱：非易失存儲器補(bǔ)償讀取源極線的裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種集成電路存儲器陣列，且特別是涉及調(diào)整耦接至一參考陣列的讀取源極線以實(shí)現(xiàn)其電容匹配于該存儲器陣列。
現(xiàn)有技術(shù)利用電荷儲存結(jié)構(gòu)的電子可編程可擦除的非易失存儲技術(shù)，如電子擦除可編程只讀存儲器(EEPROM)以及快閃存儲器元件，現(xiàn)在已廣泛地應(yīng)用于許多現(xiàn)代用途之中。一個(gè)快閃存儲器被設(shè)計(jì)為可以單獨(dú)編程或是讀取的存儲單元陣列。快閃存儲器中的檢測放大器(sense amplifier)則是用來決定儲存于其中的數(shù)據(jù)值。在通常的檢測放大器結(jié)構(gòu)中，當(dāng)一個(gè)電流通過存儲單元時(shí)則被用以檢測，與一電流檢測放大器中的參考電流作比較。
許多種存儲單元結(jié)構(gòu)被使用于電子擦除可編程只讀存儲器(EEPROM)以及快閃存儲器。當(dāng)集成電路的尺寸縮小時(shí)，根據(jù)電荷捕捉介電層的存儲單元結(jié)構(gòu)，因?yàn)槠渲圃斓姆€(wěn)定性及簡便更引起了大家的注意。根據(jù)電荷捕捉介電層的存儲單元結(jié)構(gòu)，包含業(yè)界所稱的如NROM、SONOS及PHINES等。這些存儲單元結(jié)構(gòu)利用將電荷捕捉于如氮化硅的介電層中來儲存數(shù)據(jù)。這些存儲單元的臨界電壓由于移除電荷捕捉層內(nèi)的負(fù)電荷而降低。
NROM元件使用了一相對較厚的底部氧化層如大于3納米的厚度以防止電荷流失，一般而言是介于5到9納米。并不是利用直接隧穿，而是通過能帶與能帶間的隧穿所導(dǎo)致的熱電子BTBTHH注入來擦除此單元。然而，此熱電子注入(hot hole injection)會造成氧化層受損，而導(dǎo)致高臨界電壓單元的電荷損失及低臨界電壓單元的電荷增加。更重要的是，因?yàn)殡y以擦除的電荷堆積在電荷捕捉層中，也會造成在程序及擦除周期中的擦除時(shí)間逐漸加長。此種電荷堆積的產(chǎn)生因?yàn)殡娧ㄗ⑷朦c(diǎn)與電子注入點(diǎn)并未對齊，造成部份電荷于擦除脈沖之后仍殘留。此外，在NROM快閃存儲元件執(zhí)行區(qū)段擦除時(shí)，因?yàn)楣に嚨牟町?如通道長度的不同)，也會造成在不同單元間的擦除時(shí)間的差異。此種擦除時(shí)間的差異導(dǎo)致擦除狀態(tài)的一個(gè)大的臨界電壓Vt分布，造成有一些單元很難被擦除而另一些單元?jiǎng)t會被過度擦除。因此，設(shè)定的臨界電壓Vt區(qū)間則會在經(jīng)過許多程序與擦除動(dòng)作后而被關(guān)閉，造成了不良的可靠性被觀察到。這種現(xiàn)象在技術(shù)持續(xù)不斷微縮(scaling down)后更加嚴(yán)重。
一個(gè)典型的快閃存儲單元結(jié)構(gòu)是在一導(dǎo)體多晶硅柵極與一晶體半導(dǎo)體硅基板之間具有一層通道氧化層。此基板指一源極與一分開的漏極區(qū)域，其間具有一通道區(qū)域。一個(gè)快閃存儲器的讀取動(dòng)作可通過一漏極檢測或是一源極檢測來達(dá)成。對一個(gè)源極端檢測而言，一個(gè)或多個(gè)源極線被耦接至存儲單元內(nèi)的源極區(qū)域，以便自一個(gè)存儲陣列中特定的一存儲單元讀取電流。
圖1顯示一傳統(tǒng)源極端檢測存儲電路100的方框示意圖，在一具有源極端1C∶1C檢測結(jié)構(gòu)的非易失存儲器中，此源極端檢測存儲電路100包含一主存儲陣列120，經(jīng)由Y通過柵極(pass gate)130耦接至多個(gè)參考子陣列140、141、142、143、144與145。此1C∶1C的比例代表在此特定的結(jié)構(gòu)中，此主存儲陣列中一個(gè)存儲單元搭配一個(gè)參考單元。執(zhí)行一個(gè)讀取動(dòng)作時(shí)通常需要六十四個(gè)檢測放大器SAO 110，SA1 111，…SA31 112，SA32113，…SA62 114和SA63 115。此存儲電路100中的每一個(gè)檢測放大器都相關(guān)于一個(gè)具有特定參考子陣列和一源極線的一參考單元。此特定連接關(guān)系詳述如下檢測放大器110自連接至存儲單元121的源極線160接收第一輸入，以及自連接至參考單元150的源極線170接收第二輸入。檢測放大器111自連接至存儲單元122的源極線161接收第一輸入，以及自連接至參考單元151的源極線171接收第二輸入。檢測放大器112自連接至存儲單元123的源極線162接收第一輸入，以及自連接至參考單元152的源極線172接收第二輸入。檢測放大器113自連接至存儲單元124的源極線163接收第一輸入，以及自連接至參考單元153的源極線173接收第二輸入。檢測放大器114自連接至存儲單元125的源極線164接收第一輸入，以及自連接至參考單元154的源極線174接收第二輸入。檢測放大器115自連接至存儲單元126的源極線165接收第一輸入，以及自連接至參考單元155的源極線175接收第二輸入。此存儲電路100的一個(gè)缺點(diǎn)是，因?yàn)槊恳粋€(gè)檢測放大器都相關(guān)于一個(gè)具有特定參考子陣列和一個(gè)耦接至該參考子陣列的特定源極線，造成布局區(qū)域必須很大。
圖2顯示了另一傳統(tǒng)源極端檢測存儲電路200的方框示意圖，在一具有源極端1C∶1C檢測結(jié)構(gòu)的非易失存儲器中，此源極端檢測存儲電路200包含一主存儲陣列120，耦接至兩個(gè)共享參考子陣列210與220。每一個(gè)共享參考子陣列是由三十二個(gè)檢測放大器經(jīng)由一互連導(dǎo)體條狀物所共享。此參考子陣列210包含一參考單元211，連接至一參考金屬位線212，此參考金屬位線212連接至一互連導(dǎo)體條狀物230，而此互連導(dǎo)體條狀物230則又連接至前三十二個(gè)檢測放大器SAO 110，SA1 111，…SA31 112。另一參考子陣列220包含一參考單元221，連接至一參考金屬位線222，此參考金屬位線222連接至一互連導(dǎo)體條狀物240，而此互連導(dǎo)體條狀物240則又連接至后三十二個(gè)檢測放大器SA32 113，…SA62 114和SA63 115。這些互連導(dǎo)體條狀物230和240通常是很長的，可以超過1000微米。雖然這些互連導(dǎo)體條狀物230和240提供了一參考子陣列共享至三十二個(gè)檢測放大器的基本骨架，但是額外的互連導(dǎo)體條狀物以及一額外的用于連接檢測放大器與互連導(dǎo)體條狀物的金屬線，卻會造成耦接至一參考子陣列的一源極線的電容值增加，而產(chǎn)生不想要的連接一主存儲陣列單元與一參考子陣列單元之間源極線的電容不匹配，甚至也會造成一高讀取臨界電壓Vt或是一低讀取臨界電壓Vt的邊界容許值損失。
因此，有必要提供一種非易失存儲器結(jié)構(gòu)，能夠提供一種源極端檢測放大器，其布局面積能夠減少同時(shí)又能夠補(bǔ)償連接一主存儲陣列中的一存儲單元與一參考子陣列中的參考單元之間源極線的電容不匹配。

發(fā)明內(nèi)容本發(fā)明在此描述一種非易失存儲電路，提供一具有多個(gè)參考單元的一參考存儲器，該多個(gè)參考單元通過一互連導(dǎo)體條狀物被一組檢測放大器所共享。每一參考存儲器中具有的存儲單元的數(shù)目越多，可以產(chǎn)生較大電流用以對多個(gè)源極線充電。這些多個(gè)源極線就可以產(chǎn)生較大電流，用以對多個(gè)源極線充電。這些多個(gè)源極線耦接至該互連導(dǎo)體條狀物，以產(chǎn)生與耦接至一主存儲陣列中一存儲單元的源極線的電容匹配。當(dāng)一硅晶圓產(chǎn)出后，分別測量一主存儲陣列源極線的電容值以及一參考陣列源極線的電容值，來決定是否進(jìn)行裁減。也可通過裁減耦接至該互連導(dǎo)體條狀物與該參考存儲器的一組源極線之一，來進(jìn)一步調(diào)整電容匹配，可以裁減源極線的一段，或是增長源極線的一段。
一般而言，一非易失存儲器構(gòu)件，包含一互連導(dǎo)體條狀物；一主存儲器，具有一第一存儲單元；一第一參考陣列，具有兩個(gè)或更多參考存儲單元，該兩個(gè)或更多參考存儲單元連接至一參考導(dǎo)線；一第一檢測放大器，具有一第一輸入，耦接至連接到該主存儲器的該第一存儲單元的第一導(dǎo)體位線，一第二輸入，耦接至該互連導(dǎo)體條狀物與該兩個(gè)或更多參考存儲單元的該參考導(dǎo)線；以及至少兩源極線，耦接至該互連導(dǎo)體條狀物，該至少兩源極線、該互連導(dǎo)體條狀物與該參考導(dǎo)線的組合，提供大致的電容匹配于該主存儲器的該第一存儲單元中的該第一導(dǎo)體位線。
在第一實(shí)施例中，一存儲電路具有1C∶2C的源極檢測結(jié)構(gòu)配置，此比例代表在此特定的結(jié)構(gòu)中，主存儲陣列中一個(gè)存儲單元搭配參考存儲陣列中兩個(gè)參考存儲單元。在每一參考陣列中的兩個(gè)參考存儲單元，可以提供兩倍的充電電流給這些兩條源極線。額外增加耦接至一參考陣列的第二源極線，可以使得金屬位線的比例與耦接至一主存儲陣列的一源極線相匹配。每一參考陣列通過一互連導(dǎo)體條狀物在三十二個(gè)檢測放大器中共享。一組源極線耦接至該互連導(dǎo)體條狀物以及一參考陣列，以提供電容匹配于一存儲單元中的一源極線。
在第二實(shí)施例中，當(dāng)一硅晶圓產(chǎn)出后，一個(gè)選擇性地裁減可以被用來調(diào)整此1C∶2C的源極檢測結(jié)構(gòu)配置之中一耦接至此存儲電路一參考陣列的一源極線。當(dāng)硅晶圓產(chǎn)出后，將上述存儲電路放置于一測試模式，測量一主存儲陣列一源極線與一參考存儲陣列一源極線的電容值實(shí)際差值。耦接至該參考陣列的源極線之一在其上方具有許多區(qū)段，可以利用聚焦離子束技術(shù)切掉以降低電容值。如果在該參考陣列端需要更多電容值的話，可以增加額外的金屬區(qū)段耦接至該參考陣列的源極線之一上。
在第三實(shí)施例中，一存儲電路具有1C∶3C的源極檢測結(jié)構(gòu)配置，此比例代表在此特定的結(jié)構(gòu)中，主存儲陣列中一個(gè)存儲單元搭配參考存儲陣列中三個(gè)參考存儲單元。在每一參考陣列中的三個(gè)參考存儲單元可以提供三倍的充電電流給此三條源極線。額外增加耦接至一參考陣列的第二及第三源極線可以使得金屬位線的比例與耦接至一主存儲陣列的一源極線相匹配。每一參考陣列通過一互連導(dǎo)體條狀物在三十二個(gè)檢測放大器中共享。在此實(shí)施例中，耦接至該參考陣列的源極線之一在硅晶圓產(chǎn)出后同樣可以被調(diào)整，以減少或增加耦接至該參考陣列的源極線之一的電容值。
本發(fā)明的優(yōu)點(diǎn)是，通過在檢測放大器之間共享參考存儲器，以減少集成電路存儲器晶片實(shí)際占用的布局面積。根據(jù)一主存儲陣列源極線的電容值以及一參考陣列源極線的電容值，來決定是否進(jìn)行裁減。本發(fā)明的另一優(yōu)點(diǎn)是，提供一種彈性調(diào)整電容值的選項(xiàng)，以使電容匹配于耦接的檢測放大器，可以通過裁減耦接至該參考存儲器源極線的一段，或是增長源極線的一段來達(dá)到。
本發(fā)明的特征及優(yōu)點(diǎn)通過下文特舉較佳實(shí)施例并配合附圖的如下詳細(xì)說明更明顯易懂。同時(shí)，也應(yīng)該了解以下一般及詳細(xì)的解釋，僅是為了說明本發(fā)明所欲保護(hù)的范圍之用，而非限制本發(fā)明。

圖1是顯示現(xiàn)有技術(shù)的、具有1C∶1C源極檢測結(jié)構(gòu)配置的源極端檢測存儲電路的方框示意圖，其中在非易失存儲集成電路中一個(gè)主存儲陣列連接到多個(gè)參考子陣列；圖2顯示另一傳統(tǒng)的、具有1C∶1C的源極檢測結(jié)構(gòu)配置的源極端檢測存儲電路的方框示意圖，其中在非易失存儲集成電路中一個(gè)主存儲陣列連接到共享參考子陣列；圖3顯示按照本發(fā)明實(shí)施例的非易失存儲集成電路的簡要結(jié)構(gòu)方框示意圖。
圖4顯示本發(fā)明第一實(shí)施例的非易失存儲集成電路中具有1C∶2C的源極檢測結(jié)構(gòu)配置的源極端檢測存儲電路的簡要方框示意圖。
圖5顯示本發(fā)明第二實(shí)施例的非易失存儲集成電路中具有1C∶2C的源極檢測結(jié)構(gòu)配置的的源極端檢測存儲電路的簡要方框示意圖，其中源極線之一可以被裁減。
圖6顯示本發(fā)明第三實(shí)施例非易失存儲集成電路中具有1C∶3C的源極檢測結(jié)構(gòu)配置的源極端檢測存儲電路的簡要方框示意圖，其中源極線之一可以被裁減。
圖7顯示本發(fā)明實(shí)施例的調(diào)整非易失存儲器中的一組源極線之一以產(chǎn)生金屬位線在主存儲陣列與參考陣列之間的電容匹配的流程圖。
圖8顯示一本發(fā)明實(shí)施例非易失存儲集成電路中的源極線剪裁以實(shí)現(xiàn)1C∶2C的源極檢測結(jié)構(gòu)配置電容匹配的方框示意圖。
圖9A顯示一對應(yīng)于本發(fā)明實(shí)施例的一源極端檢測存儲電路的詳細(xì)方框圖，圖9B顯示一對應(yīng)于本發(fā)明實(shí)施例的源極線連接至一互連導(dǎo)體條狀物和參考陣列的簡易方框圖。
圖10顯示本發(fā)明實(shí)施例的非易失存儲器中參考子陣列的詳細(xì)方框圖。
其中圖中主要元件符號說明如下100源極檢測存儲電路111、112、113、114、115、116檢測放大器120主存儲陣列121、122、123、124、125、126存儲單元130Y通過柵極140、141、142、143、144、145參考子陣列150、151、152、153、154、155參考單元160、161、162、163、164、165源極線170、171、172、173、174、175源極線210、220參考子陣列230、240互連導(dǎo)體條狀物250、260源極線300非易失存儲集成電路310存儲陣列320列解碼器322字元線330行解碼器332位線340檢測放大器與數(shù)據(jù)輸入結(jié)構(gòu)342數(shù)據(jù)總線350偏壓設(shè)置控制狀態(tài)機(jī)器
360偏壓設(shè)置供給電壓400源極端檢測存儲電路410主存儲陣列411、412、413、414、415、416存儲單元420Y通過柵極430、431、432、433、434、435檢測放大器440、450參考子陣列441、442、451、452參考單元460、461、462、463、464、465源極線470、480互連導(dǎo)體條狀物475、476、485、486源極線610、620參考子陣列611、612、613、621、622、623參考單元630、631、632、640、641、642源極線910參考陣列源極端1000參考子陣列1010、1012參考單元1020、1022選擇線1030信號線1040、1042、1044、1046源極線1050、1052、1054、1056漏極線具體實(shí)施方式請參閱圖3，顯示一本發(fā)明實(shí)施例非易失存儲集成電路的簡要方框示意圖，此非易失存儲集成電路300包含一存儲陣列310，此陣列應(yīng)用一半導(dǎo)體基板上的區(qū)域電荷捕捉存儲單元(localized charge trappingmemory cell)。一列解碼器320耦接至多個(gè)安排在此存儲陣列310橫向的字元線322，而一行解碼器330耦接至多個(gè)安排在此存儲陣列310縱向的位線332。總線334則提供地址給列解碼器320與行解碼器330。方塊340所示的檢測放大器與數(shù)據(jù)輸入結(jié)構(gòu)則通過數(shù)據(jù)總線342耦接至行解碼器330。數(shù)據(jù)則通過數(shù)據(jù)輸入線344由集成電路300的輸入/輸出端或是來自集成電路300內(nèi)部或外部的其他數(shù)據(jù)源提供至方塊340的數(shù)據(jù)輸入結(jié)構(gòu)。數(shù)據(jù)也通過數(shù)據(jù)輸出線346自方塊340的檢測放大器提供至集成電路300的輸入/輸出端，或是送至集成電路300內(nèi)部或外部的其他數(shù)據(jù)目的地。一個(gè)偏壓設(shè)置控制狀態(tài)機(jī)350則控制偏壓設(shè)置供給電壓360的應(yīng)用，如擦除確認(rèn)或是編程確認(rèn)電壓，第一及第二偏壓設(shè)置是用來編程以及降低存儲單元們的臨界電壓，而第三及第四偏壓設(shè)置則是用來改變存儲單元們內(nèi)電荷捕捉結(jié)構(gòu)的電荷分布。
請參閱圖4，顯示一本發(fā)明第一實(shí)施例的具有1C∶2C的源極檢測結(jié)構(gòu)配置的非易失存儲集成電路中的一源極端檢測存儲電路400的簡要方框示意圖。在1C∶2C的源極檢測結(jié)構(gòu)配置中，此比例代表在此特定的結(jié)構(gòu)中，主存儲陣列410中一個(gè)存儲單元搭配參考存儲陣列中兩個(gè)參考存儲單元。相應(yīng)于主存儲陣列410中存儲單元411、412或413，此參考存儲子陣列440包含兩個(gè)參考單元441和442。而相對于主存儲陣列410中存儲單元414、415或416，參考存儲子陣列450則包含兩個(gè)參考單元451和452。
總共有六十四個(gè)檢測放大器在此存儲電路100中。前三十二個(gè)檢測放大器SAO 430，SA1 431，…SA31 432，通過耦接至一第一互連導(dǎo)體條狀物470共享一第一參考陣列440，該第一參考陣列440則又耦接至源極線475和476。而后三十二個(gè)檢測放大器SA32 433，…SA62 434和SA63 435，通過耦接至一第二互連導(dǎo)體條狀物480共享一第二參考陣列450，該第二參考陣列450則又耦接至源極線485和486。這些檢測放大器SA0 430、SA1 431、…SA31 432、SA32 433、…SA62 434和SA63 435可以使用業(yè)界所熟悉的多種類型的差動(dòng)檢測放大器之一。此第一互連導(dǎo)體條狀物470提供連接路徑至前三十二個(gè)檢測放大器，但同時(shí)也貢獻(xiàn)了額外的電容。為了補(bǔ)償?shù)谝换ミB導(dǎo)體條狀物470所生出的額外電容，兩個(gè)源極線475和476同時(shí)連接到第一互連導(dǎo)體條狀物470。同樣地，兩個(gè)源極線485和486同時(shí)連接到增加的第二互連導(dǎo)體條狀物480，來補(bǔ)償電容不匹配。
第一檢測放大器SAO 430具有一第一輸入，經(jīng)由一Y通過柵極420耦接至存儲單元411的一源極線460，另具有一第二輸入，耦接至第一互連導(dǎo)體條狀物470，此第一互連導(dǎo)體條狀物470又耦接至參考單元441、442以及源極線475和476。這些源極線475和476經(jīng)由Y通過柵極420耦接至第一互連導(dǎo)體條狀物470。第二檢測放大器SA1 431具有一第一輸入，耦接至存儲單元412的一源極線461，另具有一第二輸入，耦接至第一互連導(dǎo)體條狀物470，此第一互連導(dǎo)體條狀物470又耦接至參考單元441、442以及源極線475和476。第三十二檢測放大器SA31 432具有一第一輸入，耦接至存儲單元413的一源極線462，另具有一第二輸入，耦接至第一互連導(dǎo)體條狀物470，此第一互連導(dǎo)體條狀物470又耦接至參考單元441、442以及源極線475和476。第三十三檢測放大器SA32 433具有一第一輸入，耦接至存儲單元414的一源極線463，另具有一第二輸入，耦接至第二互連導(dǎo)體條狀物480，此第二互連導(dǎo)體條狀物480又耦接至參考單元451、452以及源極線485和486。第六十三檢測放大器SA62 434具有一第一輸入，耦接至存儲單元415的一源極線464，另具有一第二輸入，耦接至第二互連導(dǎo)體條狀物480，此第二互連導(dǎo)體條狀物480又耦接至參考單元451、452以及源極線485和486。第六十四檢測放大器SA63435具有一第一輸入，耦接至存儲單元416的一源極線465，另具有一第二輸入，耦接至第二互連導(dǎo)體條狀物480，此第二互連導(dǎo)體條狀物480又耦接至參考單元451、452以及源極線485和486。
這些檢測放大器之一比較兩個(gè)電壓以決定電容匹配，如檢測放大器SA1 431比較一來自一主存儲陣列一源極端位線的電壓與一來自一參考陣列源極線475和476的電壓。影響源極端檢測的變數(shù)可以由下列數(shù)學(xué)式所表示Q＝CV＝IT，其中Q代表電荷，C代表位線電容，V代表電壓改變，I代表單元電流，T則代表時(shí)間。一來自源極端金屬位線461的第一電壓，與一來自另一源極端金屬位線475和476的第二電壓皆在Tsensing時(shí)間內(nèi)被儲存。如果變數(shù)C和T是固定的話，則變數(shù)V將會與變數(shù)I成正比。其結(jié)果是，源極端金屬位線461與另一源極端金屬位線475和476的電壓差代表了主存儲單元電流與參考存儲單元電流的差異。通過控制參考存儲單元的電流，可以決定臨界電壓Vt的值，是高/低或是邏輯1/0。
當(dāng)工藝變異顯著時(shí)，電容的比值也會改變，造成主存儲陣列源極端金屬位線461的電容，與參考陣列金屬位線475和476的電容之間不匹配。若是主存儲陣列源極端金屬位線461與參考陣列金屬位線475和476之間的電壓差小于設(shè)計(jì)準(zhǔn)則的話，讀取操作將會失敗。因此，產(chǎn)生一電容匹配以補(bǔ)償工藝變異就變得十分重要。
請參閱圖5，顯示一本發(fā)明第二實(shí)施例的非易失存儲集成電路中具有1C∶2C的源極檢測結(jié)構(gòu)配置的一源極端檢測存儲電路500的簡要方框示意圖，其中，一源極線可以被裁剪。此源極端檢測存儲電路500是被制造在一晶圓中的一晶粒上的一存儲器晶片中的一部份。每一晶粒皆可以利用一測試模式來測量實(shí)際源極線的表現(xiàn)。如果測試結(jié)果顯示有電容不匹配需要被調(diào)整，一對源極線475和476b可以通過聚焦離子束(FIB)來裁剪以得到適當(dāng)?shù)拈L度，即減少源極線476b的長度。
請參閱圖6，顯示一本發(fā)明第三實(shí)施例的非易失存儲集成電路中具有1C∶3C的源極檢測結(jié)構(gòu)配置的一源極端檢測存儲電路600的簡要方框示意圖，其中，這些源極線之一可以被裁剪。在此實(shí)施例中，存儲器中的一金屬位線與連接至一檢測放大器的一第一輸入端的電容比例，必須要有三條源極線才能得到合適的電容匹配。相對于一個(gè)存儲單元，如主存儲陣列410中的存儲單元412，此第一參考陣列610包含三個(gè)參考單元611、612和613。此第一參考陣列610耦接至第一互連導(dǎo)體條狀物470以及三條源極線630、631和632。而相對于一個(gè)存儲單元，如主存儲陣列410中的存儲單元414，一第二參考陣列620包含三個(gè)參考單元621、622和623。此第二參考陣列620耦接至第二互連導(dǎo)體條狀物480以及三條源極線640、641和642。在此實(shí)施例中，當(dāng)硅晶圓完成后，被測量出有電容不匹配時(shí)，源極線632就被裁剪。同樣地，當(dāng)硅晶圓完成后，被測量出有電容不匹配時(shí)，源極線642也會被裁剪。
請參閱圖7，顯示一本發(fā)明實(shí)施例調(diào)整一非易失存儲器中的一組源極線之一以產(chǎn)生金屬位線在主存儲陣列與參考陣列之間的電容匹配的流程圖700。在步驟710，一硅晶圓上的非易失存儲器電路被制造完成。在步驟720，將上述集成電路放置于一測試模式，先測量一主存儲陣列金屬位線的電容值(Ccell_bl)，再測量一參考陣列金屬位線的電容值(Crefcell_bl)。在步驟730，比較上述主存儲陣列金屬位線的電容值與參考陣列金屬位線的電容值，以決定電容是否匹配。假如主存儲陣列金屬位線的電容值與參考陣列金屬位線的電容值不匹配時(shí)，則進(jìn)行步驟740，利用聚焦離子束(FIB)技術(shù)，以調(diào)整一組源極線之一在主存儲陣列與一參考子陣列之間的電容匹配，可以裁減源極線的一段或多段，或是增長源極線的一段或多段。如果結(jié)果是參考陣列金屬位線的電容值大于主存儲陣列金屬位線的電容值時(shí)，流程700則利用聚焦離子束(FIB)技術(shù)，將偶接在參考子陣列上方的多條源極線之一源極線的一段或多段剪短。如果結(jié)果是參考陣列金屬位線的電容值小于主存儲陣列金屬位線的電容值時(shí)，流程700則利用聚焦離子束(FIB)技術(shù)，將耦接在參考子陣列上方的多條源極線之一源極線增加一段或多段。如果流程700在步驟730所決定的結(jié)果是參考陣列金屬位線的電容值與主存儲陣列金屬位線的電容值匹配時(shí)，流程700則會結(jié)束于步驟750。
在步驟760，則再一次比較上述主存儲陣列金屬位線的電容值與參考陣列金屬位線的電容值。在步驟770時(shí)，比較上述主存儲陣列金屬位線的電容值與參考陣列金屬位線的電容值，以決定電容是否匹配。假如主存儲陣列金屬位線的電容值與參考陣列金屬位線的電容值不匹配時(shí)，流程700會回到步驟740。如果主存儲陣列金屬位線的電容值與參考陣列金屬位線的電容值匹配時(shí)，在回到起始步驟710之前，則會先將光罩(mask)做些修改(步驟780)。
請參閱圖8，顯示一本發(fā)明實(shí)施例非易失存儲集成電路中的源極線剪裁800以實(shí)現(xiàn)1C∶2C的源極檢測結(jié)構(gòu)配置電容匹配的方框示意圖。此剪裁源極線800的總電容包括第一源極線475、第二源極線476、互連導(dǎo)體條狀物470以及其他寄生電容，如結(jié)電容和柵極電容。第二源極線476的上端被切成五小段476-1、476-2、476-3、476-4和476-5。源極端的總電容可以通過修剪五個(gè)段476-1、476-2、476-3、476-4和476-5之一或多段來減少，也可以通過連接多余的金屬到第二源極線476來增加電容。
請參閱圖9A，顯示一對應(yīng)于圖5本發(fā)明第二實(shí)施例的一源極端檢測存儲電路900的詳細(xì)方框圖?；ミB導(dǎo)體條狀物470和參考陣列源極端910金屬位線的源極線475、476b進(jìn)一步于圖9B中顯示。互連導(dǎo)體條狀物470連接至參考存儲器上的所有檢測放大器，而源極線475、476b則連接至為了檢測源極充電電容的一陣列，此陣列于圖10中標(biāo)示為RMBL2。
請參閱圖10，顯示一對應(yīng)于圖5本發(fā)明實(shí)施例的具有1C∶2C源極檢測結(jié)構(gòu)配置的一非易失存儲器中的一參考子陣列1000的詳細(xì)方框圖。參考子陣列1000包含一具有參考單元1010和1012的矩陣，用以實(shí)施1C∶2C源極檢測結(jié)構(gòu)配置。可選地，一第三單元也可以加入來實(shí)施1C∶3C源極檢測結(jié)構(gòu)配置。此參考單元1010和1012的選取是利用一組選擇線RSEL01020和RSEL1 1022來完成。此參考單元1010和1012的柵極電壓則利用一信號線RWL 1030提供。這些參考單元1010和1012也連接至一源極線RMBL2 1040，以便與互連導(dǎo)體條狀物470實(shí)現(xiàn)外部連接。在此實(shí)施例中，源極線RMBL0 1042、RMBL4 1044和RMBL6 1046是保留為浮動(dòng)的(floating)。類似地，在此配置中，漏極線RMBL1 1050、RMBL3 1052、RMBL5 1054和RMBL7 1056也保留為浮動(dòng)的。
在說明書中，’源極線’一詞表示與一源極線相關(guān)的元件，包含金屬位線，區(qū)域位線，位線晶體管(BLT)接觸界面等。源極線中的金屬位元線會造成大量的電容值。
雖然。任何熟悉此技術(shù)者，在不脫離本發(fā)明之精神和范圍內(nèi)，可作出各種更動(dòng)與潤飾，如額外的參考存儲單元可以被加入一參考陣列中，以達(dá)成一個(gè)1C∶MC源極檢測配置。同樣地，連接至一參考存儲器的源極線數(shù)目也可以增加至N，其中，M與N可以是相同或是不同的數(shù)目。且本發(fā)明的說明書及附圖是為了說明本發(fā)明，然其并非用以限定本發(fā)明。
權(quán)利要求
1.一種非易失存儲器構(gòu)件，包含一互連導(dǎo)體條狀物；一主存儲器，具有一第一存儲單元；一第一參考陣列，具有兩個(gè)或更多參考存儲單元，該兩個(gè)或更多參考存儲單元連接至一參考導(dǎo)線；一第一檢測放大器，具有一第一輸入，耦接至連接到該主存儲器中的該第一存儲單元的一第一導(dǎo)體位線；一第二輸入，耦接至該互連導(dǎo)體條狀物與該兩個(gè)或更多參考存儲單元中的該參考導(dǎo)線；以及至少兩源極線，耦接至該互連導(dǎo)體條狀物，該至少兩源極線、該互連導(dǎo)體條狀物與該參考導(dǎo)線的組合提供與該主存儲器的該第一存儲單元中該第一導(dǎo)體位線大致的電容匹配。
2.如權(quán)利要求1所述的非易失存儲器構(gòu)件，其中所述至少兩源極線之一源極線可作裁剪，以便提供與該主存儲器的該第一存儲單元中該第一導(dǎo)體位線大致的電容匹配。
3.如權(quán)利要求1所述的非易失存儲器構(gòu)件，還包含一第二檢測放大器，具有一第一輸入，耦接至連接該主存儲器的一第二存儲單元的一第三導(dǎo)體位線，其中所述第一及第二檢測放大器經(jīng)由該互連導(dǎo)體條狀物與該參考導(dǎo)線共同耦接至該第一參考陣列中的該兩個(gè)或更多參考存儲單元。
4.如權(quán)利要求1所述的非易失存儲器構(gòu)件，還包括耦接于該第一檢測放大器的該第一輸入與該主存儲器之間的一第一通過柵極。
5.如權(quán)利要求1所述的非易失存儲器構(gòu)件，還包括耦接于該互連導(dǎo)體條狀物與該至少兩源極線之間的一第二通過柵極。
6.一種非易失存儲器構(gòu)件，包含一互連導(dǎo)體條狀物；一主存儲器，具有一第一存儲單元；一第一參考陣列，具有一第一參考單元與一第二參考單元，該第一參考單元與該第二參考單元連接至互連導(dǎo)體條狀物；一第一檢測放大器，具有一第一輸入，耦接至連接到該主存儲器的該第一存儲單元的一第一導(dǎo)體位線；一第二輸入，耦接至該互連導(dǎo)體條狀物與該第一參考單元與該第二參考單元的一參考導(dǎo)線；以及一第一與一第二源極線，耦接至該互連導(dǎo)體條狀物，其中該第二源極線具有與該第一源極線不同的長度。
7.如權(quán)利要求6所述的非易失存儲器構(gòu)件，其中所述第一與第二源極線、該互連導(dǎo)體條狀物與該參考導(dǎo)線的組合提供與該主存儲器的該第一存儲單元中該第一導(dǎo)體位線大致的電容匹配。
8.如權(quán)利要求6所述的非易失存儲器構(gòu)件，其中所述第二源極線比該第一源極線短，用以減少該第一檢測放大器的該第二輸入的電容，從而提供與該參考陣列中的該第一與第二源極線與主存儲器的該第一導(dǎo)體位線大致的電容匹配。
9.如權(quán)利要求6所述的非易失存儲器構(gòu)件，其中所述第二源極線比該第一源極線長，用以增加該第一檢測放大器的該第二輸入的電容，從而提供與該參考陣列中的該第一與第二源極線與主存儲器的該第一導(dǎo)體位線大致的電容匹配。
10.一種用于實(shí)現(xiàn)檢測放大器的源極端上的電容匹配的方法，該檢測放大器具有耦接至一主存儲器陣列的一第一輸入與耦接至一參考陣列的一第二輸入，包含測量從該主存儲器陣列至該檢測放大器的該第一輸入的一金屬位線電容值；測量從該參考陣列至該檢測放大器的該第二輸入的一金屬位線電容值；比較從該主存儲器陣列至該檢測放大器的該第一輸入的該金屬位線電容值與從該參考陣列至該檢測放大器的該第二輸入的該金屬位線電容值；以及調(diào)整耦接至該檢測放大器的該第二輸入與該參考陣列的一源極線，以使該主存儲器陣列的該金屬位線與該參考陣列的該金屬位線之間電容匹配。
11.如權(quán)利要求10所述的方法，其中所述調(diào)整步驟包括當(dāng)該主存儲器陣列的該金屬位線電容值小于該參考陣列的該金屬位線電容值時(shí)，自該源極線剪下一段或多段。
12.如權(quán)利要求10所述的方法，其中所述調(diào)整步驟包含當(dāng)該主存儲器陣列的該金屬位線電容值大于該參考陣列的該金屬位線電容值時(shí)，自該源極線加上一段或多段。
全文摘要
一種非易失存儲電路，提供具有多個(gè)參考單元的參考存儲器，該參考存儲器通過互連導(dǎo)體條狀物在一組檢測放大器中共享。每一參考存儲器中具有的存儲單元的數(shù)目越多，就可以產(chǎn)生較大電流用以對多個(gè)源極線充電。所述多個(gè)源極線耦接至該互連導(dǎo)體條狀物，以產(chǎn)生與耦接至主存儲陣列中存儲單元的源極線的電容匹配。當(dāng)硅晶圓產(chǎn)出后，分別測量主存儲陣列源極線的電容值以及參考陣列源極線的電容值，從而決定是否進(jìn)行裁減。可通過裁減耦接至該互連導(dǎo)體條狀物與該參考存儲器的一組源極線之一來進(jìn)一步調(diào)整電容匹配，或者通過減掉源極線的一段或是增長源極線的一段。
文檔編號G11C16/26GK1877742SQ20061000938
公開日2006年12月13日 申請日期2006年2月28日 優(yōu)先權(quán)日2005年6月10日
發(fā)明者余傳英, 郭乃萍, 陳耕暉, 陳漢松, 洪俊雄 申請人:旺宏電子股份有限公司