專利名稱：動(dòng)態(tài)移位寄存器以及其禁止電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種移位寄存器，特別涉及一種移位寄存器的動(dòng)態(tài)移位寄存器級(jí)(stage)，其具有適用于顯示器的內(nèi)建禁止(disable)電路。
背景技術(shù)：
顯示器(例如，液晶顯示器(LCD)、電激發(fā)光顯示器、或是有機(jī)發(fā)光二極管顯示器等等)的幀，是由多個(gè)像素陳列所產(chǎn)生。因此，連續(xù)的脈沖是用來(lái)驅(qū)動(dòng)顯示器的基本信號(hào)。此外，連續(xù)脈沖由移位寄存電路所產(chǎn)生，因此移位寄存電路則是顯示器的驅(qū)動(dòng)電路中基本的單元。
圖11a和11b示出了由Huq所提出的美國(guó)專利編號(hào)5,343,899的移位寄存電路。在圖11a的移位寄存器1100中，移位寄存器級(jí)n-1、n、n+1、及n+2以串接結(jié)構(gòu)來(lái)耦接至另一者。在此串接結(jié)構(gòu)中，一移位寄存器級(jí)的輸出信號(hào)耦接至緊接連續(xù)的下一移位寄存器級(jí)的輸入端。舉例來(lái)說(shuō)，移位寄存器1100的串接結(jié)構(gòu)中的前一移位寄存器級(jí)n-1耦接至移位寄存器級(jí)n的輸入端12，移位寄存器級(jí)n的詳細(xì)電路圖如第11b圖所示。為了說(shuō)明，僅以四個(gè)移位寄存器級(jí)n-1、n、n+1、及n+2來(lái)說(shuō)明。然而，在移位寄存器1100的串接結(jié)構(gòu)中，移位寄存器級(jí)的數(shù)量實(shí)質(zhì)上更大。圖11a的時(shí)鐘產(chǎn)生器1101產(chǎn)生了三脈沖時(shí)鐘信號(hào)C1、C2、及C3，如圖12所示。
如圖11a、11b、及圖12所示，當(dāng)時(shí)鐘信號(hào)C3的脈沖提供至移位寄存器級(jí)n-1時(shí)，產(chǎn)生圖11a的信號(hào)OUTn-1。圖11a的信號(hào)OUTn-1形成于移位寄存器級(jí)n的輸入端12。由于高電平(HIGH)的信號(hào)OUTn-1通過(guò)操作像開關(guān)的晶體管18而耦接至節(jié)點(diǎn)18a，以形成控制信號(hào)P1。高電平的控制信號(hào)P1暫時(shí)地儲(chǔ)存在內(nèi)電極電容(未顯示)以及電容器CB。形成在第11b圖中輸出晶體管16的柵極的控制信號(hào)P1決定了輸出晶體管16的導(dǎo)通與否。當(dāng)時(shí)鐘信號(hào)C1發(fā)生時(shí)，形成在第11b圖的節(jié)點(diǎn)14或形成在輸出晶體管16的源極的時(shí)鐘信號(hào)C1，通過(guò)寄生內(nèi)電極電容CP與電容器CB耦接至輸出晶體管16的柵極或節(jié)點(diǎn)18a，以導(dǎo)通輸出晶體管16。因此，在晶體管17的漏極13產(chǎn)生了輸出脈沖信號(hào)OUTn。信號(hào)OUTn提供至圖11a的下一移位寄存器級(jí)n+1的輸入端。除了利用時(shí)鐘信號(hào)C2取代時(shí)鐘信號(hào)C1來(lái)導(dǎo)通對(duì)應(yīng)晶體管以外，移位寄存器級(jí)n+1的操作與移位寄存器級(jí)n相同。
晶體管25具有一漏-源(D-S)傳導(dǎo)路徑，其耦接于節(jié)點(diǎn)18a與一參考電位之間。當(dāng)晶體管25導(dǎo)通時(shí)，此參考電位足以關(guān)閉晶體管16。晶體管25的柵極耦接圖11a中隨后的移位寄存器級(jí)n+2的輸出端，且由輸出信號(hào)OUTn+2所控制。
然而，此現(xiàn)有移位寄存器級(jí)由前一移位寄存器級(jí)的輸出信號(hào)所使能(enable)，且由控制信號(hào)或由隨后的移位寄存器級(jí)的輸出信號(hào)所禁止(disable)。第一種禁止方法花費(fèi)了一個(gè)供入信號(hào)源，第二種禁止方法則具有跨越移位寄存器級(jí)的連接導(dǎo)線。在此現(xiàn)有移位寄存電路，動(dòng)態(tài)移位寄存器級(jí)n由下一移位寄存器級(jí)后的移位寄存器級(jí)所使能，例如移位寄存器級(jí)n+2。此現(xiàn)有移位寄存電路的電路布局因?yàn)轭~外需要的反饋而變?yōu)閺?fù)雜?？缭揭莆患拇嫫骷?jí)的連接導(dǎo)線也可能導(dǎo)致移位寄存電路系統(tǒng)的不穩(wěn)定。

發(fā)明內(nèi)容
本發(fā)明提供一種禁止電路。在一實(shí)施例中，禁止電路包括第一輸入端、第二輸入端、輸出端、第一參考導(dǎo)線、第二參考導(dǎo)線、以及第一至第六晶體管。第一參考導(dǎo)線接收第一電壓，且第二參考導(dǎo)線接收第二電壓。第一晶體管具有彼此耦接的柵極與漏極，以及源極，其中，第一晶體管的漏極耦接第一參考導(dǎo)線。第二晶體管的柵極耦接第一輸入端，其漏極耦接第一晶體管的源極，且其源極耦接該第二參考導(dǎo)線。第三晶體管具有柵極、漏極、以及源極，其柵極耦接第一晶體管的源極與第二晶體管的漏極，且其源極耦接輸出端。第四晶體管的柵極耦接第一輸入端，其漏極耦接第三晶體管的源極與輸出端，且其源極耦接第二參考導(dǎo)線。第五晶體管的柵極與漏極彼此耦接，其源極耦接第三晶體管的漏極，其中，第五晶體管的漏極耦接第一參考導(dǎo)線。第六晶體管的柵極耦接第二輸入端，其漏極耦接第三晶體管的漏極與第五晶體管的源極，且其源極耦接第二參考導(dǎo)線。在一實(shí)施例中，第一、第二、第三、第四、第五、及第六晶體管中至少一者為MOS薄膜晶體管。
在一實(shí)施例中，禁止電路耦接于動(dòng)態(tài)移位寄存單元，此動(dòng)態(tài)移位寄存單元具有接收輸入脈沖的輸入端以及輸出移位脈沖的輸出端。且在另一實(shí)施例中，禁止電路的輸出端耦接于動(dòng)態(tài)移位寄存單元。
本發(fā)明提供一種動(dòng)態(tài)移位寄存器，具有串連的多個(gè)動(dòng)態(tài)移位寄存器級(jí){SN}，N＝1、2…….、M，M為非零的正整數(shù)，其中，第N動(dòng)態(tài)移位寄存器級(jí)SN包括輸入端、輸出端、動(dòng)態(tài)移位寄存單元、以及禁止電路。第N動(dòng)態(tài)移位寄存器級(jí)SN的輸入端耦接第(N-1)動(dòng)態(tài)移位寄存器級(jí)SN-1的輸出端。第N動(dòng)態(tài)移位寄存器級(jí)SN的輸出端耦接第(N+1)動(dòng)態(tài)移位寄存器級(jí)SN+1的輸入端。動(dòng)態(tài)移位寄存單元的第一輸入端耦接第N動(dòng)態(tài)移位寄存器級(jí)SN的輸入端并接收輸入脈沖信號(hào)，其第二輸入端接收控制信號(hào)、其輸出端耦接第N動(dòng)態(tài)移位寄存器級(jí)SN的輸出端。禁止電路的第一輸入端耦接動(dòng)態(tài)移位寄存單元的第一輸入端，其第二輸入端耦接動(dòng)態(tài)移位寄存單元的輸出端，其輸出端耦接動(dòng)態(tài)移位寄存單元的第二輸入端。在一實(shí)施例中，動(dòng)態(tài)移位寄存器更包括接收第一電壓的第一參考導(dǎo)線以及接收第二電壓的第二參考導(dǎo)線。
在一實(shí)施例中，禁止電路包括第一至第六晶體管。第一晶體管具有彼此耦接的柵極與漏極，以及源極，其中，第一晶體管的漏極耦接第一參考導(dǎo)線。第二晶體管的柵極耦接禁止電路的第一輸入端，其漏極耦接第一晶體管的源極，且其源極耦接第二參考導(dǎo)線。第三晶體管柵極、漏極、以及源極，其柵極耦接第一晶體管的源極與第二晶體管的漏極，且其源極耦接禁止電路的輸出端。第四晶體管的柵極耦接禁止電路的第一輸入端，其漏極耦接第三晶體管的源極與禁止電路的該輸出端，且其源極耦接第二參考導(dǎo)線。第五晶體管的柵極與漏極彼此耦接，且其源極耦接第三晶體管的漏極，其中，第五晶體管的漏極耦接第一參考導(dǎo)線。第六晶體管的柵極耦接禁止電路的第二輸入端，其漏極耦接第三晶體管的漏極與第五晶體管的源極，且其源極耦接第二參考導(dǎo)線。在一實(shí)施例中，第一、第二、第三、第四、第五、及第六晶體管中至少一者為MOS薄膜晶體管。
在一實(shí)施例中，禁止電路于輸入脈沖期間或輸出脈沖期間產(chǎn)生輸出信號(hào)該動(dòng)態(tài)移位寄存單元，其中，輸入脈沖期間受來(lái)自禁止電路的第一輸入端的一第一輸入信號(hào)所影響，且輸出脈沖期間受來(lái)自該禁止電路的第二輸入端的第二輸入信號(hào)所影響。
在一實(shí)施例中，動(dòng)態(tài)移位寄存器更耦接一時(shí)鐘輸入信號(hào)，且動(dòng)態(tài)移位寄存單元包括第一至第四晶體管。第一晶體管具有柵極、源極以及漏極，其中，其柵極與源極耦接動(dòng)態(tài)移位寄存單元的第一輸入端。第二晶體管的柵極耦接第一晶體管的漏極，其漏極耦接時(shí)鐘輸入信號(hào)，且其源極耦接動(dòng)態(tài)移位寄存單元的輸出端。第三晶體管的柵極耦接動(dòng)態(tài)移位寄存單元的第二輸入端，其漏極耦接第二晶體管的柵極，且其源極耦接第二參考導(dǎo)線。第四晶體管的柵極耦接動(dòng)態(tài)移位寄存單元的第二輸入端，其漏極耦接動(dòng)態(tài)移位寄存單元的輸出端，且其源極耦接第二參考導(dǎo)線。每一動(dòng)態(tài)移位寄存單元接收來(lái)自動(dòng)態(tài)移位寄存單元的第一輸入端的輸入脈沖信號(hào)，且將輸入脈沖信號(hào)移位，接著，通過(guò)動(dòng)態(tài)移位寄存單元的輸出端將輸出信號(hào)輸出，以作為第(N+1)動(dòng)態(tài)移位寄存器級(jí)SN+1的輸入信號(hào)，藉此產(chǎn)生多個(gè)連續(xù)的脈沖移位時(shí)鐘信號(hào)。在一實(shí)施例中，第一、第二、第三、及第四晶體管中至少一者為MOS薄膜晶體管。
在另一實(shí)施例中，動(dòng)態(tài)移位寄存器更耦接一第一時(shí)鐘輸入信號(hào)，且動(dòng)態(tài)移位寄存單元包括第一至第四晶體管。第一晶體管具有柵極、源極、以及漏極，其柵極與源極耦接動(dòng)態(tài)移位寄存單元的第一輸入端。第二晶體管的柵極耦接第一晶體管的漏極，其漏極耦接該第一時(shí)鐘輸入信號(hào)，且其源極耦接動(dòng)態(tài)移位寄存單元的輸出端。第三晶體管的柵極耦接動(dòng)態(tài)移位寄存單元的第二輸入端，其漏極耦接第二晶體管的柵極，且其源極耦接動(dòng)態(tài)移位寄存單元的輸出端。第四晶體管的柵極耦接動(dòng)態(tài)移位寄存單元的第二輸入端，其漏極耦接動(dòng)態(tài)移位寄存單元的輸出端，且其源極耦接第二參考導(dǎo)線。每一動(dòng)態(tài)移位寄存單元接收來(lái)自動(dòng)態(tài)移位寄存單元的第一輸入端的輸入脈沖信號(hào)，且將輸入脈沖信號(hào)移位，接著，通過(guò)動(dòng)態(tài)移位寄存單元的輸出端將一輸出信號(hào)輸出，以作為第(N+1)動(dòng)態(tài)移位寄存器級(jí)SN+1的輸入信號(hào)，藉此產(chǎn)生多個(gè)連續(xù)的脈沖移位時(shí)鐘信號(hào)。在一實(shí)施例中，第一、第二、第三、及第四晶體管中至少一者為MOS薄膜晶體管。
在一實(shí)施例中，動(dòng)態(tài)移位寄存器更耦接第二時(shí)鐘輸入信號(hào)，其與第一時(shí)鐘輸入信號(hào)互為反相。在另一實(shí)施例中，第一及第二時(shí)鐘輸入信號(hào)交替地由多個(gè)動(dòng)態(tài)移位寄存器級(jí)接收，使得當(dāng)?shù)贜動(dòng)態(tài)移位寄存器級(jí)SN接收第一時(shí)鐘輸入信號(hào)時(shí)，第(N+1)動(dòng)態(tài)移位寄存器級(jí)SN+1接收第二時(shí)鐘輸入信號(hào)，反之亦然。
本發(fā)明提供一種動(dòng)態(tài)移位寄存器，具有串連的多個(gè)動(dòng)態(tài)移位寄存器級(jí){SN}，N＝1、2…….、M，M為非零的正整數(shù)，其中，第N動(dòng)態(tài)移位寄存器級(jí)SN包括輸入端、輸出端、動(dòng)態(tài)移位寄存單元、以及禁止電路。第N動(dòng)態(tài)移位寄存器級(jí)SN的輸入端耦接第(N-1)動(dòng)態(tài)移位寄存器級(jí)SN-1的輸出端。第N動(dòng)態(tài)移位寄存器級(jí)SN的輸出端耦接第(N+1)動(dòng)態(tài)移位寄存器級(jí)SN+1的輸入端。動(dòng)態(tài)移位寄存單元的第一輸入端耦接第N動(dòng)態(tài)移位寄存器級(jí)SN的輸入端并接收輸入脈沖信號(hào)，其第二輸入端接收控制信號(hào)，其第一輸出端耦接第N動(dòng)態(tài)移位寄存器級(jí)SN的輸出端，動(dòng)態(tài)移位寄存單元還具有第二輸出端。禁止電路的第一輸入端耦接動(dòng)態(tài)移位寄存單元的第一輸入端，其第二輸入端耦接動(dòng)態(tài)移位寄存單元的第二輸出端，以及其輸出端耦接動(dòng)態(tài)移位寄存單元的第二輸入端。在一實(shí)施例中，動(dòng)態(tài)移位寄存器更包括接收第一電壓的第一參考導(dǎo)線以及接收第二電壓的第二參考導(dǎo)線。
在一實(shí)施例中，禁止電路包括第一至第六晶體管。第一晶體管具有柵極、漏極、以及源極，其柵極與漏極彼此耦接，其中，第一晶體管的漏極耦接第一參考導(dǎo)線。第二晶體管的柵極耦接禁止電路的第一輸入端，其漏極耦接第一晶體管的源極，其源極耦接第二參考導(dǎo)線。第三晶體管柵極、漏極、以及源極，其柵極耦接第一晶體管的源極與第二晶體管的漏極，且其源極耦接禁止電路的輸出端。第四晶體管的柵極耦接禁止電路的第一輸入端，其漏極耦接第三晶體管的源極與禁止電路的輸出端，且其源極耦接第二參考導(dǎo)線。第五晶體管的柵極與漏極彼此耦接，且其源極耦接第三晶體管的漏極，其中，第五晶體管的漏極耦接第一參考導(dǎo)線。第六晶體管的柵極耦接禁止電路的第二輸入端，其漏極耦接第三晶體管的漏極與第五晶體管的源極，且其源極耦接第二參考導(dǎo)線。在一實(shí)施例中，第一、第二、第三、第四、第五、及第六晶體管中至少一者為MOS薄膜晶體管。
在一實(shí)施例中，禁止電路于輸入脈沖期間或輸出脈沖期間產(chǎn)生輸出信號(hào)給動(dòng)態(tài)移位寄存單元，輸入脈沖期間受來(lái)自禁止電路的第一輸入端的第一輸入信號(hào)所影響，且輸出脈沖期間受來(lái)自禁止電路的第二輸入端的第二輸入信號(hào)所影響。
在一實(shí)施例中，動(dòng)態(tài)移位寄存器更耦接時(shí)鐘輸入信號(hào)，且動(dòng)態(tài)移位寄存單元包括第一至第六晶體管。第一晶體管具有柵極、源極以及漏極，其柵極與源極耦接動(dòng)態(tài)移位寄存單元的第一輸入端。第二晶體管的柵極耦接第一晶體管的漏極，其漏極耦接時(shí)鐘輸入信號(hào)，且其源極耦接動(dòng)態(tài)移位寄存單元的第二輸出端。第三晶體管的柵極耦接動(dòng)態(tài)移位寄存單元的第二輸入端，其漏極耦接第二晶體管的柵極，且其源極耦接第二參考導(dǎo)線。第四晶體管的柵極耦接動(dòng)態(tài)移位寄存單元的第二輸入端，其漏極耦接動(dòng)態(tài)移位寄存單元的第二輸出端，且其源極耦接第二參考導(dǎo)線。第五晶體管的柵極耦接第一晶體管的漏極，其漏極耦接時(shí)鐘輸入信號(hào)，且其源極耦接動(dòng)態(tài)移位寄存單元的第一輸出端。第六晶體管的柵極耦接動(dòng)態(tài)移位寄存單元的第二輸入端，其漏極耦接動(dòng)態(tài)移位寄存單元的第一輸出端，且其源極耦接第二參考導(dǎo)線。動(dòng)態(tài)移位寄存單元接收來(lái)自動(dòng)態(tài)移位寄存單元的第一輸入端的輸入脈沖信號(hào)，且將輸入脈沖信號(hào)移位，接著，通過(guò)動(dòng)態(tài)移位寄存單元的該第一輸出端將輸出信號(hào)輸出，以作為第(N+1)動(dòng)態(tài)移位寄存器級(jí)SN+1的輸入信號(hào)，藉此產(chǎn)生多個(gè)連續(xù)的脈沖移位時(shí)鐘信號(hào)。在一實(shí)施例中，第一、第二、第三、第四、第五、及第六晶體管中至少一者為MOS薄膜晶體管。
在另一實(shí)施例中，動(dòng)態(tài)移位寄存器更耦接時(shí)鐘輸入信號(hào)，且動(dòng)態(tài)移位寄存單元包括第一至第六晶體管。第一晶體管具有柵極、源極以及漏極，其柵極與源極耦接動(dòng)態(tài)移位寄存單元的第一輸入端。第二晶體管的柵極耦接第一晶體管的漏極，其漏極耦接時(shí)鐘輸入信號(hào)，且其源極耦接動(dòng)態(tài)移位寄存單元的第二輸出端。第三晶體管的柵極耦接動(dòng)態(tài)移位寄存單元的第二輸入端，其漏極耦接第二晶體管的柵極，且其源極耦接動(dòng)態(tài)移位寄存單元的第二輸出端。第四晶體管的柵極耦接動(dòng)態(tài)移位寄存單元的第二輸入端，其漏極耦接動(dòng)態(tài)移位寄存單元的第二輸出端，且其源極耦接第二參考導(dǎo)線。第五晶體管的柵極耦接第一晶體管的漏極，其漏極耦接時(shí)鐘輸入信號(hào)，且其源極耦接動(dòng)態(tài)移位寄存單元的第一輸出端。第六晶體管的柵極耦接動(dòng)態(tài)移位寄存單元的第二輸入端，其漏極耦接動(dòng)態(tài)移位寄存單元的第一輸出端，且其源極耦接第二參考導(dǎo)線。動(dòng)態(tài)移位寄存單元接收來(lái)自動(dòng)態(tài)移位寄存單元的第一輸入端的輸入脈沖信號(hào)，且將輸入脈沖信號(hào)移位，接著，通過(guò)動(dòng)態(tài)移位寄存單元的該第一輸出端將輸出信號(hào)輸出，以作為第(N+1)動(dòng)態(tài)移位寄存器級(jí)SN+1的輸入信號(hào)，藉此產(chǎn)生多個(gè)連續(xù)的脈沖移位時(shí)鐘信號(hào)。在一實(shí)施例中第一、第二、第三、第四、第五、及第六晶體管中至少一者為MOS薄膜晶體管。
為使本發(fā)明的上述目的、特征和優(yōu)點(diǎn)能更明顯易懂，下文特舉一較佳實(shí)施例，并配合附圖，作詳細(xì)說(shuō)明如下。


圖1示出了根據(jù)本發(fā)明一實(shí)施例的移位寄存器的禁止電路示意圖。
圖2示出了根據(jù)本發(fā)明一實(shí)施例，具有移位寄存單元與內(nèi)建禁止電路的移位寄存器級(jí)的方塊圖。
圖3示出了根據(jù)本發(fā)明另一實(shí)施例，具有移位寄存單元與內(nèi)建禁止電路的移位寄存器級(jí)的方塊圖。
圖4示出了根據(jù)本發(fā)明實(shí)施例，具有內(nèi)建禁止電路的移位寄存器級(jí)的電路示意圖。
第5示出了圖4的詳細(xì)禁止電路示意圖。
圖6示出了根據(jù)本發(fā)明實(shí)施例的移位寄存器級(jí)的時(shí)序圖。
圖7a示出了根據(jù)本發(fā)明一實(shí)施例，具有內(nèi)建禁止電路的移位寄存器級(jí)的示意圖。
圖7b示出了圖7a的詳細(xì)禁止電路示意圖。
圖8示出了根據(jù)本發(fā)明一實(shí)施例，具有內(nèi)建禁止電路的移位寄存器級(jí)的示意圖。
圖9示出了根據(jù)本發(fā)明另一實(shí)施例，具有內(nèi)建禁止電路的移位寄存器級(jí)的示意圖。
圖10示出了根據(jù)本發(fā)明實(shí)施例，內(nèi)建禁止電路且串接的移位寄存器級(jí)的示意圖。
圖11a和11b示出了由Huq所提出的美國(guó)專利編號(hào)5,343,899的移位寄存電路。
圖12示出了圖11a中，輸出信號(hào)與對(duì)應(yīng)的時(shí)鐘信號(hào)的時(shí)序圖。
附圖符號(hào)說(shuō)明100～禁止電路；110～第一輸入端；120～第二輸入端；130～輸出142～第一參考導(dǎo)線；144～第二參考導(dǎo)線；T1…T6～晶體管；VDD～第一電壓；VSS～第二電壓；200～動(dòng)態(tài)移位寄存器級(jí)；210～動(dòng)態(tài)移位寄存單元；220～第一輸入端；230～第二輸入端；240～輸出端；300～動(dòng)態(tài)移位寄存器級(jí)；310～動(dòng)態(tài)移位寄存單元；320～第一輸入端；330～第二輸入端；340～第一輸出端；350～第二輸出端；400～動(dòng)態(tài)移位寄存器級(jí)；420～第一輸入端；430～第二輸入端；440～輸出端；CK～時(shí)鐘輸入信號(hào)；Q1…Q4～晶體管；1、2～節(jié)點(diǎn)；602、604、606～時(shí)間區(qū)間；
610、620、630、640、650～信號(hào)波形；700～動(dòng)態(tài)移位寄存器級(jí)；720～第一輸入端；730～第二輸入端；740～輸出端；800～動(dòng)態(tài)移位寄存器級(jí)；820～第一輸入端；830～第二輸入端；840～第一輸出端；850～第二輸出端；Q5…Q6～晶體管；900～動(dòng)態(tài)移位寄存器級(jí)；920～第一輸入端；930～第二輸入端；940～第一輸出端；950～第二輸出端；1000～動(dòng)態(tài)移位寄存器；1010～第(N-1)動(dòng)態(tài)移位寄存器級(jí)；1020～第N動(dòng)態(tài)移位寄存器級(jí)；XCK，～反相時(shí)鐘輸入信號(hào)；1100～移位寄存器；1101～時(shí)鐘產(chǎn)生器；12～輸入端；13～漏極；14～節(jié)點(diǎn)；16～輸出晶體管；17～晶體管；18～晶體管；18a～節(jié)點(diǎn)；C1、C2、C3～時(shí)鐘信號(hào)；CB～電容器；CP～寄生內(nèi)電極電容；D～漏極；n-1、n、n+1、n+2～移位寄存器級(jí)；P1～控制信號(hào)；S～源極。
具體實(shí)施例方式
本發(fā)明的實(shí)施例將配合相關(guān)的附圖1至10來(lái)說(shuō)明。根據(jù)本發(fā)明的目的，此事具體及大體的敘述，本發(fā)明涉及一種移位寄存器，其具有內(nèi)建的禁止(disable)電路。
圖1示出了根據(jù)本發(fā)明實(shí)施例的移位寄存器的禁止電路100。在此實(shí)施例中，禁止電路100包括第一輸入端110、第二輸入端120、輸出端130、接收第一電壓VDD的第一參考導(dǎo)線142、接收第二電壓VSS的第二參考導(dǎo)線144、第一晶體管T1、第二晶體管T2、第三晶體管T3、第四晶體管T4、第五晶體管T5以及第六晶體管T6。晶體管T1及T2形成第一反向器給予禁止電路100的第一輸入端110。當(dāng)?shù)谝惠斎攵?10接收高電壓電平(HIGH)信號(hào)時(shí)，晶體管T2的柵極轉(zhuǎn)為高電壓電平，其導(dǎo)通了晶體管T2的漏-源極(S-D)傳導(dǎo)路徑，且晶體管T2的漏極轉(zhuǎn)為低電壓電平(LOW)，接著，一低電壓電平信號(hào)傳送至第一反向器的輸出端，例如晶體管T3的柵極。在晶體管T3的柵極的低電壓電平信號(hào)關(guān)閉了晶體管T3。另一方面，在第一輸入端110的高電壓電平信號(hào)也使得晶體管T4的柵極轉(zhuǎn)為高電壓電平，以導(dǎo)通晶體管T4，且晶體管T4的漏極轉(zhuǎn)為低電壓電平。因此，當(dāng)?shù)谝惠斎攵?10轉(zhuǎn)為高電壓電平時(shí)，輸出端130將轉(zhuǎn)為低電壓電平。
晶體管T5及T6形成了第二反向器。當(dāng)?shù)谝惠斎攵?10轉(zhuǎn)為低電壓電平且第二輸入端120轉(zhuǎn)為高電壓電平時(shí)，輸出端130轉(zhuǎn)為低電壓電平。當(dāng)?shù)谝惠斎攵?10轉(zhuǎn)為低電壓電平且第二輸入端120轉(zhuǎn)為低電壓電平時(shí)，輸出端130則轉(zhuǎn)為高電壓電平。禁止電路100通常連接移位寄存單元的一禁止晶體管及pull-normal晶體管。禁止電路100接收來(lái)自第一輸入端110的輸入脈沖信號(hào)以及來(lái)自第二輸入端120的輸入脈沖信號(hào)，以產(chǎn)生禁止脈沖信號(hào)，其通過(guò)輸出端130來(lái)控制移位寄存單元的禁止晶體管及pull-normal晶體管的開關(guān)。所產(chǎn)生的禁止脈沖信號(hào)的電壓電平，一般是能導(dǎo)通禁止晶體管及pull-normal晶體管的電壓電平。在輸入脈沖信號(hào)或輸出脈沖信號(hào)的脈沖期間內(nèi)，所產(chǎn)生的禁止信號(hào)的電壓電平為關(guān)閉禁止晶體管及pull-normal晶體管的電壓電平。所產(chǎn)生的禁止信號(hào)存在于輸入脈沖信號(hào)或輸出脈沖信號(hào)的脈沖期間內(nèi)，且在其它時(shí)間，維持移位寄存單元的輸出信號(hào)在低電壓電平，使得移位寄存單元的輸出信號(hào)因此而處于非使能狀態(tài)。
動(dòng)態(tài)移位寄存器包括多個(gè)(N)串連的動(dòng)態(tài)移位寄存器級(jí)(shift registerstage)200{SN}，其中，N＝1、2…….、M，M為非零的正整數(shù)。每一動(dòng)態(tài)移位寄存器級(jí)SN具有耦接第(N-1)動(dòng)態(tài)移位寄存單元SN-1的輸出端的一輸入端、耦接第(N+1)動(dòng)態(tài)移位寄存單元SN+1的輸出端的一輸出端、一動(dòng)態(tài)移位寄存單元、以及一禁止電路。動(dòng)態(tài)移位寄存器更包括時(shí)鐘輸入信號(hào)CK、接收第一電壓VDD的第一參考導(dǎo)線、以及接收第二電壓VSS的第二參考導(dǎo)線。時(shí)鐘輸入信號(hào)CK、第一參考導(dǎo)線、以及第二參考導(dǎo)線是動(dòng)態(tài)移位寄存器中所有組件都可利用的。動(dòng)態(tài)移位寄存器產(chǎn)生多個(gè)連續(xù)脈沖移位時(shí)鐘信號(hào)以驅(qū)動(dòng)顯示器，例如液晶顯示器、電激發(fā)光顯示器、或有機(jī)發(fā)光二極管顯示器等等。
圖2示出了本發(fā)明一實(shí)施例的移位寄存器級(jí)200的方塊圖。移位寄存器級(jí)200具有動(dòng)態(tài)移位寄存單元210及禁止電路100。移位寄存單元210具有第一輸入端220、第二輸入端230、以及輸出端240。禁止電路100具有第一輸入端110、第二輸入端120、以及輸出端130。移位寄存單元210的第一輸入端220耦接禁止電路100的第一輸入端110以形成移位寄存器級(jí)200的輸入端。移位寄存單元210的第二輸入端230耦接禁止電路100的輸出端130。移位寄存單元210的輸出端240耦接禁止電路100的第二輸入端120以形成移位寄存器級(jí)200的輸出端。
圖3示出了根據(jù)本發(fā)明另一實(shí)施例的移位寄存器級(jí)的方塊圖。移位寄存器級(jí)300具有動(dòng)態(tài)移位寄存單元310及禁止電路100。移位寄存單元310具有第一輸入端320、第二輸入端330、第一輸出端340、以及第二輸出端350。禁止電路100具有第一輸入端110、第二輸入端120、以及輸出端130。移位寄存單元310的第一輸入端320耦接禁止電路100的第一輸入端110以形成移位寄存器級(jí)300的輸入端。移位寄存單元310的第二輸入端330耦接禁止電路100的輸出端130。移位寄存單元310的第二輸出端350耦接禁止電路100的輸出端120。移位寄存器級(jí)200的輸出端耦接移位寄存單元310的第一輸出端340。
圖4示出了根據(jù)本發(fā)明實(shí)施例發(fā)移位寄存器級(jí)。圖5示出了圖4的詳細(xì)禁止電路示意圖。圖6示出了圖5的移位寄存器級(jí)的時(shí)序圖。參閱圖4，動(dòng)態(tài)移位寄存器級(jí)400包括移位寄存單元以及禁止電路100。移位寄存單元包括輸入晶體管Q1、輸出晶體管Q2、禁止晶體管Q3、pull-normal晶體管Q4、第一輸入端420、第二輸入端430、輸出端440、時(shí)鐘輸入信號(hào)CK、接收第一電壓VDD的第一參考導(dǎo)線142、以及接收第二電壓VSS的第二參考導(dǎo)線144。禁止電路100包括具有兩晶體管T1及T2的第一反向器、具有兩晶體管T5及T6的第二反向器、輸出晶體管T3、以及pull-low晶體管T4、第一輸入端110、第二輸入端120、以及輸出端130。時(shí)鐘輸入信號(hào)CK的互補(bǔ)信號(hào)波形如圖6的信號(hào)波形610所示。移位寄存器級(jí)400的輸入端耦接前一移位寄存器級(jí)的輸出端(N-1)OUT，而通過(guò)移位寄存器級(jí)400的輸入端的輸入信號(hào)如圖6的信號(hào)波形620所示。在時(shí)間區(qū)間602的開始，第N移位寄存器級(jí)400接收來(lái)自前一級(jí)(第N-1移位寄存器級(jí))的輸入信號(hào)(N-1)OUT。輸入晶體管Q1的柵極與源極耦接高電壓電平，以導(dǎo)通輸出晶體管Q2，使得時(shí)鐘輸入信號(hào)CK傳送至輸出晶體管Q2的源極，其中，輸出晶體管Q2的源極作為第N移位寄存器級(jí)的輸出端。在輸入脈沖期間，時(shí)鐘輸入信號(hào)CK處于低電壓電平，使得輸出端(N)OUT也處于低電壓電平。
在圖5中，節(jié)點(diǎn)2耦接在晶體管Q3及Q4的柵極，且作為移位寄存器級(jí)400的內(nèi)建禁止電路100的輸出端。在輸入脈沖期間，晶體管T4由輸入脈沖信號(hào)所導(dǎo)通，且晶體管T3被反向的輸入脈沖信號(hào)所關(guān)閉，使得節(jié)點(diǎn)2下拉至低電壓電平，以關(guān)閉晶體管Q3及Q4，如圖6的信號(hào)波形650所示，其中，反向的輸入脈沖信號(hào)由具有晶體管1及T2的反向器所產(chǎn)生。
在輸入脈沖信號(hào)切換為低電壓電平且時(shí)鐘輸入信號(hào)CK切換為高電壓電平后，移位寄存器級(jí)400的輸出端440((N)OUT)使得時(shí)鐘輸入信號(hào)CK切換為高電壓電平，如圖6中時(shí)間區(qū)間604的起始所示。如圖6所示，藉由來(lái)自移位寄存器級(jí)的輸出端440過(guò)形成在晶體管2的柵極與源極間的寄生電容而傳送的電壓，節(jié)點(diǎn)1的信號(hào)640因此提升至更高的電壓電平。當(dāng)輸入脈沖信號(hào)波形620位于標(biāo)準(zhǔn)低電壓電平時(shí)，晶體管T4關(guān)閉，且晶體管T3導(dǎo)通，使得節(jié)點(diǎn)2的電壓電平根據(jù)具有晶體管T5及T6的第二反向器而決定。第二反向器的輸入信號(hào)為正處于高電壓電平的輸出端440的信號(hào)((N)OUT)，節(jié)點(diǎn)2維持在低電壓電平，以維持晶體管Q3及Q4處于關(guān)閉狀態(tài)。
如圖6的時(shí)間區(qū)間606的起始所示，在時(shí)鐘輸入信號(hào)CK由高電壓電平切換為低電壓電平后，移位寄存器級(jí)的輸出端440((N)OUT)也由高電壓電平切換為低電壓電平，使得第二反向器的輸出端由低電壓電平變?yōu)楦唠妷弘娖?，?jié)點(diǎn)2的電壓電平也是如此，如圖6的信號(hào)波形650所示。在此情況下，晶體管Q3及Q4被導(dǎo)通，且節(jié)點(diǎn)2下拉至低電壓電平以關(guān)閉輸出晶體管Q2。之后，移位寄存器級(jí)400的輸出端440通過(guò)pull-normal晶體管Q4連接至低電壓源VSS而維持在低電壓電平。因此，移位寄存器級(jí)400的輸出端((N)OUT)，如圖6的移位信號(hào)脈沖630所示。
相同的操作重復(fù)于動(dòng)態(tài)移位寄存器的每一移位寄存器級(jí)，以產(chǎn)生多個(gè)連續(xù)的脈沖移位時(shí)鐘信號(hào)。
圖7a示出了根據(jù)本發(fā)明另一實(shí)施例的移位寄存器級(jí)。圖7b示出了圖7a的詳細(xì)禁止電路示意圖。參閱第7a及7b圖，動(dòng)態(tài)移位寄存器級(jí)700具有一移位寄存單元以及一禁止電路100。移位寄存單元包括輸入晶體管Q1、輸出晶體管Q2、禁止晶體管Q3、pull-normal晶體管Q4、第一輸入端720、第二輸入端730、輸出端740、時(shí)鐘輸入信號(hào)CK、接收第一電壓VDD的第一參考導(dǎo)線142、以及接收第二電壓VSS的第二參考導(dǎo)線144。禁止電路100包括具有兩晶體管T1及T2的第一反向器、具有兩晶體管T5及T6的第二反向器、輸出晶體管T3、pull-low晶體管T4、第一輸入端110、第二輸入端120、以及輸出端130。此實(shí)施例的動(dòng)態(tài)移位寄存器級(jí)700是先前敘述第4及5圖的動(dòng)態(tài)移位寄存器級(jí)400的變化。其操作為相似的原理，因此其操作在此省略不再重復(fù)。
圖8示出了根據(jù)本發(fā)明一實(shí)施例的移位寄存器級(jí)。參閱圖8，動(dòng)態(tài)移位寄存器級(jí)800具有一移位寄存單元以及一禁止電路100。移位寄存單元包括輸入晶體管Q1、第一輸出晶體管Q2、禁止晶體管Q3、第一pull-normal晶體管Q4、第二輸出晶體管Q5、第二pull-normal晶體管Q6、第一輸入端820、第二輸入端830、第一輸出端840、第二輸出端850、時(shí)鐘輸入信號(hào)CK、接收第一電壓VDD的第一參考導(dǎo)線142、以及接收第二電壓VSS的第二參考導(dǎo)線144。禁止電路100包括具有兩晶體管T1及T2的第一反向器、具有兩晶體管T5及T6的第二反向器、輸出晶體管T3、pull-low晶體管T4、第一輸入端110、第二輸入端120、以及輸出端130。動(dòng)態(tài)移位寄存器級(jí)800(SN)的輸入端為前一移位寄存器級(jí)的輸出端820((N-1)OUT)。當(dāng)?shù)贜移位寄存器級(jí)800接收來(lái)自前一移位寄存器級(jí)(SN-1)的輸出端的輸入脈沖信號(hào)((N-1)OUT)時(shí)，晶體管Q1的柵極與源極變?yōu)楦唠妷弘娖?，且晶體管Q5的柵極變?yōu)楦唠妷弘娖?，以?dǎo)通晶體管Q5，使得時(shí)鐘輸入端CL的時(shí)鐘信號(hào)傳送至晶體管Q5的源極，其中，晶體管Q5的源極為移位寄存器級(jí)800(SN)的輸出端。在輸入脈沖期間，時(shí)鐘輸入信號(hào)CK為低電壓電平，使得輸出端((N)OUT)也處于低電壓電平。
移位寄存器級(jí)800的內(nèi)建禁止電路的輸出端耦接晶體管Q3、Q4、及Q6的柵極。在輸入脈沖期間，禁止電路100的第一輸入端110藉由輸入脈沖而開啟，且禁止電路100的輸出端130則轉(zhuǎn)為低電壓電平以關(guān)閉晶體管Q3、Q4、及Q6。
在輸入脈沖轉(zhuǎn)為低電壓電平且時(shí)鐘輸入信號(hào)CK轉(zhuǎn)為高電壓電平后，移位寄存器級(jí)800的第一輸出端840及第二輸出端850隨著時(shí)鐘輸入信號(hào)CK而轉(zhuǎn)為高電壓電平。當(dāng)輸入脈沖信號(hào)處于標(biāo)準(zhǔn)低電壓電平時(shí)，禁止電路100的輸出端130則由與禁止電路100的第二輸入端120的互為反相的信號(hào)來(lái)決定。由于禁止電路100的第二輸入端120的反相信號(hào)現(xiàn)為高電壓電平，輸出端130則維持在低電壓電平以使晶體管Q3、Q4、以及Q6保持在關(guān)閉狀態(tài)。
在時(shí)鐘輸入信號(hào)CK由高電壓電平切換為低電壓電平后，移位寄存器級(jí)800的第一輸出端840與第二輸出端850也由高電壓電平切換為低電壓電平，使得禁止電路100的輸出端130由低電壓電平切變?yōu)楦唠妷弘娖?。在此情況下，晶體管Q3、Q4以及Q6導(dǎo)通，接著晶體管Q2的柵極下拉至低電壓電平，以關(guān)閉晶體管Q2。之后，移位寄存器級(jí)800的第一輸出端840通過(guò)晶體管Q6耦接于低電壓VSS而維持在低電壓電平。
相同的操作重復(fù)于動(dòng)態(tài)移位寄存器的每一移位寄存器級(jí)，以產(chǎn)生多個(gè)連續(xù)的脈沖移位時(shí)鐘信號(hào)。
圖9示出了根據(jù)本發(fā)明另一實(shí)施例的移位寄存器級(jí)，其具有圖3的動(dòng)態(tài)移位寄存器級(jí)300的架構(gòu)。參閱圖9，動(dòng)態(tài)移位寄存器級(jí)900具有一移位寄存單元以及一禁止電路100。移位寄存單元包括輸入晶體管Q1、第一輸出晶體管Q2、禁止晶體管Q3、第一pull-normal晶體管Q4、第二輸出晶體管Q5、第二pull-normal晶體管Q6、第一輸入端920、第二輸入端930、第一輸出端940、第二輸出端950、時(shí)鐘輸入信號(hào)CK、接收第一電壓VDD的第一參考導(dǎo)線142、以及接收第二電壓VSS的第二參考導(dǎo)線144。禁止電路100包括具有兩晶體管T1及T2的第一反向器、具有兩晶體管T5及T6的第二反向器、輸出晶體管T3、pull-low晶體管T4、第一輸入端110、第二輸入端120、以及輸出端130。。此實(shí)施例的動(dòng)態(tài)移位寄存器級(jí)900是先前敘述圖8的動(dòng)態(tài)移位寄存器級(jí)800的變化。其操作在相似的原理，因此其操作在此省略不再重復(fù)。
與動(dòng)態(tài)移位寄存器級(jí)400與700比較起來(lái)，兩個(gè)晶體管Q5及Q6額外地加入至動(dòng)態(tài)移位寄存器級(jí)800與900，其將移位寄存器級(jí)的輸出端((N)OUT)與禁止電路100的第二輸入端120做區(qū)隔。此兩實(shí)施例適用于大量輸出電容負(fù)載。
由于使用互補(bǔ)的時(shí)鐘輸入信號(hào)CK，對(duì)于兩連續(xù)的移位寄存器級(jí)SN-1及SN而言，舉例來(lái)說(shuō)，此兩移位寄存器級(jí)的輸出端于時(shí)鐘輸入信號(hào)CK的不同信號(hào)緣導(dǎo)通或關(guān)閉。假使第(N-1)移位寄存器級(jí)SN-1的輸出端在時(shí)鐘輸入信號(hào)CK的上升緣開啟，則第N移位寄存器級(jí)SN的輸出端在時(shí)鐘輸入信號(hào)CK的下降緣開啟。二者擇一地，另一時(shí)鐘輸入信號(hào)ZCK與時(shí)鐘輸入信號(hào)CK互為反相，由圖10的動(dòng)態(tài)移位寄存器1000來(lái)介紹。在此實(shí)施例中，第一時(shí)鐘輸入信號(hào)CK與第二時(shí)鐘輸入信號(hào)XCK交替地由多個(gè)動(dòng)態(tài)移位寄存器級(jí)所接收，使得假使第(N-1)動(dòng)態(tài)移位寄存器級(jí)SN-1接收第一時(shí)鐘輸入信號(hào)CK，第N動(dòng)態(tài)移位寄存器級(jí)S1則接收第二時(shí)鐘輸入信號(hào)XCK；反之亦然。在圖10中，示出了第(N-1)動(dòng)態(tài)移位寄存器級(jí)1010及第N動(dòng)態(tài)移位寄存器級(jí)1020。第(N-1)動(dòng)態(tài)移位寄存器級(jí)1010耦接反相時(shí)鐘輸入信號(hào)XCK，且第N動(dòng)態(tài)移位寄存器級(jí)1020耦接時(shí)鐘輸入信號(hào)CK。在此實(shí)施例中，所有的動(dòng)態(tài)移位寄存器級(jí)的輸出信號(hào)精確地在相同的信號(hào)緣上開啟或?qū)?，不是在時(shí)鐘輸入信號(hào)CK及反相時(shí)鐘輸入信號(hào)XCK的上升緣就是下降緣。此動(dòng)態(tài)移位寄存器級(jí)的協(xié)調(diào)性與穩(wěn)定性隨著此修改而增加。本發(fā)明雖以較佳實(shí)施例揭露如上，然其并非用以限定本發(fā)明的范圍，任何所屬技術(shù)領(lǐng)域中具有通常知識(shí)者，在不脫離本發(fā)明的精神和范圍內(nèi)，當(dāng)可做些許的更動(dòng)與潤(rùn)飾，因此本發(fā)明的保護(hù)范圍當(dāng)視本發(fā)明的申請(qǐng)專利范圍所界定者為準(zhǔn)。
權(quán)利要求
1.一種動(dòng)態(tài)移位寄存器，具有串連的多個(gè)動(dòng)態(tài)移位寄存器級(jí){SN}，N＝1、2……、M，M為非零的正整數(shù)，其中，該第N動(dòng)態(tài)移位寄存器級(jí)SN包括一輸入端，耦接該第(N-1)動(dòng)態(tài)移位寄存器級(jí)SN-1的一輸出端；一輸出端，耦接該第(N+1)動(dòng)態(tài)移位寄存器級(jí)SN+1的一輸入端；一動(dòng)態(tài)移位寄存單元，具有耦接該第N動(dòng)態(tài)移位寄存器級(jí)SN的該輸入端并接收一輸入脈沖信號(hào)的一第一輸入端、接收一控制信號(hào)的一第二輸入端、以及耦接該第N動(dòng)態(tài)移位寄存器級(jí)SN的該輸出端的一輸出端；以及一禁止電路，具有耦接該動(dòng)態(tài)移位寄存單元的該第一輸入端的一第一輸入端、耦接該動(dòng)態(tài)移位寄存單元的該輸出端的一第二輸入端、以及耦接該動(dòng)態(tài)移位寄存單元的該第二輸入端的一輸出端。
2.如權(quán)利要求1所述的動(dòng)態(tài)移位寄存器，更包括接收一第一電壓的一第一參考導(dǎo)線以及接收一第二電壓的一第二參考導(dǎo)線，其中，該禁止電路包括一第一晶體管，具有彼此耦接的一柵極與一漏極，以及一源極，其中，該第一晶體管的漏極耦接該第一參考導(dǎo)線；一第二晶體管，具有耦接該禁止電路的該第一輸入端的一柵極、耦接該第一晶體管的源極的一漏極、以及耦接該第二參考導(dǎo)線的一源極；一第三晶體管，具有耦接該第一晶體管的源極與該第二晶體管的漏極的一柵極、一漏極、以及耦接該禁止電路的該輸出端的一源極；一第四晶體管，具有耦接該禁止電路的該第一輸入端的一柵極、耦接該第三晶體管的源極與該禁止電路的該輸出端的一漏極、以及耦接該第二參考導(dǎo)線的一源極；一第五晶體管，具有彼此耦接的一柵極與一漏極，以及耦接該第三晶體管的漏極的一源極，其中，該第五晶體管的漏極耦接該第一參考導(dǎo)線；以及一第六晶體管，具有耦接該禁止電路的該第二輸入端的一柵極、耦接該第三晶體管的漏極與該第五晶體管的源極的一漏極、以及耦接該第二參考導(dǎo)線的一源極。
3.如權(quán)利要求2所述的動(dòng)態(tài)移位寄存器，其中，該禁止電路在一輸入脈沖期間或一輸出脈沖期間產(chǎn)生一輸出信號(hào)給該動(dòng)態(tài)移位寄存單元，該輸入脈沖期間受來(lái)自該禁止電路的該第一輸入端的一第一輸入信號(hào)所影響，且該輸出脈沖期間受來(lái)自該禁止電路的該第二輸入端的一第二輸入信號(hào)所影響。
4.如權(quán)利要求2所述的動(dòng)態(tài)移位寄存器，其中，該第一、第二、第三、第四、第五、及第六晶體管中至少一者為MOS薄膜晶體管。
5.如權(quán)利要求1所述的動(dòng)態(tài)移位寄存器，更包括接收一第一電壓的一第一參考導(dǎo)線以及接收一第二電壓的一第二參考導(dǎo)線，其中，該動(dòng)態(tài)移位寄存單元包括一第一晶體管，具有耦接該動(dòng)態(tài)移位寄存單元的該第一輸入端的一柵極與一源極以及一漏極；一第二晶體管，具有耦接該第一晶體管的漏極的一柵極、耦接該時(shí)鐘輸入信號(hào)的一漏極、以及耦接該動(dòng)態(tài)移位寄存單元的該輸出端的一源極；一第三晶體管，具有耦接該動(dòng)態(tài)移位寄存單元的該第二輸入端的一柵極、耦接該第二晶體管的柵極的一漏極、以及耦接該第二參考導(dǎo)線的一源極；以及一第四晶體管，具有耦接該動(dòng)態(tài)移位寄存單元的該第二輸入端的一柵極、耦接該動(dòng)態(tài)移位寄存單元的該輸出端的一漏極、以及耦接該第二參考導(dǎo)線的一源極；以及其中，該動(dòng)態(tài)移位寄存單元接收來(lái)自該動(dòng)態(tài)移位寄存單元的該第一輸入端的一輸入脈沖信號(hào)，且將該輸入脈沖信號(hào)移位，接著，通過(guò)該動(dòng)態(tài)移位寄存單元的該輸出端將一輸出信號(hào)輸出，以作為該第(N+1)動(dòng)態(tài)移位寄存器級(jí)SN+1的一輸入信號(hào)，藉此產(chǎn)生多個(gè)連續(xù)的脈沖移位時(shí)鐘信號(hào)。
6.如權(quán)利要求5所述的動(dòng)態(tài)移位寄存器，其中，該第一、第二、第三、及第四晶體管中至少一者為MOS薄膜晶體管。
7.如權(quán)利要求1所述的動(dòng)態(tài)移位寄存器，更包括接收一第一電壓的一第一參考導(dǎo)線以及接收一第二電壓的一第二參考導(dǎo)線，其中，該動(dòng)態(tài)移位寄存單元包括一第一晶體管，具有耦接該動(dòng)態(tài)移位寄存單元的該第一輸入端的一柵極與一源極以及一漏極；一第二晶體管，具有耦接該第一晶體管的漏極的一柵極、耦接該第一時(shí)鐘輸入信號(hào)的一漏極、以及耦接該動(dòng)態(tài)移位寄存單元的該輸出端的一源極；一第三晶體管，具有耦接該動(dòng)態(tài)移位寄存單元的該第二輸入端的一柵極、耦接該第二晶體管的柵極的一漏極、以及耦接該動(dòng)態(tài)移位寄存單元的該輸出端的一源極；以及一第四晶體管，具有耦接該動(dòng)態(tài)移位寄存單元的該第二輸入端的一柵極、耦接該動(dòng)態(tài)移位寄存單元的該輸出端的一漏極、以及耦接該第二參考導(dǎo)線的一源極；以及其中，該動(dòng)態(tài)移位寄存單元接收來(lái)自該動(dòng)態(tài)移位寄存單元的該第一輸入端的一輸入脈沖信號(hào)，且將該輸入脈沖信號(hào)移位，接著，通過(guò)該動(dòng)態(tài)移位寄存單元的該輸出端將一輸出信號(hào)輸出，以作為該第(N+1)動(dòng)態(tài)移位寄存器級(jí)SN+1的一輸入信號(hào)，藉此產(chǎn)生多個(gè)連續(xù)的脈沖移位時(shí)鐘信號(hào)。
8.如權(quán)利要求7所述的動(dòng)態(tài)移位寄存器，其中，該第一、第二、第三、及第四晶體管中至少一者為MOS薄膜晶體管。
9.如權(quán)利要求7所述的動(dòng)態(tài)移位寄存器，更耦接一第二時(shí)鐘輸入信號(hào)，與該第一時(shí)鐘輸入信號(hào)互為反相。
10.如權(quán)利要求9所述的動(dòng)態(tài)移位寄存器，其中，該第一及第二時(shí)鐘輸入信號(hào)交替地由該等動(dòng)態(tài)移位寄存器級(jí)接收，使得當(dāng)該第N動(dòng)態(tài)移位寄存器級(jí)SN接收該第一時(shí)鐘輸入信號(hào)時(shí)，該第(N+1)動(dòng)態(tài)移位寄存器級(jí)SN+1接收該第二時(shí)鐘輸入信號(hào)，反之亦然。
全文摘要
一種禁止電路包括第一輸入端、第二輸入端、輸出端、第一參考導(dǎo)線、第二參考導(dǎo)線以及第一至第六晶體管。第一參考導(dǎo)線接收第一電壓，且第二參考導(dǎo)線接收第二電壓。禁止電路耦接動(dòng)態(tài)移位寄存單元，動(dòng)態(tài)移位寄存單元具有接收輸入脈沖的輸入端以及輸出移位脈沖的輸出端。禁止電路于輸入脈沖期間或輸出脈沖期間產(chǎn)生輸出信號(hào)，其中，輸入脈沖期間受來(lái)自禁止電路的第一輸入端的一第一輸入信號(hào)所影響，且輸出脈沖期間受來(lái)自該禁止電路的第二輸入端的第二輸入信號(hào)所影響。
文檔編號(hào)G11C19/00GK1917089SQ20061015362
公開日2007年2月21日 申請(qǐng)日期2006年9月12日 優(yōu)先權(quán)日2006年1月5日
發(fā)明者尤建盛 申請(qǐng)人:友達(dá)光電股份有限公司