專利名稱：時鐘同步型半導(dǎo)體存儲器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體裝置，特別是涉及輸入外部信號以生成內(nèi)部信 號的輸入電路的結(jié)構(gòu)。更特定地說，本發(fā)明涉及與時鐘信號同步地工 作的時鐘同步型半導(dǎo)體存儲器的輸入電路的結(jié)構(gòu)。
(二)
背景技術(shù)：
在半導(dǎo)體裝置中，為了取得與外部裝置的接口，設(shè)置了輸入信號 的輸入電路作為接口電路。這樣的信號輸入電路具有對從外部裝置傳 送來的信號進(jìn)行緩沖處理并進(jìn)行波形整形、同時將與該外部信號的外 部裝置的接口對應(yīng)的信號振幅/電壓電平變換為與內(nèi)部電路的信號振 幅對應(yīng)的信號的功能。作為這樣的輸入電路，根據(jù)外部接口，使用了 各種各樣的結(jié)構(gòu)的輸入電路。
圖25是示出現(xiàn)有的輸入電路的第1結(jié)構(gòu)的圖。在圖25中，輸入 電路包含P溝道MOS晶體管(絕緣柵型場效應(yīng)晶體管)PQ1，被連接 在電源節(jié)點(diǎn)與內(nèi)部節(jié)點(diǎn)ND1之間，而且其柵上接受外部信號EXS; N溝 道M0S晶體管NQ1，被連接在內(nèi)部節(jié)點(diǎn)ND1與接地節(jié)點(diǎn)之間，而且其 柵上接受外部信號EXS。
在內(nèi)部節(jié)點(diǎn)ND1上生成對該外部信號EXS進(jìn)行了緩沖處理的內(nèi)部 信號INS。對電源節(jié)點(diǎn)供給電源電壓Vdd。
在該圖25中示出的信號輸入電路是CMOS倒相緩沖器，將TTL電 平的外部信號EXS變換為CMOS電平的內(nèi)部信號INS。該外部信號EXS 也可以是CM0S電平的信號。
在該圖25中示出的信號輸入電路的結(jié)構(gòu)的情況下，其輸入邏輯閾 值由M0S晶體管PQ1和NQ1的(3比與M0S晶體管PQ1和NQ1的閾值電壓 的函數(shù)來決定。因而，通過調(diào)節(jié)該輸入邏輯閾值，可對TTL電平的外 部信號EXS進(jìn)行緩沖處理，生成CM0S電平的內(nèi)部信號INS。
圖26是示出現(xiàn)有的輸入電路的第2結(jié)構(gòu)的圖。在圖26中，輸入 電路包含P溝道M0S晶體管PQ2，被連接在電源節(jié)點(diǎn)與節(jié)點(diǎn)ND2之間， 而且其柵連接到節(jié)點(diǎn)ND2上；P溝道M0S晶體管PQ3，被連接在電源節(jié)
點(diǎn)與節(jié)點(diǎn)ND3之間，而且其柵連接到節(jié)點(diǎn)ND2上；N溝道M0S晶體管 NQ3，被連接在節(jié)點(diǎn)ND2與接地節(jié)點(diǎn)之間，而且其柵上接受外部信號 EXS;以及N溝道M0S晶體管NQ4，被連接在節(jié)點(diǎn)ND3與接地節(jié)點(diǎn)之間， 而且其柵上接受基準(zhǔn)電壓VREF。
在該圖26中示出的輸入電路中，M0S晶體管PQ2和PQ3構(gòu)成電流 鏡象電路，與流過M0S晶體管PQ2的電流相同大小的電流流經(jīng)MOS晶 體管PQ3 (在兩者的尺寸相等的情況下)。在外部信號EXS比基準(zhǔn)電壓 VREF高的情況下，M0S晶體管NQ3的電導(dǎo)比M0S晶體管NQ4的電導(dǎo)大， 經(jīng)M0S晶體管NQ3流過比經(jīng)M0S晶體管NQ4流過的電流大的電流。該 M0S晶體管NQ3放出的電流由M0S晶體管PQ2供給，因而，與供給該 M0S晶體管PQ2的電流相同的大小的電流經(jīng)MOS晶體管PQ3傳遞給M0S 晶體管NQ4 (在兩者的尺寸相等的情況下)。因而，來自節(jié)點(diǎn)ND3的內(nèi) 部信號INS的電壓電平成為高電平。
另一方面，在外部信號EXS比基準(zhǔn)電壓VREF低的情況下，相反， MOS晶體管NQ4的電導(dǎo)比MOS晶體管NQ3的電導(dǎo)大，MOS晶體管NQ4 的驅(qū)動電流比MOS晶體管NQ3的驅(qū)動電流大。因而，此時，MOS晶體 管NQ4放出比從MOS晶體管PQ3供給的電流多的電流，來自節(jié)點(diǎn)ND3 的內(nèi)部信號INS的電壓電平成為低電平。
再有，在該圖26中示出的輸入電路中，在MOS晶體管NQ3和NQ4 的共同源節(jié)點(diǎn)與接地節(jié)點(diǎn)之間，也可設(shè)置恒流源。
在該圖26中示出的輸入電路的情況下，在外部信號EXS的信號振 幅小并以基準(zhǔn)電壓VREF為中心以小振幅變化的情況下，才艮據(jù)該外部信 號EXS的邏輯電平，能以高速來生成CMOS電平的內(nèi)部信號INS。即， 在傳遞該外部信號EXS的信號線被終端電阻所端接、該外部信號EXS 的信號振幅小的情況下，通過利用該圖26中示出的差分放大型的輸入 電路，能可靠地從小振幅的外部信號EXS生成CMOS電平的內(nèi)部信號 INS。
圖27是示出現(xiàn)有的輸入電路的第3結(jié)構(gòu)的圖。在圖27中，輸入 電路包含P溝道MOS晶體管PQ4和PQ5，被串聯(lián)地連接在電源節(jié)點(diǎn)與 節(jié)點(diǎn)ND4之間，在各自的柵上接受外部信號EXS和內(nèi)部控制信號 INCTL;以及N溝道MOS晶體管NQ4和NQ5，被并列地連接在節(jié)點(diǎn)ND4 與接地節(jié)點(diǎn)之間，在各自的柵上接受外部信號EXS和內(nèi)部控制信號
INCTL。
在該圖27中示出的NOR ("或非")輸入電路中，在內(nèi)部控制信 號INCTL為高電平時，P溝道M0S晶體管PQ5為關(guān)斷狀態(tài)，N溝道M0S 晶體管NQ5為導(dǎo)通狀態(tài)，將內(nèi)部信號INS固定于接地電壓電平。
另一方面，如果內(nèi)部控制信號INCTL為低電平，則N溝道M0S晶 體管NQ5為關(guān)斷狀態(tài)，P溝道M0S晶體管PQ5為導(dǎo)通狀態(tài)，利用M0S 晶體管PQ4和NQ4，等效地構(gòu)成CMOS倒相器，按照外部信號EXS生成 內(nèi)部信號INS。
因而，在該圖27中示出的結(jié)構(gòu)的輸入電路按照內(nèi)部控制信號 INCTL以動態(tài)方式來工作。外部信號EXS的取入時序由內(nèi)部控制信號 INCTL來決定。
根據(jù)其接口和用途，將這些圖25至圖27中示出的輸入電路適當(dāng) 地使用于半導(dǎo)體裝置的信號輸入部。
再有，作為該輸入電路的結(jié)構(gòu)，不限定于圖25至圖27中示出的 結(jié)構(gòu)，根據(jù)所使用的接口，存在各種其它的輸入電路的結(jié)構(gòu)。例如， 有對于以互補(bǔ)信號的形態(tài)傳遞小振幅信號的接口的差分型輸入電路等。
在根據(jù)各個接口變更輸入電路的結(jié)構(gòu)的情況下，在根據(jù)所應(yīng)用的 外部接口分別在半導(dǎo)體裝置內(nèi)形成輸入電路的情況下，制造內(nèi)部電路 的結(jié)構(gòu)相同、只是輸入電路的結(jié)構(gòu)不同的半導(dǎo)體裝置。此時，必須根 據(jù)各個輸入電路來設(shè)計布局，設(shè)計效率變差。此外，必須用各自的制 造工序來制造只是輸入電路的結(jié)構(gòu)不同的半導(dǎo)體裝置，這樣，制造效 率下降，此外，制造后的制品的管理也變得繁雜。
因而，以往，在主工序中，在同一半導(dǎo)體芯片上形成分別與多個 接口對應(yīng)的輸入電路，在切片工序中進(jìn)行根據(jù)用途將所使用的輸入電 路連接到內(nèi)部電路和信號輸入節(jié)點(diǎn)上的工作。通過利用該主/切片工 序，對于全部的外部接口，可使用共同的半導(dǎo)體芯片，可改善制造效 率，此外，即使對于制造工序來說，由于對于多種外部接口共同地進(jìn) 行處理，故主工序可簡化制造工序。
在利用該主/切片工序的情況下，在切片工序中，必須根據(jù)所使用 的輸入電路變更掩模以形成對于輸入電路的布線。因而，最終在用來 對輸入電路進(jìn)行布線的切片工序中，必須進(jìn)行布線層的形成、布線層
構(gòu)圖等，所謂的換向時間(TAT)變長，作為結(jié)果，制品的成本增加。 此外，為了進(jìn)行輸入電路的連接，必須分別作成掩模，同樣，產(chǎn) 生制品的成本增加的問題。
此外，如圖25和圖26中所示，為了高速地生成內(nèi)部信號、以快 速的時序?qū)?nèi)部信號驅(qū)動為確定狀態(tài)，輸入電路根據(jù)外部信號常時地 工作，產(chǎn)生即使在不必要的期間內(nèi)也消耗電流這樣的問題。例如，在 半導(dǎo)體存儲器的情況下，在芯片選擇信號CS成為激活狀態(tài)時，進(jìn)行數(shù) 據(jù)存取，在該芯片選擇信號CS成為非激活狀態(tài)時，不進(jìn)行內(nèi)部存取， 特別是不要求生成內(nèi)部信號。但是，即使在這樣的情況下，輸入電路 也按照外部信號工作并生成了內(nèi)部信號，產(chǎn)生不必要地消耗電流、不 能實現(xiàn)低消耗電流的問題。該問題特別在半導(dǎo)體存儲器中指定了睡眠 模式等的要求低消耗電流的低功耗模式時，變得更加顯著。
此外，在與時鐘信號同步地取入外部信號以生成內(nèi)部信號的情況 下，輸入初級的緩沖電路必須以盡可能快的時序生成內(nèi)部信號并將信 號傳遞給內(nèi)部電路。這是因為，必須與時鐘信號同步地閂鎖由這些輸 入初級的緩沖電路生成的信號或進(jìn)行這些邏輯電平的判定。
發(fā)明內(nèi)容
本發(fā)明的目的在于提供具備能縮短換向時間的輸入電路的、而且 能與多個輸入接口對應(yīng)的半導(dǎo)體裝置。
本發(fā)明的另 一 目的在于提供具備能減少消耗電流而不會使內(nèi)部信 號生成時序延遲的輸入電路的半導(dǎo)體裝置。
本發(fā)明的又一目的在于提供低功耗的時鐘同步型半導(dǎo)體存儲器。
與本發(fā)明的第1觀點(diǎn)有關(guān)的半導(dǎo)體裝置具備具有各不相同的形 式的多個輸入緩沖器；以及生成擇一地使多個輸入緩沖器成為能工作 的狀態(tài)的信號的編程電路。多個輸入緩沖器被設(shè)定為能有選擇地按照 編程電路的輸出信號來工作，按照在激活時所供給的信號來驅(qū)動內(nèi)部 節(jié)點(diǎn)。
與本發(fā)明的第2觀點(diǎn)有關(guān)的半導(dǎo)體裝置包含信號輸入電路，包 含在激活時對來自外部的信號進(jìn)行緩沖處理以生成內(nèi)部信號的輸入緩 沖器；寄存電路，存儲指定由工作激活信號導(dǎo)致的輸入緩沖器的控制 是否為有效的信號，其中，工作激活信號表示外部信號為有效的信號； 以及激活控制電路，按照工作激活信號和寄存電路的存儲信號，有選擇地激活信號輸入電路。該激活控制電路在寄存電路的存儲信號表示 由工作激活信號導(dǎo)致的信號輸入電路的控制是有效的情況下，按照工 作激活信號有選擇地激活信號輸入電路，而且，在寄存電路的存儲信 號表示由工作激活信號導(dǎo)致的信號輸入電路的控制為無效時，使該信 號輸入電路成為與工作激活信號獨(dú)立的工作狀態(tài)。
與本發(fā)明的笫3觀點(diǎn)有關(guān)的半導(dǎo)體裝置包含緩沖電路，在激活 時對來自外部的信號進(jìn)行緩沖處理；時鐘緩沖器，在時鐘啟動信號的 激活時，按照外部時鐘信號，生成內(nèi)部時鐘信號；時鐘檢測裝置，在 低功耗模式時，檢測該時鐘啟動信號是否在規(guī)定期間內(nèi)處于非激活狀 態(tài)；以及控制電路，響應(yīng)于時鐘檢測裝置的檢測信號，使緩沖電路和 時鐘緩沖器成為非激活狀態(tài)。
通過按照編程電路的輸出信號能使形式互不相同的多個輸入緩沖 器有選擇地工作，能用同一制造工序制造可與全部的外部接口對應(yīng)的 半導(dǎo)體裝置。此外，在制造后，通過使用測試器有選擇地使這些多個 輸入電路成為工作狀態(tài)，可進(jìn)行裝置內(nèi)部的電路的測試。
此外，單單通過編程電路的編程可只使與所希望的外部接口對應(yīng) 的輸入電路工作，可縮短換向時間，可降低制造成本。
此外，通過按照寄存電路的存儲信號設(shè)定是否按照工作激活信號 來控制輸入電路，可根據(jù)使用用途容易地實現(xiàn)低消耗電流的裝置而不 對裝置內(nèi)部結(jié)構(gòu)作任何變更。
此外，在低功耗模式時，在將時鐘啟動信號在規(guī)定循環(huán)期間內(nèi)保 持為非激活狀態(tài)時，通過使緩沖電路和時鐘緩沖器成為非激活，由于 在該工作模式時不進(jìn)行按照外部時鐘信號生成內(nèi)部信號的工作，故通 過使不必要的緩沖電路的工作停止，可進(jìn)一步減少該低功耗模式時的 消耗電流。
通過參照附圖的后述的本發(fā)明的詳細(xì)的說明，本發(fā)明的上述和其 它的目的、特征、方面和優(yōu)點(diǎn)會變得更加明白。

圖1是概略地示出本發(fā)明的實施例1的半導(dǎo)體裝置的整體結(jié)構(gòu)的圖。
圖2是概略地示出圖1中示出的輸入緩沖器組的結(jié)構(gòu)的一例的圖。 圖3是示出圖2中示出的第l形式輸入緩沖器的結(jié)構(gòu)的一例的圖。 圖4是示出圖2中示出的第2形式輸入緩沖器的結(jié)構(gòu)的一例的圖。 圖5是示出圖2中示出的笫3形式輸入緩沖器的結(jié)構(gòu)的一例的圖。 圖6是概略地示出圖2中示出的輸入緩沖器的變更例的一例的圖。
圖7是示出圖1中示出的編程電路的結(jié)構(gòu)的一例的圖。
圖8是示出按照本發(fā)明的實施例2的編程電路的結(jié)構(gòu)的一例的圖。
圖9是概略地示出按照本發(fā)明的實施例3的半導(dǎo)體存儲器的主要
部分的結(jié)構(gòu)的圖。
圖IO是示出圖9中示出的半導(dǎo)體裝置的工作的時序圖。
圖11是概略地示出與圖9中示出的結(jié)構(gòu)的CS截止模式相關(guān)的部
分的結(jié)構(gòu)的圖。
圖12是示出圖11中示出的寄存電路的結(jié)構(gòu)的一例的圖。
圖13是概略地示出本發(fā)明的實施例3的緩沖電路控制部的結(jié)構(gòu)的圖。
圖14是概略地示出圖13中示出的邏輯門和緩沖電路的結(jié)構(gòu)的一 例的圖。
圖15是示出圖13中示出的邏輯門和緩沖電路的變更例的圖。
圖16是示出本發(fā)明的實施例3的另一變更例的圖。
圖17是概略地示出按照本發(fā)明的實施例4的半導(dǎo)體存儲器的主要
部分的結(jié)構(gòu)的圖。
圖18是概略地示出圖17中示出的CKE緩沖器的工作的時序圖。
圖19是示出圖17中示出的CKE緩沖器的工作的時序圖。
圖20是示出圖17中示出的CKE復(fù)位電路的結(jié)構(gòu)的一例的圖。
圖21是示出圖20中示出的CKE復(fù)位電路的通常工作模式時的工
作的時序圖。
圖22是示出圖20中示出的CKE復(fù)位電路的低功耗模式時的工作 的時序圖。
圖23是示出圖17中示出的控制緩沖電路和地址緩沖電路的電流 控制部的結(jié)構(gòu)的一例的圖。
圖24是概略地示出本發(fā)明的實施例4的變更例的圖。
圖25是示出現(xiàn)有的輸入緩沖器的第1結(jié)構(gòu)的圖。 圖26是示出現(xiàn)有的輸入緩沖器的笫2結(jié)構(gòu)的圖。 圖27是示出現(xiàn)有的輸入緩沖器的第3結(jié)構(gòu)的圖。
具體實施方式
〔實施例1〕
圖1是概略地示出本發(fā)明的實施例1的半導(dǎo)體裝置的整體結(jié)構(gòu)的 圖。在圖1中，半導(dǎo)體裝置1包括包含不同的接口規(guī)格的緩沖器的 輸入緩沖器組3;編程電路2，生成有選擇地激活該輸入緩沖器組3中 包含的緩沖器用的狀態(tài)控制信號組ENG;以及內(nèi)部電路4，按照從輸入 緩沖器組3供給的內(nèi)部信號進(jìn)行規(guī)定的工作。
在該輸入緩沖器組3中，分別與輸入節(jié)點(diǎn)EX1 -EXn對應(yīng)地配置分 別與多個接口對應(yīng)的多個輸入緩沖器。按照來自編程電路2的狀態(tài)控 制信號組ENG，激活在每一輸入節(jié)點(diǎn)上配置的結(jié)構(gòu)互不相同、即具有不 同的接口規(guī)格的多個緩沖器的1個。因而，在輸入緩沖器組3中，用 同一制造工序直到最終工序為止分別制造了不同的結(jié)構(gòu)的輸入緩沖 器。按照來自編程電路2的狀態(tài)控制信號組ENG，通過有選擇地將該輸 入緩沖器組3中包含的輸入緩沖器設(shè)定為可使用狀態(tài)，可常時地將與 該半導(dǎo)體裝置所應(yīng)用的外部接口對應(yīng)的輸入緩沖器設(shè)定為可工作狀態(tài)。
只是對編程電路2的狀態(tài)控制信號組ENG的狀態(tài)進(jìn)行編程，就可 容易地使與所使用的外部接口對應(yīng)的輸入緩沖器在短時間內(nèi)成為可工 作狀態(tài)。此外，在輸入緩沖器組3中，在晶片階段中就可使各輸入緩 沖器成為可工作狀態(tài)以進(jìn)行測試，可縮短換向時間。
圖2是概略地示出與1個信號輸入節(jié)點(diǎn)對應(yīng)地設(shè)置的輸入緩沖電 路的結(jié)構(gòu)的圖。在圖2中，該輸入緩沖器組3的輸入緩沖電路包含并 列地連接在信號輸入節(jié)點(diǎn)5與內(nèi)部節(jié)點(diǎn)6之間的笫1形式輸入緩沖器 11、第2形式輸入緩沖器12和第3形式輸入緩沖器13。分別對這些輸 入緩沖器11、 12和13供給來自圖1中示出的編程電路2的狀態(tài)控制 信號EN1、 EN2和EN3。這些輸入緩沖器11、 12和13分別在對應(yīng)的狀 態(tài)控制信號EN1、 EN2和EN3為激活狀態(tài)時被設(shè)定為可工作狀態(tài)，對外 部信號EXi進(jìn)行緩沖處理以生成內(nèi)部信號INi。
將狀態(tài)控制信號EN1共同地供給輸入緩沖器組3中包含的第1形
式輸入緩沖器，此外，將狀態(tài)控制信號EN2共同地供給輸入緩沖器組3 中包含的第2形式輸入緩沖器，將狀態(tài)控制信號EN3共同地供給輸入 緩沖器組3中包含的笫3形式輸入緩沖器。分別與輸入端子EX1 一 EXn 對應(yīng)地配置第1形式輸入緩沖器11、第2形式輸入緩沖器12和第3 形式輸入緩沖器13。
通過對該輸入緩沖器組3的各輸入緩沖器共同地設(shè)置編程電路 2，在輸入緩沖器組3中，可將與所應(yīng)用的外部接口規(guī)格對應(yīng)的輸入緩 沖器設(shè)定為可工作狀態(tài)，而不至增大電路占有面積。
圖3是示出笫1形式輸入緩沖器11的結(jié)構(gòu)的一例的圖。該圖3中 示出的第1形式輸入緩沖器11包含M0S晶體管PQ1和NQ1，各自的 柵被連接到信號輸入節(jié)點(diǎn)5上；P溝道M0S晶體管PT1，連接在電源節(jié) 點(diǎn)與M0S晶體管PQ1之間，而且在其柵上接受互補(bǔ)的狀態(tài)控制信號 ZEN1;以及N溝道M0S晶體管NT1，連接在M0S晶體管NQ1與接地節(jié) 點(diǎn)之間，而且在在其柵上接受狀態(tài)控制信號EN1。
該圖3中示出的第1形式輸入緩沖器與圖25中示出的輸入緩沖電 路的結(jié)構(gòu)相對應(yīng)。在狀態(tài)控制信號EN1為高電平且互補(bǔ)的狀態(tài)控制信 號ZEN1為低電平時，M0S晶體管PT1和NT1導(dǎo)通，按照外部信號EXi， 在內(nèi)部節(jié)點(diǎn)6上生成內(nèi)部信號INi。
另一方面，在狀態(tài)控制信號EN1和ZEN1分別為低電平和高電平 時，M0S晶體管PT1和NT1成為關(guān)斷狀態(tài)，將該節(jié)點(diǎn)ND1保持為高阻 抗?fàn)顟B(tài)。
圖4是示出圖2中示出的第2形式輸入緩沖器12的結(jié)構(gòu)的一例的 圖。該圖4中示出的第2形式輸入緩沖器與圖26中示出的輸入緩沖器 的結(jié)構(gòu)相對應(yīng)，在構(gòu)成電流鏡象電路的P溝道M0S晶體管PQ2和PQ3 與電源節(jié)點(diǎn)之間，設(shè)置接受互補(bǔ)的狀態(tài)控制信號ZEN2的P溝道M0S晶 體管PT2，此外，在構(gòu)成差分級的N溝道M0S晶體管NQ2和NQ3的共 同源節(jié)點(diǎn)與接地節(jié)點(diǎn)之間，設(shè)置在柵上接受狀態(tài)控制信號EN2的N溝 道M0S晶體管NT2。
在該圖4中示出的輸入緩沖電路的結(jié)構(gòu)的情況下，在狀態(tài)控制信 號EN2和ZEN2分別為低電平和高電平時，M0S晶體管PT2和NT2都成 為關(guān)斷狀態(tài)，將節(jié)點(diǎn)ND3保持為高阻抗?fàn)顟B(tài)。
另一方面，如果狀態(tài)控制信號EN2和ZEN2分別為高電平和低電
平，則MOS晶體管NT2和PT2成為導(dǎo)通狀態(tài)，MOS晶體管PQ2和PQ3 的共同源節(jié)點(diǎn)連接到電源節(jié)點(diǎn)上，此外，MOS晶體管NQ3和NQ4的共 同源節(jié)點(diǎn)連接到接地節(jié)點(diǎn)上，成為該輸入緩沖電路可工作的狀態(tài)，按 照外部信號EXi，在內(nèi)部節(jié)點(diǎn)6上生成內(nèi)部信號INi。
再有，在該圖4中示出的差分型的輸入緩沖器的結(jié)構(gòu)中，也可與 MOS晶體管NT2串聯(lián)地連接電流源晶體管。MOS晶體管NT2也可具有該 電流源晶體管的功能。
圖5是示出圖2中示出的第3形式輸入緩沖器13的結(jié)構(gòu)的一例的 圖。圖5中示出的第3形式輸入緩沖器與圖27中示出的NOR型輸入緩 沖器的結(jié)構(gòu)相對應(yīng)。該圖5中示出的第3形式輸入緩沖器13與圖27 中示出的結(jié)構(gòu)和以下示出的結(jié)構(gòu)不同。對于連接到電源節(jié)點(diǎn)上的MOS 晶體管PQ5的柵，供給接受狀態(tài)控制信號EN3和內(nèi)部控制信號INCTL 的NAND電路7的輸出信號，此外，對于在非激活時將內(nèi)部節(jié)點(diǎn)6固定 于接地電壓電平的N溝道MOS晶體管NQ5的柵也供給NAND電路7的輸 出信號。其它的結(jié)構(gòu)與圖27中示出的結(jié)構(gòu)相同，對于對應(yīng)的部分標(biāo)以 同一參照編號，省略其詳細(xì)的說明。
在該圖5中示出的輸入緩沖器13的結(jié)構(gòu)中，在狀態(tài)控制信號EN3 為低電平時，將NAND電路7的輸出信號固定于高電平，MOS晶體管PQ5 為關(guān)斷狀態(tài)，此外，MOS晶體管NQ5為導(dǎo)通狀態(tài)，節(jié)點(diǎn)ND4與外部信 號的邏輯電平無關(guān)地被固定于低電平。在內(nèi)部節(jié)點(diǎn)6上也連接其它形 式的輸入緩沖器。
對于該內(nèi)部節(jié)點(diǎn)6的輸入緩沖器11、 12和13的連接是布線 (wired) OR ("或")連接，即使在輸入緩沖器13的非使用時其輸 出信號被固定于低電平，也按照其它的所使用的輸入緩沖器的輸出信 號，將內(nèi)部節(jié)點(diǎn)6驅(qū)動為對應(yīng)的邏輯電平。因而，在NOR型輸入緩沖 器13中，在非使用時，即使將其輸出節(jié)點(diǎn)固定于低電平，利用成為能 工作的其它的輸入緩沖器，也可準(zhǔn)確地生成與外部信號EXi對應(yīng)的內(nèi) 部信號INi。
另一方面，如果狀態(tài)控制信號EN3被設(shè)定為高電平，則NAND電路 7作為倒相器來工作，其輸出信號按照內(nèi)部控制信號INCTL而變化。在 輸入緩沖器13按照該狀態(tài)控制信號EN3而成為可使用狀態(tài)的情況下， 在內(nèi)部控制信號INCTL為高電平時，MOS晶體管PQ5為導(dǎo)通狀態(tài)，MOS
晶體管NQ5為關(guān)斷狀態(tài)，該輸入緩沖電路13按照外部信號EXi驅(qū)動內(nèi) 部節(jié)點(diǎn)6，生成內(nèi)部信號INi。
另一方面，在內(nèi)部控制信號INCTL為低電平時，NAND電路7的輸 出信號為高電平，MOS晶體管PQ5為關(guān)斷狀態(tài)，MOS晶體管NQ5為導(dǎo)通 狀態(tài)，內(nèi)部節(jié)點(diǎn)6與外部信號EXi的狀態(tài)無關(guān)地被固定于低電平。
如果在后面說明的時鐘同步型半導(dǎo)體存儲器中使用控制內(nèi)部時鐘 信號的生成的內(nèi)部時鐘啟動信號INCKE作為該內(nèi)部控制信號INCTL， 則在停止內(nèi)部時鐘發(fā)生時，可使輸入緩沖器的工作停止以減少消耗電 流。
通過對圖1中示出的輸入緩沖器組3的各種形式的輸入緩沖器共 同地供給與來自編程電路2的各形式對應(yīng)的狀態(tài)控制信號EN1 -EN3, 可有選擇地將輸入緩沖器設(shè)定為可工作狀態(tài)，可使用與外部接口對應(yīng) 的輸入緩沖器。
此外，由于該不使用的輸入緩沖器11和12成為輸出高阻抗?fàn)顟B(tài)， 故對內(nèi)部節(jié)點(diǎn)6沒有任何不良影響。此外，即使在輸入緩沖器13為不 使用的情況下，由于其它的輸入緩沖器11或12按照外部信號EXi驅(qū) 動內(nèi)部節(jié)點(diǎn)6，故即使與內(nèi)部節(jié)點(diǎn)6并列地連接輸入緩沖器11 - 13、 按照狀態(tài)控制信號EN1-EN3擇一地將輸入緩沖器設(shè)定為可工作狀 態(tài)，對內(nèi)部工作也不產(chǎn)生任何影響。
在圖3至圖5中示出的輸入緩沖器的結(jié)構(gòu)中，如果對信號輸入節(jié) 點(diǎn)5連接不使用的輸入緩沖器的柵電容、該信號輸入節(jié)點(diǎn)5的負(fù)栽電 容增加，則可考慮輸入阻抗增加的情況。此時，如圖6中所示，也可 使用下述的結(jié)構(gòu)在輸入緩沖器3j與信號輸入節(jié)點(diǎn)5之間設(shè)置CMOS 傳輸門15，按照狀態(tài)控制信號ENj和ZENj，將不使用的輸入緩沖器3j 與信號輸入節(jié)點(diǎn)5隔離。在該結(jié)構(gòu)的情況下，雖然CM0S傳輸門15的 結(jié)電容附加到信號輸入節(jié)點(diǎn)5上，但與輸入緩沖器3j的MOS晶體管的 柵電容相比，該結(jié)電容足夠小，故可充分地減少信號輸入節(jié)點(diǎn)5的寄 生電容，即使在與1個信號輸入節(jié)點(diǎn)相對應(yīng)并列地設(shè)置多種形式的輸 入緩沖器的情況下，也能可靠地抑制信號輸入節(jié)點(diǎn)5的負(fù)載的增加。
圖7是示出圖1中示出的編程電路2的結(jié)構(gòu)的一例的圖。在圖7 中，編程電路2包含串聯(lián)地連接在電源節(jié)點(diǎn)與節(jié)點(diǎn)ND5之間的P溝 道MOS晶體管PR1和熔絲元件(熔斷元件)LT1;連接在節(jié)點(diǎn)ND5與接
地節(jié)點(diǎn)之間的電阻元件Rl;串聯(lián)地連接在電源節(jié)點(diǎn)與節(jié)點(diǎn)ND6之間的 P溝道M0S晶體管PR2和熔絲元件LT2;以及連接在節(jié)點(diǎn)ND6與接地節(jié) 點(diǎn)之間的電阻元件R2。
P溝道M0S晶體管PR1和PR2的柵連接到接地節(jié)點(diǎn)上，這些M0S 晶體管PR1和PR2起到電流限制元件的功能，供給微小的電流。電阻 元件Rl和R2是高電阻的下拉電阻。此外，熔絲元件LT1和LT2是能 利用激光等的能量射線熔斷的熔斷元件。
編程電路2還包含分別接受節(jié)點(diǎn)ND5和ND6上的信號Fl和F2的 門電路GT1-GT3。門電路GT1在信號F1和F2都為高電平時，將狀態(tài) 控制信號EN1驅(qū)動為高電平。門電路GT2在信號Fl為低電平且F2為 高電平時，將狀態(tài)控制信號EN2驅(qū)動為高電平。門電路GT3在信號F1 為高電平且F2為低電平時，將狀態(tài)控制信號EN3驅(qū)動為高電平。這些 門電路GT1 -013構(gòu)成譯碼電路，對由熔絲元件進(jìn)行了編程的輸入緩沖 器識別信息進(jìn)行譯碼，將與該譯碼結(jié)果對應(yīng)的狀態(tài)控制信號驅(qū)動為激 活狀態(tài)。
在熔絲元件LT1為導(dǎo)通狀態(tài)時，在電阻元件Rl中流過電流，該節(jié) 點(diǎn)ND5上的信號Fl成為高電平。另一方面，如果熔絲元件LT1被熔斷， 則節(jié)點(diǎn)ND5被電阻元件Rl下拉到接地電壓電平，信號Fl成為低電平。
同樣，信號F2在熔絲元件LT2的導(dǎo)通時為高電平，在熔絲元件LT2 的熔斷時為低電平。通過將這些熔絲元件LT1和LT2有選擇地設(shè)定為 導(dǎo)通狀態(tài)或熔斷狀態(tài)(進(jìn)行編程)，將狀態(tài)控制信號EN1 - EN3的某一 個驅(qū)動為激活狀態(tài)(高電平)，可選擇輸入緩沖器的形式。
編程電路2對于輸入緩沖器組3的輸入緩沖器共同地被設(shè)置，與 對各個輸入緩沖器配置熔絲元件的結(jié)構(gòu)相比，可減少電路占有面積。 此外，通過在測試時使用測試器強(qiáng)制地將該信號Fl和F2設(shè)定為高電 平或低電平，有選擇地使?fàn)顟B(tài)控制信號ENl-EN3為激活狀態(tài)，將所希 望的形式的輸入緩沖器作為工作狀態(tài)，可進(jìn)行該半導(dǎo)體裝置的測試。
再有，對1個信號輸入節(jié)點(diǎn)配置3種形式不同的輸入緩沖器。但 是，與1個信號輸入節(jié)點(diǎn)對應(yīng)地配置的輸入緩沖器的數(shù)目不限定于3， 根據(jù)可能的輸入接口的數(shù)目適當(dāng)?shù)卮_定與該1個信號輸入節(jié)點(diǎn)對應(yīng)地 配置的輸入緩沖器的數(shù)目即可。
再有，作為輸入緩沖器，也可利用2種圖5中示出的N0R型輸入
緩沖器，變更這些電路的比率，將在同一電路結(jié)構(gòu)下根據(jù)比率不同其 輸入邏輯閾值也不同的電路作為與不同的接口對應(yīng)的形式的不同的輸
入緩沖器來使用。即，也可利用下述的結(jié)構(gòu)變更M0S晶體管的比率 以變更NOR型輸入緩沖器的輸入邏輯閾值，準(zhǔn)備輸入TTL電平的信號 的輸入緩沖器和例如輸入1. 8V的CMOS電平的信號的輸入緩沖器，按 照狀態(tài)控制信號有選擇地使這些輸入緩沖器成為可工作的狀態(tài)。通過 利用這樣的輸入緩沖器，可用同一芯片與對于TTL電平的信號的接口 和對于CMOS電平的信號的接口相對應(yīng)。
因而，形式不同的輸入緩沖器只要是與不同的接口對應(yīng)的輸入緩 沖電路即可，電路結(jié)構(gòu)可以是相同的，此外，電路結(jié)構(gòu)也可以是不同 的。
此外，在時鐘同步型半導(dǎo)體裝置中利用該輸入緩沖器的情況下， 對于輸入外部時鐘啟動信號EXCKE的輸入緩沖電路來說，按照狀態(tài)控 制信號EN和ZEN進(jìn)行輸入緩沖器的選擇。關(guān)于接受外部時鐘信號EXCLK 的CLK緩沖器，根據(jù)時鐘激活信號與狀態(tài)控制信號的邏輯積(AND)的 信號進(jìn)行緩沖器的選擇。
在接受其它的控制信號和地址信號的輸入緩沖器的選擇中，根據(jù) 內(nèi)部時鐘啟動信號INCKE與狀態(tài)控制信號EN的邏輯積，進(jìn)行緩沖電路 的選擇。關(guān)于這些信號的功能，在后面將詳細(xì)地說明，但這些信號是 控制內(nèi)部時鐘信號的發(fā)生、控制半導(dǎo)體存儲器的內(nèi)部狀態(tài)的信號。例 如，內(nèi)部控制信號INCTL與內(nèi)部時鐘啟動信號INCKE相對應(yīng)。
在按照另外的內(nèi)部控制信號進(jìn)行輸入緩沖器的激活/非激活的情 況下，關(guān)于輸入緩沖電路的選擇，根據(jù)對應(yīng)的內(nèi)部控制信號與對應(yīng)的 狀態(tài)控制信號的邏輯運(yùn)算結(jié)果的信號，設(shè)定輸入緩沖電路的選擇/非選 擇、即使用/不使用狀態(tài)。通過利用該內(nèi)部控制信號與狀態(tài)控制信號的 邏輯運(yùn)算，沒有必要專用地配置用來設(shè)定輸入緩沖電路2的使用/不使 用的晶體管，可抑制電路占有面積的增加。
如上所述，按照本發(fā)明的實施例1，并列地設(shè)置多種形式的輸入緩 沖器，構(gòu)成為利用熔斷程序來選擇這些多種形式的輸入緩沖器中的一 種形式的輸入緩沖器，可簡化制造工序，相應(yīng)地可縮短換向時間，可 減少制品成本。 圖8是概略地示出本發(fā)明的實施例2的編程電路2的結(jié)構(gòu)的一例 的圖。在圖8中，編程電路2包含N溝道M0S晶體管NR1，連接在鍵 合焊區(qū)PD1與接地節(jié)點(diǎn)之間，而且其柵連接到電源節(jié)點(diǎn)上；以及N溝 道M0S晶體管NR2，連接在鍵合焊區(qū)PD2與接地節(jié)點(diǎn)之間，而且其柵 連接到電源節(jié)點(diǎn)上。將這些MOS晶體管NR1和NR2作為下拉元件來驅(qū) 動，其驅(qū)動電流足夠小，并且其溝道電阻足夠大。
使用鍵合引線將鍵合焊區(qū)PD1和PD2有選擇地連接到電源節(jié)點(diǎn) 上，生成信號F1和F2。將這些信號F1和F2供給圖7中示出的編程電 路的門電路GT1 - GT3并被譯碼，激活狀態(tài)控制信號EN1 - EN3的某一 個。
再有，在使用鍵合引線將該鍵合焊區(qū)連接到電源節(jié)點(diǎn)上的情況 下，從電源節(jié)點(diǎn)至接地節(jié)點(diǎn)流過漏泄電流。為了防止該漏泄電流，也 可與MOS晶體管NR串聯(lián)地連接在柵上接受反轉(zhuǎn)了鍵合焊區(qū)PD的信號 的倒相器的輸出信號的N溝道MOS晶體管。在將鍵合焊區(qū)PD連接到電 源節(jié)點(diǎn)上的情況下，該倒相器的輸出信號為低電平，該漏泄隔斷用的 MOS晶體管成為關(guān)斷狀態(tài)，可隔斷鍵合焊區(qū)PD與接地節(jié)點(diǎn)之間的漏泄 電流路徑。
如該圖8中所示，通過使用鍵合引線有選擇地設(shè)定鍵合焊區(qū)的電 位，即使在設(shè)置了多種形式的輸入緩沖器的情況下，也可使所希望的 形式的輸入緩沖器激活。
再有，根據(jù)該圖8中示出的鍵合焊區(qū)的電位設(shè)定來設(shè)定為所使用 的輸入緩沖器的結(jié)構(gòu)只是一例，也可利用其它的結(jié)構(gòu)。例如，可利用 經(jīng)鍵合引線將鍵合焊區(qū)PD連接到接地電源上的結(jié)構(gòu)。
在利用鍵合焊區(qū)PD1和PD2的情況下，不需要熔絲元件的編程用 的激光熔斷工序，在封裝體安裝時，單單設(shè)定鍵合引線的連接路徑， 就可容易地生成信號Fl和F2，可將所希望的形式的輸入緩沖器設(shè)定為 可工作狀態(tài)。
〔實施例3〕
圖9是概略地示出按照本發(fā)明的實施例3的半導(dǎo)體存儲器的整體 結(jié)構(gòu)的圖。在圖9中，輸入緩沖器組3包含控制緩沖電路20，接受 來自外部的控制信號(指令)EXCMD和來自編程電路2的狀態(tài)控制信號 組ENG;以及地址緩沖電路22，接受外部地址信號EXADD。對該地址
緩沖電路22也供給來自編程電路2的狀態(tài)控制信號組ENG。
該半導(dǎo)體存儲器還包含在來自外部的時鐘啟動信號EXCKE為激活 狀態(tài)時按照外部時鐘信號EXCLK生成內(nèi)部時鐘信號INCLK的內(nèi)部時鐘 發(fā)生電路30。在該外部時鐘啟動信號EXCKE為非激活狀態(tài)時，內(nèi)部時 鐘發(fā)生電路30停止內(nèi)部時鐘信號INCLK的發(fā)生工作，使內(nèi)部電路4的 工作停止。
內(nèi)部電路4包含控制電路24，與內(nèi)部時鐘信號INCLK同步地取 入來自控制緩沖電路20和地址緩沖電路22的內(nèi)部信號，按照已取入 的信號生成內(nèi)部控制信號;存儲電路26，在控制電路24的控制下工 作；以及模式寄存器28，存儲指定該半導(dǎo)體存儲器的工作條件的數(shù)據(jù) (信號)。
在來自控制緩沖電路20的控制信號和來自地址緩沖電路22的特 定的地址信號位處于特定的邏輯狀態(tài)的組合(例如，在內(nèi)部時鐘信號 INCLK的上升時)、指定了模式寄存器置位模式時，控制電路24對該 模式寄存器28存儲來自地址緩沖電路22的地址信號中的特定的地址 信號位或特定的輸入數(shù)據(jù)位。
在本實施例3中，在芯片選擇信號CS為非激活狀態(tài)時，在模式寄 存器28中存儲指定使控制緩沖電路20和地址緩沖電路22非激活的CS 截止模式指示信號CSCUT的狀態(tài)的信號。在芯片選擇信號CS為高電平 的激活狀態(tài)時，該半導(dǎo)體存儲器處于選擇狀態(tài)，如果判斷為來自外部 的信號為有效的，則取入外部信號。在該芯片選擇信號CS為低電平的 非激活狀態(tài)時，該半導(dǎo)體存儲器處于非選擇狀態(tài)，完全忽略來自外部 的信號，不進(jìn)行新的內(nèi)部工作。
在外部指令EXCMD中包含了該芯片選擇信號CS，在互補(bǔ)的芯片選 擇信號ZCS為低電平的激活狀態(tài)時，指定了該半導(dǎo)體存儲器已被選擇， 控制電路24在該芯片選擇信號ZCS為低電平時，判定為供給了有效的 指令/地址信號，執(zhí)行各種工作。
存儲電路26包含排列成行列狀的多個存儲單元和存儲單元選擇電 路，此外，控制電路24包含與內(nèi)部時鐘信號INCLK同步地取入從控制
判定已被指定的工作、按照該判定結(jié)果閂鎖地址緩沖電路22輸出的內(nèi) 部地址信號的地址閂鎖器。圖IO是示出設(shè)定對于圖9中示出的模式寄存器28的CS截止模式 指示信號的工作序列的的工作的時序圖。如圖10中所示，與外部時鐘 信號EXCLK同步地將外部指令EXCMD和外部地址信號EXADD設(shè)定為規(guī) 定的狀態(tài)。該外部指令EXCMD包含芯片選擇信號ZCS和其它的控制信 號CTL。在芯片選擇信號ZCS為低電平時，指定為供給了有效的指令， 如果將該控制信號CTL設(shè)定為規(guī)定的邏輯狀態(tài)或?qū)⑼獠康刂沸盘?EXADD的規(guī)定的位KEY設(shè)定為規(guī)定的狀態(tài)，則被供給模式寄存器置位 指令。決定應(yīng)由地址信號EXADD的特定的位(KEY)設(shè)定的工作內(nèi)容(指
定模式寄存器的寄存電路)。
如果供給該模式寄存器置位指令MRS而且對于模式寄存器28指定 存儲CS截止模式指示信號的模式，則按照規(guī)定的外部地址信號位或特 定的數(shù)據(jù)輸入節(jié)點(diǎn)的信號(數(shù)據(jù))，對于模式寄存器28,將CS截止模 式指示信號CSCUT設(shè)定為低電平或高電平。在圖10中，指定了CS截 止模式，將CS截止模式指示信號CSCUT設(shè)定為高電平，在控制緩沖電 路20和地址緩沖電路22中，在芯片選擇信號ZCS為高電平時，成為 非工作狀態(tài)，顯示出電流路徑被隔斷的狀態(tài)。
因而，在該芯片選擇信號ZCS為高電平時，該半導(dǎo)體存儲器處于 非選擇狀態(tài)，未要求存取。因而，在該狀態(tài)下，通過在輸入緩沖器組3 中隔斷電流路徑，減少消耗電流。
圖11是概略地示出與圖9中示出的內(nèi)部電路4的CS截止模式指 示信號的發(fā)生相關(guān)的部分的結(jié)構(gòu)的圖。在圖11中，控制電路24包含 與內(nèi)部時鐘信號INCLK同步地對來自圖9中示出的控制緩沖電路20的 內(nèi)部指令I(lǐng)NCMD和來自地址緩沖電路22的內(nèi)部地址鍵INKEY進(jìn)行譯碼 的指令譯碼器24a。在規(guī)定的邏輯狀態(tài)下在內(nèi)部時鐘信號INCLK的上 升時設(shè)定了內(nèi)部指令I(lǐng)NCMD和內(nèi)部地址鍵INKEY的情況下，指令譯碼 器24a判定為指定了模式寄存器置位模式中的CS截止模式指定工作， 激活該模式寄存器置位模式指示信號MRSS。
模式寄存器28包含按照來自該指令譯碼器24a的模式寄存器置位 模式指示信號MRSS存儲規(guī)定的地址信號位INADk并生成CS截止模式 指示信號CSCUT的寄存電路28a。因而，在指定了模式寄存器置位模 式時，將其存儲在寄存電路28a中作為特定的地址信號位和CS截止模 式指示信號。
也可按照內(nèi)部指令I(lǐng)NCMD和內(nèi)部地址鍵INKEY同時取入指定其它 的列等待時間或字符串長度的數(shù)據(jù)。在此，列等待時間是在供給了指 示數(shù)據(jù)讀出的讀指令之后到對外部輸出有效數(shù)據(jù)為止所必要的時鐘循 環(huán)數(shù)。字符串長度表示在供給了 1個存取指令時連續(xù)地存取的數(shù)據(jù)的 數(shù)。
此外，也可在模式寄存器置位指令中按照特定的內(nèi)部地址鍵INKEY 專用地指定該CS截止模式指示信號。通過在與其它的指定列等待時間 或字符串長度數(shù)據(jù)的模式不同的組合中指定內(nèi)部地址鍵INKEY的組合 來實現(xiàn)這一點(diǎn)。
圖12是示出圖11中示出的寄存電路的結(jié)構(gòu)的一例的圖。在圖12 中，寄存電路28a包含三態(tài)倒相緩沖器30，按照模式寄存器置位模 式指示信號MRSS和互補(bǔ)的模式寄存器置位模式指示信號ZMRSS使特定 的內(nèi)部地址信號位INADk反轉(zhuǎn)；N0R電路31，接受復(fù)位信號RST和三 態(tài)倒相緩沖器30的輸出信號，生成CS截止模式指示信號CSCUT;以 及倒相器32，使NOR電路31輸出的CS截止模式指示信號CSCUT反轉(zhuǎn)， 傳遞給三態(tài)倒相緩沖器30的輸出端。
復(fù)位信號RST是系統(tǒng)復(fù)位時或電源接通時被激活的信號。因而， 該CS截止模式指示信號CSCUT在復(fù)位時被設(shè)定為低電平。在CS截止 模式指示信號CSCUT為低電平時，成為非激活狀態(tài)，即使芯片選擇信 號ZCS為非激活狀態(tài)，輸入緩沖器也按照外部信號生成內(nèi)部信號。因 而，在默認(rèn)狀態(tài)下，CS截止模式被設(shè)定為非激活狀態(tài)。
如果內(nèi)部地址信號位INADk在模式寄存器置位模式時被設(shè)定為高 電平，則CS截止模式指示信號CSCUT成為高電平，在芯片選擇信號ZCS 為高電平時，在緩沖電路20和22中隔斷電流路徑。但是，此時，接 受外部的芯片選擇信號EXZCS的CS緩沖器常時地工作，不供給該CS 截止模式指示信號CSCUT。
再有，也可對該寄存電路供給特定的數(shù)據(jù)輸入節(jié)點(diǎn)的信號。
圖13是示出該圖9中示出的控制緩沖電路20和地址緩沖電路22 的具體的結(jié)構(gòu)的一例的圖。在圖13中，控制緩沖電路20包含CS緩 沖器35，接受外部芯片選擇信號EXZCS，生成內(nèi)部芯片選擇信號INCS; 邏輯門37,接受內(nèi)部芯片選擇信號INCS、狀態(tài)控制信號ENi和CS截 止模式指示信號CSCUT;以及緩沖電路40，按照邏輯門37的輸出信號
有選擇地被設(shè)定為工作狀態(tài)，在工作時按照外部信號EXS生成內(nèi)部信 號INS。
CS緩沖器35包含多種形式的輸入緩沖器，利用狀態(tài)控制信號組 ENG將這些多個輸入緩沖器的1個設(shè)定為可工作狀態(tài)。
緩沖電路40包含多種形式的輸入緩沖器的l種形式的輸入緩沖電路。
邏輯門37根據(jù)隔斷電流路徑的部分的結(jié)構(gòu)，其結(jié)構(gòu)不同。在指定 1種形式的輸入緩沖器的狀態(tài)控制信號ENi和CS截止模式指示信號 CSCUT都為高電平的激活狀態(tài)時，該邏輯門37在內(nèi)部芯片選擇信號 INCS為低電平的非選擇狀態(tài)時，隔斷緩沖電路40的電流路徑，使內(nèi)部 信號INS的生成工作停止。在狀態(tài)控制信號ENi為非激活狀態(tài)時，邏 輯門37與內(nèi)部芯片選擇信號INCS和CS截止模式指示信號CSCUT的狀 態(tài)無關(guān)地將緩沖電路40設(shè)定為非工作狀態(tài)(隔斷工作電流路徑)。
CS緩沖器35是生成該CS截止模式的基準(zhǔn)信號的電路，將由狀態(tài) 控制信號組ENG指定的形式的輸入緩沖器設(shè)定為可工作狀態(tài)，按照外 部芯片選擇信號EXZCS，生成內(nèi)部芯片選擇信號INCS。
緩沖電路40生成的內(nèi)部信號INS是除了地址信號位、輸入數(shù)據(jù)位 或芯片選擇信號INCS外的控制信號的某一個。
此外，在內(nèi)部時鐘發(fā)生電路30中，只按照狀態(tài)控制信號組ENG有 選擇地將輸入緩沖器設(shè)定為工作狀態(tài)，不進(jìn)行由芯片選擇信號進(jìn)行的
控制。這是因為，必須在時鐘信號的邊沿處判斷芯片選擇信號CS何時 被激活或非激活，必須與芯片選擇信號CS獨(dú)立地工作。在內(nèi)部時鐘發(fā) 生電路30中，利用來自外部的時鐘啟動信號EXCKE控制內(nèi)部時鐘信號 的發(fā)生工作。
圖14是示出圖13中示出的緩沖電路40和邏輯門37的結(jié)構(gòu)的一 例的圖。在圖14中，緩沖電路40包含輸入緩沖器40a，連接到外部 引腳端子(信號輸入節(jié)點(diǎn))上，在工作時接受外部信號EXS以生成內(nèi) 部信號INA;以及次級緩沖器40b，對該輸入緩沖器40a輸出的內(nèi)部信 號INA進(jìn)行緩沖處理以生成內(nèi)部信號INS。該輸入緩沖器40a被連接 到外部引腳端子(信號輸入節(jié)點(diǎn))上，按照外部信號EXS，在工作時高 速地生成內(nèi)部信號INSA。因而，在該輸入緩沖器40a的電流驅(qū)動能力 比次級緩沖器40b大的情況下，通過按照邏輯門37的輸出信號隔斷該
初級的輸入緩沖器40a的路徑，減少了消耗電流。
邏輯門37由NAND ("與非")/AND ("與，，)復(fù)合門構(gòu)成，等 效地包含NAND門37a，接受內(nèi)部芯片選擇信號INCS和CS截止模式 指示信號CSCUT;以及AND門37b，接受該NAND門37a的輸出信號和 狀態(tài)控制信號ENi。將該邏輯門37的輸出信號代替前面的圖3至圖5 中示出的狀態(tài)控制信號ENi來供給。由此，隔斷輸入電路的初級緩沖 器的電流路徑，減少消耗電流。
如該圖14中所示，通過在CS截止模式時在內(nèi)部芯片選擇信號INCS 的非激活時隔斷初級的輸入緩沖器40a的電流路徑，減少非存取時的 消耗電流。
在未設(shè)定CS截止模式的情況下，CS截止模式指示信號CSCUT為 低電平，NAND門37a的輸出信號為高電平。因而，按照狀態(tài)控制信號 ENi來設(shè)定邏輯門37的輸出信號。在狀態(tài)控制信號ENi為激活狀態(tài)時， 輸入緩沖器40a常時地工作。另一方面，在狀態(tài)控制信號ENi為非激 活狀態(tài)時，輸入緩沖器40a使工作電流路徑隔斷，常時地維持非激活 狀態(tài)。
再有，在該圖14中示出的輸入緩沖器40a為圖5中示出的NOR型 的輸入緩沖器的情況下，電流源的PMOS晶體管成為關(guān)斷狀態(tài)，隔斷工 作電流路徑，另一方面，利用放電的N溝道MOS晶體管將其輸出節(jié)點(diǎn) 固定于低電平。因而，即使在該NOR型緩沖器的結(jié)構(gòu)中，隔斷了工作 電流從電源節(jié)點(diǎn)流向接地節(jié)點(diǎn)的電流路徑。 〔變更例〕
圖15是示出圖13中示出的邏輯門37和緩沖電路40的變更例的 圖。在圖15中，緩沖電路40包含輸入緩沖器40a，按照狀態(tài)控制信 號ENi有選擇地被設(shè)定為可工作狀態(tài)，在可工作時按照外部信號EXS 以生成內(nèi)部信號INA;以及次級緩沖器40c，對該輸入緩沖器40a輸出 的內(nèi)部信號INA進(jìn)行緩沖處理以生成內(nèi)部信號INS。該次級緩沖器40c
也可具有調(diào)整內(nèi)部時序用的延遲功能。
邏輯門37包含接受內(nèi)部芯片選擇信號INZCS和CS截止模式指示 信號CSCUT、將其輸出信號供給次級緩沖器40c的NAND門37a。
邏輯門37不對狀態(tài)控制信號ENi進(jìn)行邏輯處理而供給輸入緩沖器 4 0a，此外，對內(nèi)部芯片選擇信號INZCS和CS截止模式指示信號CSCUT
進(jìn)行邏輯處理并將其處理結(jié)果供給次級緩沖器40c。輸入緩沖器40a 具備圖3至圖5的某一結(jié)構(gòu)。
另一方面，次級緩沖器40c沒有必要進(jìn)行接口匹配，對從輸入緩 沖器40a供給的內(nèi)部信號INA進(jìn)行緩沖處理，而且為了內(nèi)部信號的時 序調(diào)整，對內(nèi)部信號INA供給規(guī)定的延遲時間。該次級緩沖器40c通 常具有CMOS倒相器的結(jié)構(gòu)，在NAND電路37c的輸出信號為低電平時， 隔斷其電流路徑。因而，該次級緩沖器40c具有與圖3中示出的結(jié)構(gòu) 同樣的結(jié)構(gòu)，接受NAND電路37c的輸出信號來代替狀態(tài)控制信號ENi。
在CS截止模式指示信號CSCUT為低電平時，NAND電路37c的輸 出信號為高電平，次級緩沖器40c與內(nèi)部芯片選擇信號INZCS的狀態(tài) 無關(guān)地按照內(nèi)部信號INA生成內(nèi)部信號INS。
另一方面，在CS截止模式指示信號CSCUT為高電平時，NAND電 路37c作為倒相器來工作，如果內(nèi)部芯片選擇信號INZCS為高電平， 則該NAND電路37c輸出低電平的信號，隔斷次級緩沖器40c的電流路 徑。
再有，關(guān)于該次級緩沖器40c的結(jié)構(gòu)，隔斷其工作電流路徑即可， 在其電源節(jié)點(diǎn)與接地節(jié)點(diǎn)之間配置電流隔斷用的晶體管，按照該NAND 電路37c的輸出信號，隔斷工作電流路徑。
也可代之以使用下述的結(jié)構(gòu)作為次級緩沖器40c的結(jié)構(gòu)如果 NAND電路和37c的輸出信號為低電平，則隔斷其工作電流路徑，而且 將內(nèi)部信號INS設(shè)定為規(guī)定的電壓電平(電源電壓電平或接地電壓電 平)。只在該次級緩沖器40c中設(shè)置在隔斷工作電流路徑的同時將其 內(nèi)部信號INS設(shè)定為高電平或低電平的復(fù)位用的晶體管即可。
在要求以高速驅(qū)動大的負(fù)載的信號線的情況下，次級緩沖器40c 的電流驅(qū)動力變大。因而，通過在備用時隔斷這樣的次級緩沖器40c 的工作電流路徑，可進(jìn)一步減少備用時的消耗電流。 〔變更例2〕
圖16是概略地示出本發(fā)明的實施例3的變更例的輸入緩沖電路的 結(jié)構(gòu)的圖。在圖16中，未對CS緩沖器45和緩沖電路50供給狀態(tài)控 制信號EN。即，預(yù)先分別固定地確定了這些CS緩沖器45和緩沖電路 50的結(jié)構(gòu)。對邏輯門47供給來自該CS緩沖器45的內(nèi)部芯片選擇信號 INZCS和CS截止模式指示信號CSCUT。邏輯門47按照該內(nèi)部芯片選擇
信號INZCS和CS截止模式指示信號CSCUT，指定緩沖電路50的工作 狀態(tài)。在該緩沖電路50中，如圖14和圖15中所示，初級的輸入緩沖 器或次級緩沖電路按照該邏輯門47的輸出信號，有選擇地在內(nèi)部芯片 選擇信號INZCS為非激活的高電平時隔斷工作電流路徑。該邏輯門47 具有與圖15中示出的NAND電路37c同樣的結(jié)構(gòu)。
因而，即使對于這樣的不設(shè)置多種形式的輸入緩沖器、而是預(yù)先 固定地決定了輸入緩沖器的形式的結(jié)構(gòu)，通過在模式寄存器的寄存電 路中設(shè)定CS截止模式指示信號CSCUT，例如對于便攜式裝置等的低消 耗電流用途，在要求等待時間等的低消耗電流的工作模式時，也可減 少消耗電流。
在該模式寄存器中，通過作成設(shè)定CS截止模式的使用/不使用的 結(jié)構(gòu)，可用同一內(nèi)部結(jié)構(gòu)實現(xiàn)具備CS截止模式的半導(dǎo)體存儲器和沒有 CS截止模式的半導(dǎo)體存儲器，沒有必要根據(jù)應(yīng)用用途分開地制造半導(dǎo) 體裝置，可用同一芯片結(jié)構(gòu)與多種用途相對應(yīng)。
如上所述，按照本發(fā)明的實施例3，構(gòu)成為使用模式寄存器有選擇 地設(shè)定CS截止模式，可用同一芯片結(jié)構(gòu)實現(xiàn)能與低消耗電流用途和通 常消耗電流用途的某一種相對應(yīng)的半導(dǎo)體存儲器。此外，在使用CS截 止模式的情況下，可減少非選擇狀態(tài)時的消耗電流。 〔實施例4〕
圖17是示出本發(fā)明的實施例4的半導(dǎo)體存儲器的內(nèi)部時鐘發(fā)生電 路30的結(jié)構(gòu)的圖。在圖17中，內(nèi)部時鐘發(fā)生電路30包含CKE緩沖 器60，接受外部時鐘啟動信號EXCKE，按照時鐘控制信號CLKE和低功 耗模式指示信號SRFPWD生成內(nèi)部時鐘啟動信號INCKE; CLK緩沖器 64,接受外部時鐘信號EXCLK，生成內(nèi)部緩沖時鐘信號CLKF;以及CKE 復(fù)位電路62，在低功耗模式時，按照內(nèi)部時鐘啟動信號INCKE和低功 耗模式指示信號SRFPWD有選擇地非激活CLK緩沖器64。
如果自刷新模式指示信號SRF和功率降低模式指示信號PWD的一 方被激活，則閂鎖電路71被置位，激活低功耗模式指示信號SRFPWD。 將該閂鎖電路71輸出的低功耗模式指示信號SRFPWD供給CKE緩沖器 60。經(jīng)倒相器61對CKE復(fù)位電路62供給互補(bǔ)的低功耗模式指示信號 ZSRFPWD。如果外部時鐘啟動信號EXCKE上升，則該閂鎖電路71被非 激活。即，閂鎖電路71輸出的低功耗模式指示信號SRFPWD用于控制 輸入級的緩沖電路。在供給另外的低功耗模式解除指示信號時，內(nèi)部
電路結(jié)束低功耗模式工作。按照來自該CKE復(fù)位電路62的時鐘激活信 號ENCLK控制CLK緩沖器64的時鐘發(fā)生工作。
CLK緩沖器64是單拍脈沖發(fā)生電路，響應(yīng)于外部時鐘信號EXCLK, 將單拍的脈沖信號作為緩沖時鐘信號CLKF來生成。通過在內(nèi)部生成單 拍的脈沖信號，可生成恒定的脈沖寬度的內(nèi)部時鐘信號而不受外部時 鐘信號EXCLK的脈沖寬度變動的影響，可使內(nèi)部工作時序穩(wěn)定。
CKE緩沖器60按照時鐘控制信號傳送外部時鐘啟動信號EXCKE以 生成內(nèi)部時鐘啟動信號INCKE。即，該CKE緩沖器60具有傳送門，與 時鐘控制信號CLKE的上升沿同步地取入外部時鐘啟動信號EXCKE，與 時鐘控制信號CLKE的下降沿同步地將已取入的外部時鐘啟動信號 EXCKE作為內(nèi)部時鐘啟動信號INCKE來輸出。
CKE復(fù)位電路62在時鐘激活信號ENCLK的非激活時，按照外部時 鐘啟動信號EXCKE和外部時鐘信號EXCLK將時鐘激活信號ENCLK從非 激活狀態(tài)驅(qū)動為激活狀態(tài)(低功耗模式時)。
內(nèi)部時鐘發(fā)生電路30還包含門電路66，接受來自CLK緩沖器 64的緩沖時鐘信號CLKF和低功耗模式指示信號SRFPWD，生成時鐘控 制信號CLKE;以及門電路68，接受緩沖時鐘信號CLKF和內(nèi)部時鐘啟 動信號INCKE，生成內(nèi)部時鐘信號INCLK。門電路66在低功耗模式指 示信號SRFPWD為高電平的激活狀態(tài)時，將時鐘控制信號CLKE常時地 固定于低電平。另一方面，在低功耗模式指示信號SRFPWD為低電平時， 該門電路66按照來自CLK緩沖器64的緩沖時鐘信號CLKF，生成時鐘 控制信號CLKE。因而，在低功耗模式時，時鐘控制信號CLKE處于非 激活狀態(tài)，停止CKE緩沖器60的傳送工作，該CKE緩沖器60成為閂 鎖狀態(tài)。使低功耗模式時的CKE緩沖器60的工作停止，以減少功耗。 如后面所說明的那樣，在低功耗模式時，按照外部時鐘啟動信號EXCKE 將內(nèi)部時鐘啟動信號INCKE固定于低電平。
門電路68是AND電路，在內(nèi)部時鐘啟動信號INCKE為高電平時， 按照緩沖時鐘信號CLKF生成內(nèi)部時鐘信號INCLK，此外，在內(nèi)部時鐘 啟動信號INCKE為低電平時，將內(nèi)部時鐘信號INCLK固定于低電平。
圖9中示出的控制電路24包含閂鎖電路70，與內(nèi)部時鐘信號 INCLK同步地閂鎖來自控制緩沖電路20的內(nèi)部控制信號；指令譯碼器
72,按照內(nèi)部時鐘信號INCLK對經(jīng)該閂鎖電路70供給的內(nèi)部控制信號 進(jìn)行譯碼；以及0R電路74，按照來自指令譯碼器72的自刷新模式指 示信號SRF和功率降低模式指示信號PWD，生成低功耗模式激活信號。 如上所述，OR電路74的輸出信號用于控制輸入緩沖電路的工作。
指令譯碼器72在內(nèi)部時鐘啟動信號INCKE為激活狀態(tài)時，按照內(nèi) 部時鐘信號INCLK進(jìn)行譯碼工作，另一方面，在該內(nèi)部時鐘啟動信號 INCKE為非激活時，禁止譯碼工作。此時，也可使用指令譯碼器72的 輸入級的電路為非激活狀態(tài)、其電流路徑被隔斷的結(jié)構(gòu)。
自刷新模式指示信號SRF在指定了在內(nèi)部只進(jìn)行數(shù)據(jù)的保持的模 式時被激活，如果該自刷新模式指示信號SRF被激活，則根據(jù)未圖示 的刷新控制電路的控制，以規(guī)定周期刷新內(nèi)部的存儲單元的存儲數(shù) 據(jù)。
功率降低模式指示信號PWD是將該半導(dǎo)體存儲器設(shè)定為低功耗模 式的工作模式，停止對于規(guī)定的內(nèi)部電路的電源電壓的供給。在該功 率下降模式時，不進(jìn)行刷新工作。
功率降低模式指示信號PWD在備用狀態(tài)持續(xù)較長期間時被設(shè)定， 以減少功耗。此外，自刷新模式指示信號SRF在較長期間內(nèi)不進(jìn)行對
該半導(dǎo)體存儲器的存取的睡眠模式時等被激活。如果這些自刷新模式 指示信號SRF和功率降低模式指示信號PWD的某一個被激活，則閂鎖 電路71響應(yīng)于OR電路74的輸出信號而被置位，低功耗模式指示信號 SRFPWD被激活。
在圖17中未示出自刷新控制電路和內(nèi)部電源控制電路的結(jié)構(gòu)，但 分別對自刷新控制電路和內(nèi)部電源控制電路供給自刷新模式指示信號 SRF和功率降低模式指示信號PWD。在功率下降模式時，對這些指令譯 碼器和時鐘輸入緩沖器等的電路供給電源電壓。這是因為，必須常時 地監(jiān)視來自外部的工作模式指示信號。但是，如以下所詳細(xì)地說明的 那樣，在該低功耗模式時對控制緩沖電路20和地址緩沖電路22進(jìn)行 電源控制，隔斷電源電壓的供給。
控制緩沖電路20和地址緩沖電路22具有與前面的圖9中示出的 電路同樣的結(jié)構(gòu)，按照狀態(tài)控制信號組ENG、 CS截止模式指示信號 CSCUT和內(nèi)部芯片選擇信號INZCS隔斷其工作電流路徑。
再有，在圖17中雖然沒有明確地示出，但即使在CLK緩沖器64
中也配置多種形式的時鐘輸入緩沖器，按照狀態(tài)控制信號組ENG使1 個時鐘緩沖器成為可工作狀態(tài)。為了進(jìn)行該時鐘緩沖器的電流源控 制，利用時鐘激活信號ENCLK與狀態(tài)控制信號ENi的邏輯運(yùn)算結(jié)果 (AND)。
在該實施例4中，再者，在內(nèi)部時鐘啟動信號INCKE為非激活狀 態(tài)時，隔斷這些控制緩沖電路20和地址緩沖電路22的工作電流路徑。 在前面的圖14和圖15中示出的緩沖電路的結(jié)構(gòu)中，代替狀態(tài)控制信 號ENi而供給取內(nèi)部時鐘啟動信號INCKE與狀態(tài)控制信號ENi的邏輯 積的信號。此外，在內(nèi)部時鐘啟動信號INCKE的激活狀態(tài)時，也可在 生成內(nèi)部芯片選擇信號INZCS的CS緩沖器中設(shè)置隔斷輸入緩沖電路的 工作電流路徑的結(jié)構(gòu)。
內(nèi)部時鐘啟動信號INCKE在低功耗模式指示信號SRFPWD的激活時 被非激活，通過隔斷控制緩沖電路20和地址緩沖電路22的工作電流 路徑，可更加減少該低功耗模式時的消耗電流。此外，在內(nèi)部時鐘啟 動信號INCKE的非激活時，通過按照時鐘激活信號ENCLK,利用CKE 復(fù)位電路62使CLK緩沖器64的內(nèi)部電路的工作電流路徑非激活，可 減少以較大的驅(qū)動力將內(nèi)部時鐘信號傳遞給電路各部分的CLK緩沖器 64的消耗電流，可更加減少消耗電流。特別是，由于要求CLK緩沖器 64按照高速的時鐘信號生成具有陡峭的波形的緩沖時鐘信號CLKF,故 其驅(qū)動電流較大，通過在低功耗模式時使CLK緩沖器64非激活而隔斷 工作電流路徑，可減少消耗電流。
圖18是概略地示出圖17中示出的CKE緩沖器60的工作的時序 圖。以下，參照圖18中示出的時序圖，說明圖17中示出的CKE緩沖 器60的工作。在圖18中，CKE緩沖器60按照來自門電路66的時鐘 控制信號CLKE，傳送外部時鐘啟動信號EXCKE。如果外部時鐘啟動信 號EXCKE下降到低電平，則在下一個時鐘循環(huán)中，內(nèi)部時鐘啟動信號 INCKE被下降到低電平。
在此，在CKE緩沖器60中，初級的閂鎖/傳送門在時鐘控制信號 CLKE為高電平時成為閂鎖狀態(tài)，輸出級的閂鎖/傳送門在時鐘控制信號 CLKE為低電平時輸出已閂鎖的信號。例如，CKE緩沖器60由下述部分 構(gòu)成響應(yīng)于時鐘控制信號CLKE的上升沿而成為非導(dǎo)通狀態(tài)的初級傳 送門或定時(clocked)緩沖器；閂鎖該初級傳送門的輸出信號的閂鎖
電路；以及與時鐘控制信號CLKE的下降沿同步地傳送閂鎖電路的閂鎖 信號的輸出級傳送門或定時緩沖器。
因而，如圖18中所示，在時鐘控制信號CLKE為高電平時，即使 外部時鐘啟動信號EXCKE下降到低電平，CKE緩沖器60處于閂鎖狀態(tài)， 在該循環(huán)中，內(nèi)部時鐘啟動信號INCKE維持于高電平。
在下一個循環(huán)中，如果外部時鐘啟動信號EXCKE成為低電平，則 由于CKE緩沖器60按照時鐘控制信號CLKE傳送低電平的外部時鐘啟 動信號EXCKE，故內(nèi)部時鐘啟動信號INCKE與時鐘控制信號CLKE.的下 降沿同步地下降到低電平。
如果在時鐘控制信號CLKE的上升之前將外部時鐘啟動信號EXCKE 設(shè)定為高電平，則CKE緩沖器60按照時鐘控制信號CLKE傳送外部時 鐘啟動信號EXCKE，生成內(nèi)部時鐘啟動信號INCKE。因而，內(nèi)部時鐘啟 動信號INCKE在該時鐘循環(huán)中上升到高電平。
外部時鐘啟動信號EXCKE是與外部時鐘信號EXCLK非同步的信 號。如圖17中所示，時鐘控制信號CLKE是與外部時鐘信號同步的信 號。因而，在指定自刷新模式的情況下，要求外部時鐘啟動信號EXCKE 在前1個時鐘循環(huán)中從高電平下降到低電平。因而，在施加自刷新指 令(SRF指令)時，在時鐘控制信號CLKE的上升時，外部時鐘啟動信 號EXCKE為低電平，內(nèi)部時鐘啟動信號INCKE在該時鐘循環(huán)中與時鐘 控制信號CLKE的下降沿同步地成為低電平。
因而，在充分地滿足設(shè)置時間和維持時間而施加了自刷新指令和 外部時鐘啟動信號EXCKE的情況下，內(nèi)部時鐘啟動信號INCKE在自刷 新指令施加時的時鐘循環(huán)中成為低電平，圖17中示出的緩沖電路20 和22成為非激活狀態(tài)。在將內(nèi)部時鐘啟動信號INCKE設(shè)定為高電平之 前，停止自刷新指令施加后的指令的受理。如圖17中所示，通過按照 外部時鐘啟動信號EXCKE對閂鎖電路71進(jìn)行復(fù)位并使低功耗模式指示 信號SRFPWD非激活來進(jìn)行該低功耗模式結(jié)束時的內(nèi)部時鐘啟動信號 INCKE的置位。
如果內(nèi)部時鐘啟動信號INCKE被激活，則緩沖電路20和22工作， 取入來自外部的信號，生成內(nèi)部信號。因而，施加低功耗模式結(jié)束指 示指令，可使內(nèi)部電路恢復(fù)到通常狀態(tài)。
圖19 (A)是更具體地示出外部時鐘信號EXCLK與外部時鐘啟動信號EXCKE的時序關(guān)系的圖。如圖19(A)中所示，時鐘控制信號CLKE 與外部時鐘信號EXCLK同步地作為單拍的脈沖信號來生成。與該時鐘 控制信號CLKE同步地生成內(nèi)部時鐘啟動信號INCKE，按照該內(nèi)部時鐘 啟動信號INCKE、外部時鐘啟動信號EXCKE和外部時鐘信號EXCLK，由 CKE復(fù)位電路62生成時鐘激活信號ENCLK。
在通常工作模式時，即，低功耗模式指示信號SRFPWD為低電平時， 按照外部時鐘信號EXCLK生成時鐘控制信號CLKE。如果按照外部時鐘 啟動信號EXCKE的下降沿，內(nèi)部時鐘啟動信號INCKE下降到低電平， 則相應(yīng)地時鐘激活信號ENCLK下降到低電平。但是，如果在下一個外 部時鐘信號EXCLK的上升前外部時鐘啟動信號EXCKE上升到高電平， 則響應(yīng)于該外部時鐘信號EXCLK的上升沿，時鐘激活信號ENCLK上升 到高電平，在該循環(huán)中，生成時鐘控制信號CLKE，可取入外部信號。
因而，即使內(nèi)部時鐘啟動信號INCKE下降到低電平，由于時鐘激 活信號ENCLK響應(yīng)于外部時鐘信號EXCLKE的上升沿恢復(fù)到高電平，故 即使外部時鐘啟動信號EXCKE在1個時鐘循環(huán)中下降到低電平，CLK 緩沖電路64也進(jìn)行取入外部時鐘信號的工作。但是，由于在內(nèi)部時鐘 啟動信號INCKE為高電平時按照緩沖時鐘信號CLKF生成內(nèi)部時鐘信號 INCLK，故如果該內(nèi)部時鐘啟動信號INCKE成為低電平，則在該循環(huán)中 不生成內(nèi)部時鐘信號INCLK。
如果在外部時鐘信號EXCLK為高電平時將外部時鐘啟動信號 EXCKE設(shè)定為低電平，則在下一個循環(huán)中內(nèi)部時鐘信號INCLK下降到 低電平。但是，即使內(nèi)部時鐘啟動信號INCKE成為低電平，此時外部 時鐘啟動信號EXCKE上升到高電平，時鐘激活信號ENCLK也維持高電 平。因而，在1個時鐘循環(huán)期間中將外部時鐘啟動信號EXCKE設(shè)定為 低電平的情況下，常時地與外部時鐘信號EXCLK同步地生成時鐘控制 信號CLKE。
但是，即使在此時，如果內(nèi)部時鐘啟動信號INCKE成為低電平， 則也不生成內(nèi)部時鐘信號INCLK。即，與時鐘控制信號CLKE同步地按 照外部時鐘啟動信號EXCKE生成了內(nèi)部時鐘啟動信號INCKE，如果內(nèi) 部時鐘啟動信號INCKE下降到低電平，則在下一個時鐘循環(huán)中，不生 成內(nèi)部時鐘信號INCLK，停止內(nèi)部工作，內(nèi)部電路維持前1個時鐘循環(huán) 的狀態(tài)。
如上所述，根據(jù)對于外部時鐘啟動信號EXCKE的外部時鐘信號 EXCLK或時鐘控制信號CLKE的設(shè)置時間/維持時間的不同，內(nèi)部時鐘 啟動信號INCKE被非激活的循環(huán)不同。因此，在自刷新指令施加時， 在前1個循環(huán)中，要求外部時鐘啟動信號EXCKE從高電平下降到低電 平。因而，在自刷新指令施加時，在該自刷新指令施加循環(huán)中，響應(yīng) 于時鐘控制信號CLKE的下降沿，內(nèi)部時鐘啟動信號INCKE被非激活。 在自刷新指令的施加循環(huán)中，生成了內(nèi)部時鐘信號INCLK，內(nèi)部電路可 按照該自刷新指令準(zhǔn)確地工作。
其次，參照圖19 (B)，說明按照外部時鐘啟動信號EXCKE停止 時鐘控制信號CLKE的發(fā)生的工作。首先，在外部時鐘信號EXCLK的上 升前，使外部時鐘啟動信號EXCKE下降到低電平。響應(yīng)于時鐘控制信 號CLKE的下降，內(nèi)部時鐘啟動信號INCKE下降到低電平。此外，由于 外部時鐘啟動信號EXCKE和內(nèi)部時鐘啟動信號INCKE為低電平，故時 鐘激活信號ENCLK下降到低電平。如果即使在下一個循環(huán)中也使外部 時鐘啟動信號EXCKE保持為低電平，則時鐘激活信號ENCLK維持為低 電平，停止時鐘控制信號CLKE的發(fā)生，在下一個循環(huán)中，內(nèi)部時鐘啟 動信號INCKE維持低電平。
如果在外部時鐘信號EXCLK的上升前外部時鐘啟動信號EXCKE上 升到高電平，則響應(yīng)于外部時鐘信號EXCLK的上升，時鐘激活信號 ENCLK上升到高電平。在下一個時鐘循環(huán)中，生成時鐘控制信號CLKE， 響應(yīng)于該時鐘控制信號CLKE的下降，內(nèi)部時鐘啟動信號INCKE上升到 高電平。
因而，如果外部時鐘啟動信號EXCKE在2個時鐘循環(huán)期間內(nèi)維持 為低電平，則此時在外部時鐘啟動信號EXCKE下降到低電平之后的第2 個時鐘循環(huán)中，可使時鐘控制信號CLKE的發(fā)生停止。因而，在第2個 時鐘循環(huán)中，可按照內(nèi)部時鐘啟動信號INCKE使內(nèi)部時鐘信號INCLK 的發(fā)生停止。
其次，如果在外部時鐘信號EXCLK為高電平時外部時鐘啟動信號 EXCKE下降到低電平，則在該循環(huán)中，發(fā)生時鐘控制信號CLKE。此外， 內(nèi)部時鐘啟動信號INCKE和時鐘激活信號ENCLK都處于高電平。
在下一個時鐘循環(huán)中，如果將外部時鐘啟動信號EXCKE維持為低 電平，則在該循環(huán)中，響應(yīng)于時鐘控制信號CLKE的下降，內(nèi)部時鐘啟
動信號INCKE和時鐘激活信號ENCLK下降到低電平。即，在生成外部 時鐘信號EXCLK并生成時鐘控制信號CLKE時，在外部時鐘啟動信號 EXCKE相對于該時鐘控制信號CLKE沒有足夠的維持時間時，內(nèi)部信號 的狀態(tài)不發(fā)生變化。
在該時鐘循環(huán)中，因而，時鐘輸入緩沖器取入外部時鐘信號，生 成了緩沖時鐘信號CLKF。此外，也同樣生成內(nèi)部時鐘信號INCLK。
在外部時鐘信號EXCLK為高電平時，如果外部時鐘啟動信號EXCKE 上升到高電平，則響應(yīng)于外部時鐘信號EXCLK的下降，時鐘激活信號 ENCLK上升到高電平。因而，在該循環(huán)中，時鐘激活信號ENCLK為低 電平，不生成時鐘控制信號CLKE。因而，CLK緩沖器64停止了工作。
在下一個循環(huán)中，時鐘激活信號ENCLK為高電平，按照來自CLK 緩沖器64的緩沖時鐘信號CLKF，生成時鐘控制信號CLKE，響應(yīng)于時 鐘控制信號CLKE的下降，利用CKE緩沖器60，內(nèi)部時鐘啟動信號INCKE 上升到高電平。
即，如果外部時鐘啟動信號EXCKE在2個時鐘循環(huán)期間內(nèi)保持為 低電平，則在內(nèi)部將時鐘控制信號CLKE設(shè)定為低電平，禁止外部時鐘 信號EXCLK的取入，而且可使內(nèi)部時鐘信號INCLK的發(fā)生停止。
因而，內(nèi)部時鐘啟動信號INCKE與外部時鐘啟動信號EXCKE和外 部時鐘信號EXCLK的時序關(guān)系無關(guān)地在使外部時鐘啟動信號EXCKE下 降到低電平之后的第3個時鐘循環(huán)中，可按照時鐘激活信號ENCLK使 發(fā)生停止。
因而，為了使內(nèi)部時鐘啟動信號INCKE非激活，外部時鐘啟動信 號EXCKE必須在2個時鐘期間內(nèi)保持為低電平。因而，為了按照外部 時鐘信號EXCLK設(shè)定內(nèi)部時鐘啟動信號INCKE的狀態(tài)，如果使外部時 鐘啟動信號EXCKE在3個時鐘期間內(nèi)保持為低電平，則從該第3個時 鐘循環(huán)起，內(nèi)部時鐘啟動信號INCKE成為與外部時鐘啟動信號EXCKE 的狀態(tài)對應(yīng)的狀態(tài)。
再有，如果內(nèi)部時鐘啟動信號INCKE下降到低電平，則在下一個 時鐘循環(huán)中按照內(nèi)部時鐘啟動信號INCKE使內(nèi)部時鐘信號INCLK的發(fā) 生停止。
因而，如果在規(guī)定時鐘循環(huán)期間內(nèi)使外部時鐘啟動信號EXCKE保 持為低電平，則將內(nèi)部時鐘啟動信號INCKE固定于低電平，隔斷圖17中示出的控制緩沖電路20和地址緩沖電路22的電流路徑。由此，內(nèi) 部電路停止(pending)工作，不進(jìn)行新的工作，在沒有必要取入外部 信號時，通過使取入外部信號的緩沖器的電源成為隔斷狀態(tài)，即使在 通常工作模式時也能減少消耗電流。
圖20是生成圖17中示出的CKE復(fù)位電路62的結(jié)構(gòu)的一例的圖。 在圖20中，CKE復(fù)位電路62包含倒相器62a，接受時鐘激活信號 ENCLK; NAND電路62b,接受倒相器62a的輸出信號、外部時鐘信號 EXCLK和互補(bǔ)的低功耗模式指示信號ZSRFPWD; NAND電路62c，接受 NAND電路62b的輸出信號、互補(bǔ)的低功耗模式指示信號ZSRFPWD和外 部時鐘啟動信號EXCKE;倒相器62d，接受內(nèi)部時鐘啟動信號INCKE; 置位/復(fù)位觸發(fā)器62e，響應(yīng)于倒相器62d的輸出信號的下降而被復(fù) 位，而且響應(yīng)于NAND電路62c的輸出信號或功率接通復(fù)位信號PORB 而被置位；倒相器62f，接受置位/復(fù)位觸發(fā)器62e的輸出信號；倒相 器62g，接受互補(bǔ)的低功耗模式指示信號ZSRFPWD; NAND電路62h，接 受時鐘激活信號ENCLK和內(nèi)部時鐘啟動信號INCKE;以及復(fù)合門62i， 按照倒相器62g的輸出信號小C、倒相器62f的輸出信號(()A和NAND電 路62h的輸出信號())B，生成時鐘激活信號ENCLK。
觸發(fā)器62e包含NAND門81，在第1輸入端上接受倒相器62d的 輸出信號；以及3輸入端NAND門82c,接受NAND門81的輸出信號、 NAND電路62c的輸出信號和功率接通復(fù)位信號PORB。將NAND門82 的輸出信號供給倒相器62f 。
復(fù)合門62i等效地包含NAND門83，接受倒相器62f的輸出信號 小A和NAND電路62h的輸出信號(()B;以及門84，接受NAND門83的輸 出信號和倒相器62g的輸出信號小C，生成時鐘激活信號ENCLK。該門 84在倒相器62g的輸出信號小C處于高電平且NAND門83的輸出信號為 高電平時，輸出高電平的信號。從該門84輸出時鐘激活信號ENCLK。
在該圖20中示出的CKE復(fù)位電路62的結(jié)構(gòu)中，在通常工作模式 時，即，低功耗模式指示信號SRFPWD為低電平、互補(bǔ)的低功耗模式指 示信號ZSRFPWD為高電平時，倒相器62g的輸出信號(()C為低電平，門 84作為緩沖器來工作，時鐘激活信號ENCLK按照NAND電路的輸出信 號而變化。在通常工作模式時，CLK緩沖器64按照外部時鐘啟動信號 EXCKE有選擇地形成其工作電流路徑，在工作時按照外部時鐘信號 EXCLK生成緩沖時鐘信號CLKF (參照圖18以及圖19 ( A)和(B)的 時鐘控制信號CLKE)。
另一方面，如果低功耗模式指示信號SRFPWD為高電平、指定低功 耗模式，則互補(bǔ)的低功耗模式指示信號ZSRFPWD為低電平，倒相器62g 的輸出信號(()C為高電平，時鐘激活信號ENCLK為低電平，停止內(nèi)部時 鐘啟動信號INCKE和內(nèi)部時鐘信號INCLK的發(fā)生，停止緩沖電路的工 作。由此，減少在低功耗模式時的消耗電流。
如果將外部時鐘啟動信號EXCKE驅(qū)動為高電平，則非激活狀態(tài)的 時鐘激活信號ENCLK再次被朝向高電平驅(qū)動。在低功耗模式時，通過 使用外部時鐘啟動信號EXCKE解除信號輸入電路的電流隔斷狀態(tài)，輸 入緩沖電路如下述那樣來工作，接受解除低功耗工作模式的指令、可 恢復(fù)到通常工作模式。其次，參照圖21和圖22中示出的時序圖，說 明該圖20中示出的CKE復(fù)位電路62的工作。
首先，參照圖21，說明通常工作模式時的工作。在電源接通時， 功率接通復(fù)位信號P0RB為低電平，將NAND門82的輸出信號初始設(shè)定 為高電平。在通常工作模式時，低功耗模式指示信號ZSRFPWD為高電 平，根據(jù)外部時鐘信號EXCLK和外部時鐘啟動信號EXCKE來決定NAND 電路62b和62c的輸出信號的電壓電平。此外，倒相器62g的輸出信 號小C固定于低電平。
如果電源電壓達(dá)到穩(wěn)定，則功率接通復(fù)位信號PORB為高電平。如 果外部時鐘啟動信號EXCKE在外部時鐘信號EXCLK之前成為高電平， 則NAND門62c的輸出信號為低電平，NAND門82的輸出信號為高電平， 倒相器62f的輸出信號(()A為低電平，根據(jù)這一點(diǎn)，時鐘激活信號ENCLK 為高電平。
接著，如果內(nèi)部時鐘啟動信號INCKE按照外部時鐘啟動信號EXCKE 而成為高電平，則NAND電路62h的輸出信號(j)B為低電平。
在外部時鐘信號EXCLK為高電平時，如果外部時鐘啟動信號EXCKE 下降到低電平，則NAND電路62c的輸出信號為高電平，觸發(fā)器62e的 狀態(tài)不變化。此外，在該時鐘循環(huán)中，由于內(nèi)部時鐘啟動信號INCKE 維持為高電平，故時鐘激活信號ENCLK維持高電平。
在下一個循環(huán)中，如果外部時鐘啟動信號EXCKE保持了以前的低 電平，則內(nèi)部時鐘啟動信號INCKE下降到低電平，NAND電路62h的輸
出信號小B上升到高電平。響應(yīng)于該內(nèi)部時鐘啟動信號INCKE的下降， 倒相器62d的輸出信號為高電平，NAND門81的兩輸入端成為高電平， 其輸出信號成為低電平，相應(yīng)地NAND門82的輸出信號為低電平。響 應(yīng)于該NAND門82的輸出信號的下降，倒相器62f的輸出信號(j)A上升 到高電平。因而，NAND門83的輸入信號都為高電平，時鐘激活信號 ENCLK下降到低電平。
如果在外部時鐘信號EXCLK為高電平時外部時鐘啟動信號EXCKE 為高電平，則在外部時鐘信號EXCLK下降到低電平時，NAND門62c的 輸出信號為低電平，NAND門82的輸出信號為高電平，相應(yīng)地，倒相器 62f的輸出信號c))A為低電平。因而，NAND門83的輸出信號為高電平， 時鐘激活信號ENCLK成為高電平。
在下一個時鐘循環(huán)中，內(nèi)部時鐘啟動信號INCKE上升到高電平， NAND門62h的輸出信號小B為低電平。由此，可實現(xiàn)前面的圖19 (A) 和(B)中示出的工作。
在電源接通時，利用功率接通復(fù)位信號PORB，將NAND門82的輸 出信號設(shè)定為高電平，相應(yīng)地，倒相器62f的輸出信號(j)A為低電平， 時鐘激活信號ENCLK為高電平。因而，如果內(nèi)部時鐘啟動信號INCKE 成為高電平，則NAND電路62h的輸出信號(t)B為低電平，在復(fù)合門62i 中，NAND門83的輸出信號為高電平，即使觸發(fā)器62e為置位、倒相 器62f的輸出信號(()A上升，時鐘激活信號ENCLK也維持高電平。
因而，在通常工作模式時，可按照外部時鐘信號EXCLK和外部時 鐘啟動信號EXCKE有選擇地激活/非激活時鐘激活信號ENCLK。
如果按照外部時鐘啟動信號EXCKE使內(nèi)部時鐘啟動信號INCKE非 激活，則控制緩沖電路20和地址緩沖電路22使工作電流路徑隔斷、 被非激活。在該狀態(tài)下，只是維持內(nèi)部工作，即使這些電路20和22 都非激活，也不會產(chǎn)生任何問題。
其次，參照圖22，說明低功耗模式時的工作。在低功耗模式時， 互補(bǔ)的低功耗模式指示信號ZSRFPWD從高電平成為低電平。在該低功 耗模式轉(zhuǎn)移時，由于時鐘激活信號ENCLK為高電平，故倒相器62a的 輸出信號為低電平，NAND電路62b的輸出信號為高電平。
因而，如果該低功耗模式指示信號SRFPWD上升到高電平、互補(bǔ)的 低功耗模式指示信號ZSRFPWD成為低電平，則由復(fù)合門62i將時鐘激
活信號ENCLK驅(qū)動為低電平。在該低功耗模式時，外部時鐘啟動信號 EXCKE保持為低電平。內(nèi)部時鐘啟動信號INCKE在被給予了該低功耗 模式指示的循環(huán)中下降到低電平。
在自刷新模式等的低功耗模式的解除時，外部時鐘啟動信號EXCKE 上升到高電平。這是因為，如上面說明的那樣，時鐘激活信號ENCLK 為低電平，輸入緩沖器被設(shè)定為非導(dǎo)通狀態(tài)，不能接受外部指令。
如果該外部時鐘啟動信號EXCKE上升到高電平，圖17中示出的閂 鎖電路71被復(fù)位，低功耗模式指示信號ZSRFPWD被復(fù)位，成為高電平。 如果外部時鐘信號EXCLK處于低電平，則NAND門62b的輸出信號為高 電平，響應(yīng)于該外部時鐘啟動信號EXCKE的上升，NAND門62c的輸出 信號為低電平，置位/復(fù)位觸發(fā)器62e被置位，其輸出信號為高電平， 倒相器62f的輸出信號())A為4氐電平，時鐘激活信號ENCLK為高電平， CLK緩沖器被激活，按照外部時鐘信號EXCLK生成緩沖時鐘信號。
另一方面，如果外部時鐘啟動信號EXCKE在外部時鐘信號EXCLK 為高電平時被設(shè)定為高電平，則在外部時鐘信號EXCLK為低電平時， NAND門62b的輸出信號為高電平，觸發(fā)器62e被置位，時鐘激活信號 ENCLK為高電平。因而，時鐘激活信號ENCLK與外部時鐘啟動信號EXCKE 和外部時鐘信號EXCLK的時序關(guān)系無關(guān)地在外部時鐘信號EXCLK為低 電平時被激活，可按照下一個外部時鐘信號EXCLK生成緩沖時鐘信號。
內(nèi)部時鐘啟動信號INCKE在該下一個循環(huán)中被驅(qū)動為高電平。按 照該外部時鐘啟動信號EXCKE的激活，NAND門62h的輸出信號())B從高 電平下降到低電平。因而，如果外部時鐘啟動信號EXCKE上升到高電 平，則在下一個循環(huán)中，時鐘控制信號CLKE被激活，相應(yīng)地內(nèi)部時鐘 啟動信號INCKE被激活，從該下一個循環(huán)起，可按照內(nèi)部時鐘啟動信 號INCKE來生成內(nèi)部時鐘信號INCLK。
因而，從外部時鐘啟動信號EXCKE上升到高電平之后經(jīng)過2個時 鐘循環(huán)后，可接受來自外部的指令，設(shè)定內(nèi)部狀態(tài)，可執(zhí)行自刷新模 式的解除。
在低功耗模式時，在CLK緩沖器、控制緩沖電路20和地址緩沖電 路22的每一個中，通過按照時鐘激活信號ENCLK和內(nèi)部時鐘啟動信號 INCKE使其成為電源隔斷狀態(tài)，可大幅度地減少消耗電流。
此外，在該低功耗模式解除時，利用外部時鐘啟動信號EXCKE，在
外部時鐘信號EXCLK為低電平時將時鐘激活信號ENCLK設(shè)定為激活狀 態(tài)，可準(zhǔn)確地確保低功耗模式解除指令施加時的2個時鐘循環(huán)，低功
耗模式解除用的時序控制變得容易。
圖23是示出與1個輸入緩沖電路對應(yīng)的控制部的結(jié)構(gòu)的圖。在圖 23中，利用接受狀態(tài)控制信號組ENG中包含的狀態(tài)控制信號ENi和內(nèi) 部時鐘啟動信號INCKE的AND電路90，生成對于對應(yīng)的輸入緩沖電路 的電流源晶體管的控制信號々EN。由此，即使在設(shè)置了多種形式的輸入 緩沖器的結(jié)構(gòu)中，也能在低功耗模式時可靠地隔斷各工作電流源的路 徑，減少消耗電流。
在該圖23中示出的控制信號(()EN可代替圖14和15中示出的狀態(tài) 控制信號ENi來使用。
〔變更例〕
圖24是概略地示出本發(fā)明的實施例4的變更例的結(jié)構(gòu)的圖。在該 圖24中示出的結(jié)構(gòu)中，對控制緩沖電路20和地址緩沖電路22供給CS 截止模式指示信號CSCUT、內(nèi)部時鐘啟動信號INCKE和內(nèi)部芯片選擇 信號INZCS。不供給狀態(tài)控制信號組。即，在控制緩沖電路20和地址 緩沖電路22中設(shè)置了 1種形式的輸入緩沖器，按照CS截止模式指示 信號CSCUT、內(nèi)部芯片選擇信號INZCS和內(nèi)部時鐘啟動信號INCKE，控 制這些工作電流源。
因而，即使在沒有設(shè)置多種輸入緩沖器、設(shè)置1種輸入緩沖器的 半導(dǎo)體存儲器中，也能利用下述結(jié)構(gòu)按照該內(nèi)部時鐘啟動信號INCKE 隔斷工作電流源，同時對生成內(nèi)部(緩沖)時鐘信號的CLK緩沖器64 進(jìn)行復(fù)位。其它的結(jié)構(gòu)與圖17中示出的結(jié)構(gòu)相同，對于對應(yīng)的部分標(biāo) 以同一參照編號，省略其詳細(xì)的說明。
如上所述，按照本發(fā)明的實施例4，在低功耗模式時，如果滿足規(guī) 定的條件，則以隔斷輸入緩沖電路的電流源的方式來構(gòu)成，可進(jìn)一步 減少低功耗模式時的消耗電流。
再有，在低功耗模式時，如果外部時鐘啟動信號EXCKE在2個時 鐘循環(huán)中維持為低電平，則使內(nèi)部時鐘啟動信號INCKE非激活。使該 外部時鐘啟動信號EXCKE保持為低電平的時鐘數(shù)也可在3個循環(huán)以 上，此外，也可將特定的指令用于該電流源隔斷。
如上所述，按照本發(fā)明，對于1個信號輸入節(jié)點(diǎn)并列地設(shè)置多種
(形式)輸入緩沖器，利用編程電路有選擇地使用，能用簡單的電路 結(jié)構(gòu)容易地利用所希望的形式的輸入緩沖器，可減少換向時間，相應(yīng)
地可降低制品成本。
以上，參照附圖詳細(xì)地說明了本發(fā)明，但這些說明始終是例示性 的，而不是在任何意義上來限定本發(fā)明，本發(fā)明的要旨和范圍只由后 附的權(quán)利要求書來限定，包含與權(quán)利要求的范圍均等的意義和范圍內(nèi) 的全部的變更。
權(quán)利要求
1.一種半導(dǎo)體裝置，其特征在于，具備多個輸入緩沖器，具有把從外部提供的信號作緩沖處理后傳送給內(nèi)部節(jié)點(diǎn)的各不相同的形式，以及編程電路，生成擇一地使上述多個輸入緩沖器成為能工作狀態(tài)的信號；上述多個輸入緩沖器能有選擇地按照上述編程電路的輸出信號來工作，按照在激活時從上述外部所供給的信號來驅(qū)動內(nèi)部節(jié)點(diǎn)。
2. 如權(quán)利要求1中所述的半導(dǎo)體裝置，其特征在于， 上述編程電路包含能有選擇地熔斷的熔斷元件。
3. 如權(quán)利要求l中所述的半導(dǎo)體裝置，其特征在于， 上述編程電路包含多個熔斷電路，各自包含能有選擇地熔斷的熔斷元件，而且生成 與上述熔斷元件的熔斷/導(dǎo)通狀態(tài)對應(yīng)的信號；以及譯碼電路，對上述多個熔斷電路的輸出信號進(jìn)行譯碼，生成用來 控制對于上述多個輸入緩沖器的能工作/不能工作的狀態(tài)的信號。
4. 如權(quán)利要求1中所述的半導(dǎo)體裝置，其特征在于， 上述從外部提供的信號在上述多個輸入緩沖中是相同的。
5. 如權(quán)利要求l中所述的半導(dǎo)體裝置，其特征在于， 還具備時鐘啟動緩沖器，按照來自外部的時鐘啟動信號，生成內(nèi)部時鐘 啟動信號；時鐘激活電路，響應(yīng)于上述內(nèi)部時鐘啟動信號和外部時鐘啟動信 號，激活時鐘激活信號；以及時鐘緩沖器，在上述時鐘激活信號的激活時，按照外部時鐘信號， 生成內(nèi)部時鐘信號，上述輸入緩沖器在上述內(nèi)部時鐘啟動信號的非激活時成為非工作 狀態(tài)，此外，如果上述外部時鐘信號在規(guī)定期間內(nèi)被保持為非激活狀 態(tài)，則上述時鐘激活信號被非激活。
6. —種半導(dǎo)體裝置，其特征在于，具備 緩沖電路，在激活時對來自外部的信號進(jìn)行緩沖處理；時鐘緩沖器，在時鐘啟動信號的激活時，按照外部時鐘信號生成內(nèi)部時鐘信號；時鐘檢測裝置，在低功耗工作模式時，檢測上述時鐘啟動信號是 否在上述外部時鐘信號的多個時鐘周期期間內(nèi)處于非激活狀態(tài)；以及控制電路，響應(yīng)于上述時鐘檢測裝置的檢測信號，使上述緩沖電 路和時鐘緩沖器成為非激活狀態(tài)。
7.如權(quán)利要求6中所述的半導(dǎo)體裝置，其特征在于，上述時鐘檢測裝置包含響應(yīng)于來自外部的時鐘啟動信號的激活使 該檢測信號成為非激活的裝置，上述控制電路響應(yīng)于上述檢測信號，使激活控制信號成為非激 活，而且，響應(yīng)于上述外部時鐘啟動信號和上述外部時鐘信號，激活 上述激活控制信號，上述緩沖電路和上述時鐘緩沖器在上述激活控制 信號的激活時工作，按照所供給的信號生成對應(yīng)的內(nèi)部信號。
全文摘要
本發(fā)明涉及時鐘同步型半導(dǎo)體存儲器。在控制緩沖電路(20)和地址緩沖電路(22)中，對每個引腳端子設(shè)置多種形式的緩沖電路，按照狀態(tài)控制信號組(ENG)，激活1種形式的輸入緩沖器。此外，按照在模式寄存器中存儲了的CS截止模式指示信號(CSCUT)和內(nèi)部芯片選擇信號，有選擇地在備用狀態(tài)時隔斷這些控制緩沖電路和地址緩沖電路電流路徑。此外，在指定了低功耗模式時，按照外部時鐘啟動信號(EXCKE)和低功耗模式指示信號(SRFPWD)，隔斷發(fā)生內(nèi)部時鐘信號的CLK緩沖器(64)的電流路徑，還隔斷控制緩沖電路和地址緩沖電路電流路徑。
文檔編號G11C11/407GK101188136SQ200710193699
公開日2008年5月28日 申請日期2002年5月13日 優(yōu)先權(quán)日2001年6月13日
發(fā)明者岡本武郎, 山內(nèi)忠昭, 松本淳子 申請人:三菱電機(jī)株式會社