專利名稱：非易失性半導(dǎo)體存儲裝置及其寫入與讀出方法
技術(shù)領(lǐng)域：
本發(fā)明涉及使用MOS晶體管的非易失性半導(dǎo)體存儲裝置。
背景技術(shù)：
在利用FN隧道電流向浮柵注入電荷的半導(dǎo)體存儲裝置中，在用 以流過FN隧道電流的柵絕緣膜上，需加上10MV/cm左右的電場，再 者，為了用控制柵的電位控制浮柵的電位，實際需要的電場達(dá)到 12MV/cm左右。在通常的用于電路的MOS晶體管中， 一般為了保證 IO年的使用壽命，可加于柵絕緣膜的電場最大約4 6MV/cm。因而， 流過FN隧道電流的柵絕緣膜需形成為能耐受強(qiáng)電場的專用的柵絕緣 膜，與用于其它元件的柵絕緣膜不同。因此，存在著制造工序增加的 問題?；谶@樣的理由，通常利用FN隧道電流的非易失性存儲裝置 往往作為非易失性存儲裝置單體在市場上銷售。
除上述以外，還有這樣的存儲裝置，其中利用MOS晶體管的熱 載流子在浮柵上注入電荷，通過使Vth移位來保持?jǐn)?shù)據(jù)。由于不需要 利用上述FN隧道電流的非易失性半導(dǎo)體存儲裝置那樣的特別制造工 序，該存儲裝置經(jīng)常用于調(diào)整。例如，用于LCD驅(qū)動用IC或電源IC 等的調(diào)整。這是因為在這些產(chǎn)品的制造工序中，無需追加任何工序， 可以在同 一芯片上制作利用熱載流子的非易失性半導(dǎo)體存儲裝置。
在使用碰撞電離率4支大的NMOS的情況下，浮柵上未注入電荷 即未寫入的NMOS晶體管的Vth是耗盡型即正常導(dǎo)通(normally on)狀 態(tài)。另一方面，在浮柵上注入電荷即寫入時，Vth成為增強(qiáng)型即構(gòu)成 正常截止(normally off)狀態(tài)。在讀出時，如果將控制柵置于低電平， 在漏極/源極間施加電壓，則在^皮寫入的NMOS晶體管中，不流過漏極/源極間電流，而在沒有^皮寫入的NMOS晶體管中，流過漏^l/源極 間電流。 一旦漏才S7源極間流過電流，則發(fā)生熱載流子，雖然是少許， 但其一部分;f皮注入到浮柵。即，寫入也由于讀出而隨時間進(jìn)行。為了
解決這個問題，作了各種各樣的結(jié)構(gòu)方面的研究(例如參照特開平 10-189918號公才艮)。
除上述以外，也有在二^l管上施加結(jié)耐壓以上的電壓，通過^f吏結(jié) 短路來進(jìn)行寫入的存儲裝置。在采用該方法的情況下，在讀出時一旦 施加與寫入時相同的電壓結(jié)就短路，也進(jìn)行寫入，因此需壓低讀出電
壓或通過施加最大工作電壓以上的電壓進(jìn)行寫入。另外，若不追加制 造工序，往往難以在同一襯底上形成具有滿足上述要求的耐壓的二極 管(參照特開平6-139778號公才艮)。
在用熱載流子進(jìn)行寫入的半導(dǎo)體存儲裝置中，為了避免在讀出時 向浮柵注入電荷，采用了各種各樣的方法。例如，用LDD(LightlyDoped Drain:低摻雜漏區(qū))結(jié)構(gòu)，在讀出時緩和漏極近旁的電場，釆用抑制 熱載流子的方法，但由于僅構(gòu)成減少向浮柵的電荷注入，不能從本質(zhì) 上解決問題。如果在讀出時持續(xù)施加與寫入時相同的漏極電壓，則會 在沒有被寫入的MOS晶體管上引起誤寫入，因此為了避免誤寫入， 也有將讀出時的漏極電壓限制在比寫入時低的電壓上的對策。或者， 也有采用以下辦法的情況即縮短讀出時的電壓施加時間，在"&^電 源時進(jìn)行數(shù)據(jù)讀出，通過將該數(shù)據(jù)存儲在SRAM中，設(shè)法使其僅在投 入電源時需要電壓。在這樣的處理方法中，存在電壓使用范圍變窄， 或者因附加電路而面積增大的問題。
另外，在利用二極管的結(jié)短路的半導(dǎo)體裝置中，由于在讀出時一 旦施加與寫入時相同的電壓就結(jié)短路，從而進(jìn)行寫入，因此需壓低讀 出電壓，或者通過施加最大工作電壓以上的電壓來進(jìn)行寫入。

發(fā)明內(nèi)容
基于上述理由，理想的存儲裝置是用由存儲元件以外的MOS晶體管確定的最大工作電壓以內(nèi)的電壓進(jìn)行寫入，將由存儲元件以外
的MOS晶體管確定的最大工作電壓在希望的期間(一般是10年)， 即使持續(xù)施加也不會引起數(shù)據(jù)反轉(zhuǎn)。而且，理想的方法是為了形成 這樣的存儲裝置，沒有必要附加多余的工序，能夠以低成本實現(xiàn)。
為了解決上述課題，本發(fā)明提出以下的方案。
設(shè)計成這樣的非易失性半導(dǎo)體存儲裝置，其特征在于，將導(dǎo)通耐 壓不同的MOS晶體管形成在同一襯底上，將導(dǎo)通耐壓低的一方的 MOS晶體管作為存儲元件來使用，在柵導(dǎo)通狀態(tài)下，利用漏極耐壓低， 通過使導(dǎo)通耐壓低的一方的MOS晶體管的漏極/基極間的PN結(jié)短路， 進(jìn)行數(shù)據(jù)的寫入。
在本發(fā)明的存儲裝置中，由于可以用由存儲元件以外的MOS晶 體管確定的最大工作電壓以內(nèi)的電壓寫入，即使將由存儲元件以外的 MOS晶體管確定的最大工作電壓持續(xù)施加10年，也不會引起數(shù)據(jù)的 反轉(zhuǎn)。另外，對于用以制作存儲元件以外的MOS晶體管的工序，由 于無需加入任何追加工序，可以實現(xiàn)在同一村底上形成本發(fā)明的存儲 裝置。


圖1是用于本發(fā)明實施例1的高導(dǎo)通耐壓NMOS晶體管的平面 圖及剖面圖。
圖2是用于本發(fā)明實施例1的低導(dǎo)通耐壓NMOS晶體管的平面 圖及剖面圖。
圖3是表示Vg = 0V時的漏極電流-漏極電壓關(guān)系的圖。 圖4是表示Vg = 6V時的漏才及電流-漏才及電壓關(guān)系的圖。 圖5是表示本發(fā)明實施例1的電路圖。 圖6^^表示本發(fā)明實施例4的電路圖。
具體實施例方式
6下面，說明本發(fā)明的最佳實施例。 [實施例1〗
如圖1所示，在P型硅襯底上形成將N阱區(qū)7配置于漏區(qū)的硅局 部氧化(LOCOS)偏置漏極型NMOS晶體管。在該晶體管中，硅局部氧 化區(qū)3的長度決定其下的偏置區(qū)域即N-低濃度漏區(qū)4的長度。在N-低濃度漏區(qū)4的一端連接著用以釆取與其它的元件等電連接的N+漏 區(qū)5，在另一端隔著柵絕緣膜1,以其一部分接觸在硅局部氧化區(qū)3 上的形狀配置柵電極2。在N+漏區(qū)5的對側(cè)配置N+源區(qū)6，將柵電 極2夾于其中。這里，N型區(qū)域的雜質(zhì)濃度的大小設(shè)定為使N阱區(qū)7 濃度最低、N+漏區(qū)5及N+源區(qū)6濃度最高、N-低濃度漏區(qū)4處于 兩者中間。這個NMOS晶體管具有比下面說明的圖2的NMOS晶體 管更高的導(dǎo)通耐壓。這里所說的導(dǎo)通耐壓，意指在NMOS晶體管的柵 電極2上供給Vth以上的電壓而使溝道反轉(zhuǎn)，即在導(dǎo)通狀態(tài)下流向漏 極的電流急劇地增大至溝道電流以上的漏極電壓。通常，該電流增大 ^皮稱為第一擊穿。
再者，如圖2所示，在P型石圭襯底上形成沒有將N阱區(qū)配置于漏 區(qū)的珪局部氧化偏置漏極型NMOS晶體管。作為該NMOS晶體管的 N -低濃度漏區(qū)4的長度的硅局部氧化偏置長度Ld比圖1的晶體管做 得短。另外，將N-低濃度漏區(qū)4的溝道寬度方向的長度的硅局部氧 化偏置寬度Wd做得比溝道寬度Wc小。漏^l/源極間的截止電流由于 在漏區(qū)上沒有配置N阱區(qū)，較圖l的NMOS晶體管小。為此，可以 將溝道長度Lc做得較圖1的NMOS晶體管短。這樣制作成的圖2的 NMOS晶體管具有較圖1的NMOS晶體管低的導(dǎo)通耐壓。下面，將 導(dǎo)通耐壓高的圖1的晶體管稱為高導(dǎo)通耐壓NMOS晶體管，將低的圖 2的晶體管稱為低導(dǎo)通耐壓NMOS晶體管。圖2的低導(dǎo)通耐壓NMOS 晶體管與圖l的高導(dǎo)通耐壓NMOS晶體管結(jié)構(gòu)及各尺寸均不同，但可 不增加制造工序地在同一襯底上形成。這里，作為表示導(dǎo)通耐壓不同 的2種晶體管的結(jié)構(gòu)例，例如有硅局部氧化偏置漏極型NMOS晶體管，但不受此限。
將上述2種NMOS晶體管的漏極電流-漏極電壓的關(guān)系示于圖3 及圖4。兩圖的橫軸均為漏極電壓，縱軸均為漏極電流。實線表示低 導(dǎo)通耐壓NMOS晶體管，點劃線表示高導(dǎo)通耐壓NMOS晶體管的特 性。圖3表示柵截止時的漏極電流-漏極電壓的關(guān)系。圖4表示柵導(dǎo)通 時的漏極電流-漏極電壓的關(guān)系。據(jù)知，低導(dǎo)通耐壓NMOS晶體管具 有約30V的柵截止時的漏極耐壓，而相比之下，柵導(dǎo)通時的漏極耐壓 (導(dǎo)通耐壓)僅為其大約一半的15V左右。
另外，由于低導(dǎo)通耐壓NMOS晶體管漏極電流開始增加的第一 擊穿時的漏極電流與漏極電流急劇增加的笫二擊穿時的漏極電流幾 乎相等，如果第一擊穿，則繼續(xù)第二擊穿，直至MOS晶體管完全破 壞，漏4W襯底間的PN結(jié)短路。推測這是因為由于在N低濃度漏區(qū)上 能量集中，N低濃度漏區(qū)的體積小，容易發(fā)熱。
使用這2種NMOS晶體管組成圖5所示的電路。低導(dǎo)通耐壓 NMOS晶體管107擔(dān)負(fù)存儲元件的作用。高導(dǎo)通耐壓NMOS晶體管 102擔(dān)負(fù)存儲元件的漏極與電源電壓之間的開關(guān)的作用。寫入進(jìn)行時， 將電源線101設(shè)為比低導(dǎo)通耐壓NMOS晶體管107柵導(dǎo)通時的漏極耐 壓高、比柵截止時的漏極耐壓低的電壓，在輸入端子109及110都是 高電平時進(jìn)行。如果晶體管102及107成為導(dǎo)通，則電源-地之間流過 電流，由于晶體管107是低導(dǎo)通耐壓，由這時的電流完全破壞，漏極 /村底間的結(jié)短路。另一方面，由于晶體管102是高導(dǎo)通耐壓，沒有遭 到破壞。
讀出在輸入端子109、 IIO都是低電平時進(jìn)行。由于進(jìn)行寫入時， 晶體管107的漏極與襯底短路，節(jié)點120的電位接近于地電平。如果 將這個電位輸入至由PMOS晶體管104及NMOS晶體管106所形成 的反相器，則從輸出端子105輸出神支整形至電源電平的電位。另一方 面，在沒有4支寫入的情況下，由于漏極/襯底間電阻非常高，通過高電 阻元件103,節(jié)點120的電位大致構(gòu)成電源電平。如果將這個電位輸入至由晶體管104、 106所形成的反相器中，則從輸出端子105輸出 被整形至地電平的電位。節(jié)點120的電位大致電源電平，指的是在擔(dān) 負(fù)存儲元件的作用的低導(dǎo)通耐壓NMOS晶體管107的漏極上，加有與 電源電平大致相同的電壓。低導(dǎo)通耐壓NMOS晶體管107的柵電位是 低電平，由于低導(dǎo)通耐壓NMOS晶體管107的漏極耐壓比最大工作電 壓還大，即使10年持續(xù)施加，也不會引起誤寫入。
由于晶體管102截止，晶體管107的漏極與襯底短路，在讀出被 寫入后的元件時流過的電流大致等于在高電阻元件103上加上電源電 壓時流過的電流。在電源電壓為20V、高電阻元件103的阻值為 lxio1QQ時，其值為2nA。讀出未^皮寫入的元件時流過的電流，因為 晶體管107在截止?fàn)顟B(tài)，所以僅流過漏電流。高電阻元件103的電阻 值也可在滿足流過晶體管107的截止電流以上的電流的范圍內(nèi)，配合 所容許的消耗電流和所要求的響應(yīng)速度來設(shè)定。
如上所述，通過對漏區(qū)的結(jié)構(gòu)、尺寸的研究，可以將導(dǎo)通耐壓低， 且與第一次擊穿大致同時引起第二次擊穿，直至完全破壞的NMOS 晶體管以不增加工序的方式制作在同一襯底上，利用這些NMOS晶體 管的導(dǎo)通耐壓的不同，可以形成1次寫入型非易失性半導(dǎo)體存儲裝置。
至此描述了在P型硅襯底上直接形成NMOS晶體管的情況，但 在硅村底上形成阱區(qū)且在其中形成MOS晶體管的情況下，阱區(qū)擔(dān)負(fù) 村底的作用。在這種情況下，此前描述的漏極/襯底間的結(jié)構(gòu)成為漏極 /阱區(qū)結(jié)。另外，還描述了 MOS晶體管，但柵絕緣膜不限于硅氧化膜。 以上，參照附圖就本發(fā)明的實施例作了詳述，但具體的結(jié)構(gòu)并不受限 于本實施例。例如，將低濃度漏區(qū)的濃度做成2種以上，利用該濃度 差可以將導(dǎo)通耐壓不同的MOS晶體管形成在同一村底上。另外，將 低濃度漏區(qū)的深度做成2種以上，利用該深度不同，也可將導(dǎo)通耐壓 不同的MOS晶體管形成在同一襯底上。
本發(fā)明的優(yōu)點在于，不需要傳統(tǒng)的利用浮;柵的一次寫入型存儲裝 置必須有的寫入前紫外線照射工序。另外，由于即使在存儲元件上施加高達(dá)^f截止時的漏極耐壓的電壓，也不能進(jìn)行寫入，比起傳統(tǒng)的浮 柵型的存儲裝置，具有讀出條件寬的優(yōu)點。另外，在浮柵型中，由于 數(shù)據(jù)保存隨時間一點一點地進(jìn)行，長期可靠性確認(rèn)的試驗很繁瑣，而 在本發(fā)明中，由于全部的電位被固定，不存在那樣的問題。
在與本發(fā)明相同的破壞型中，存在破壞柵絕緣膜的方式。絕緣膜 漏電時，利用漏電流的熱引起自己修復(fù)，恢復(fù)絕緣性時，由于漏電雖 然微弱但仍存在，也會構(gòu)成數(shù)據(jù)反轉(zhuǎn)。在本發(fā)明中，具有不能發(fā)現(xiàn)這 種自修復(fù)產(chǎn)生的數(shù)據(jù)反轉(zhuǎn)的優(yōu)點。
再者，在與本發(fā)明相同的破壞型中，有通過在二極管上施加結(jié)耐 壓以上的逆向電壓來進(jìn)行結(jié)-皮壞而進(jìn)行寫入的情況。在該方式的讀出 時，如果施加與寫入相同的電壓，則由于結(jié)破壞而進(jìn)行寫入，讀出時 的施加電壓被限制在比寫入時低得多的電壓上。另外，須建立構(gòu)成電 路的晶體管的耐壓以下的結(jié)耐壓，而這難以不增加工序而實現(xiàn)。但是， 在本發(fā)明中不存在這樣的問題。
從作為大容量的存儲裝置單體的用途來看，本發(fā)明最適合于具有 其它主功能的半導(dǎo)體電路的調(diào)整用途。在近年發(fā)生的例中，例如可以
舉出LCD驅(qū)動器用IC等需調(diào)整的半導(dǎo)體電路。用于調(diào)整用途的理想 方法是，無需在具有主要功能電路的制造工序中附加任何工序，就可 以附加存儲裝置。另外，由于不需要太多的位數(shù)，調(diào)整用途的存儲電 路的面積的大部分不是由存儲元件而是由周邊電路所占據(jù)。因而，周 邊電路的大小比存儲元件的大小變得更重要。這時，如果是可用更低 的電壓寫入，且即使將更高的電壓長時間持續(xù)施加也可保持?jǐn)?shù)據(jù)的存 儲元件，則減小周邊電路就容易實現(xiàn)。本發(fā)明是適于此條件的半導(dǎo)體 裝置。
電路的最大工作電壓由結(jié)耐壓、寄生溝道耐壓、柵絕緣膜的特性 決定。其中，隨時間的經(jīng)過而劣化者是^f冊絕緣膜的特性。最大工作電 壓被適當(dāng)確定，以使得在期望的使用壽命(一般是10年)期間，即使持續(xù)施加電壓，4冊絕緣膜的特性劣化也在容許的范圍內(nèi)。為方便起 見，將它稱為通常的最大工作電壓。
對存儲元件的寫入時間與IO年相比是非常短的。充其量在1秒
左右。因而，對柵絕緣膜以外的要素，例如，結(jié)耐壓和寄生溝道耐壓 等如果有富裕，則可設(shè)定僅在寫入動作時使用的高的最大工作電壓。
例如，以寫入時間=1秒，即使在柵絕緣膜上產(chǎn)生通常使用時的10日 長的劣化，如果考慮到10年的壽命，也不會有特別的問題。即，可
以在長期可靠性不出問題的范圍內(nèi)，提高寫入時的最大工作電壓。為 方^更起見，將它稱為寫入限定的最大工作電壓。
在難以使導(dǎo)通耐壓降低至通常的最大工作電壓以下時，可通過施 加僅用于寫入動作的最大工作電壓進(jìn)行寫入。
在對傳統(tǒng)的二極管施加結(jié)耐壓以上的逆向電壓來進(jìn)行結(jié)破壞，從 而進(jìn)行寫入的方式中，如果能夠形成具有比通常的最大工作電壓高、 比僅用于寫入動作的最大工作電壓低的結(jié)耐壓的二極管，則在讀出 時，即使持續(xù)施加通常的最大工作電壓，也不會產(chǎn)生誤寫入。但是， 難以將具有該結(jié)耐壓的二極管不追加工序地在同一村底上形成。另一 方面，本發(fā)明可以不追加工序地實現(xiàn)。
在構(gòu)成存儲元件的低導(dǎo)通耐壓MOS晶體管的源極與地之間設(shè)置 開關(guān)，將該開關(guān)置于斷開來進(jìn)行讀出。這時，與構(gòu)成存儲元件的低導(dǎo) 通耐壓MOS晶體管的柵電位的導(dǎo)通或截止無關(guān)。這實際上構(gòu)成了低 導(dǎo)通耐壓晶體管柵極的作用由別的開關(guān)持有的結(jié)構(gòu)。
存儲裝置的位數(shù)多時，將存儲元件配置成棋盤的網(wǎng)格狀，將^^皮連 接在存儲元件，即低導(dǎo)通耐壓NMOS晶體管的柵上的存儲元件字線 111和#1連接在高導(dǎo)通耐壓NMOS晶體管的柵上的選擇晶體管字線 112、位線113配線成如圖6所示。寫入僅在存儲元件字線111、 112、 113全部是高電平的元件上進(jìn)行。讀出在存儲元件字線111全部處于低電平的狀態(tài)下進(jìn)行。如果在想要讀出的選擇晶體管字線112上施加 高電平，在位線113上施加讀出電壓，則在沒有寫入的元件上原封不 動輸出讀出電壓，而在寫入的元件上輸出降低的低電平。這樣的結(jié)構(gòu) 也可適用于將存儲元件配置成棋盤的網(wǎng)格狀的多位的較大容量的存 儲裝置。
權(quán)利要求
1. 一種非易失性半導(dǎo)體存儲裝置，該裝置是在同一襯底上配置有作為在柵導(dǎo)通狀態(tài)下的漏極耐壓即導(dǎo)通耐壓低的存儲元件使用的第一MOS晶體管和導(dǎo)通耐壓高的第二MOS晶體管的非易失性半導(dǎo)體存儲裝置，其特征在于將所述第一MOS晶體管的閥值電壓以上的第一電壓和所述第一MOS晶體管的導(dǎo)通耐壓以上、所述第二MOS晶體管的導(dǎo)通耐壓以下的第二電壓分別加在所述第一MOS晶體管的柵極和漏極上，使所述第一MOS晶體管的漏極-襯底間的PN結(jié)短路，從而進(jìn)行數(shù)據(jù)的寫入，通過將所述第二電壓加在所述第二MOS晶體管的漏極上來進(jìn)行所述數(shù)據(jù)的讀出。
2. 如權(quán)利要求1所述的非易失性半導(dǎo)體存儲裝置，其特征在于 將低濃度漏區(qū)的濃度做成2種以上，利用該濃度差在同 一襯底上形成 導(dǎo)通耐壓不同的所述第一和第二MOS晶體管。
3. 如權(quán)利要求1所述的非易失性半導(dǎo)體存儲裝置，其特征在于 將低濃度漏區(qū)的深度做成2種以上，利用該深度的差別在同 一村底上 形成導(dǎo)通耐壓不同的所述第一和第二MOS晶體管。
4. 如權(quán)利要求1所述的非易失性半導(dǎo)體存儲裝置，其特征在于 將低濃度漏區(qū)的寬度在溝道寬度比上做成2種以上，利用該寬度的差 別在同 一襯底上形成導(dǎo)通耐壓不同的所述第 一和第二 MOS晶體管。
5. 如權(quán)利要求1所述的非易失性半導(dǎo)體存儲裝置，其特征在于 將低濃度漏區(qū)的長度做成2種以上，利用該長度的差別在同 一村底上 形成導(dǎo)通耐壓不同的所述第一和第二MOS晶體管。
6. 如權(quán)利要求l所述的非易失性半導(dǎo)體存儲裝置，其特征在于 以所述第一 MOS晶體管成為截止的柵電壓進(jìn)行數(shù)據(jù)的讀出。
7. —種非易失性半導(dǎo)體存儲裝置的寫入方法，該方法是在同一 襯底上配置有作為在柵導(dǎo)通狀態(tài)下的漏極耐壓即導(dǎo)通耐壓低的存儲元件使用的第一 MOS晶體管和導(dǎo)通耐壓高的第二 MOS晶體管的非易 失性半導(dǎo)體存儲裝置的寫入方法，其特征在于將所述第一 MOS晶體管的閥值電壓以上的第一電壓和所述第一 MOS晶體管的導(dǎo)通耐壓以上、所述第二MOS晶體管的導(dǎo)通耐壓以下， 讀出時加在所述第二 MOS晶體管的漏極上的第二電壓分別加在所述 第一MOS晶體管的柵極和漏極上，使所述第一MOS晶體管的漏核V 村底間的PN結(jié)短路，從而進(jìn)行數(shù)據(jù)的寫入。
8. —種非易失性半導(dǎo)體存儲裝置的寫入方法，該方法是在同一 村底上配置有作為在柵導(dǎo)通狀態(tài)下的漏極耐壓即導(dǎo)通耐壓低的存儲 元件使用的第一 MOS晶體管和導(dǎo)通耐壓高的第二MOS晶體管的非易 失性半導(dǎo)體存儲裝置的寫入方法，其特征在于將在對所述第一MOS晶體管寫入數(shù)據(jù)時加在所述第一MOS晶體 管的漏極上的所述第一MOS晶體管的導(dǎo)通耐壓以上、所述第二MOS 晶體管的導(dǎo)通耐壓以下的電壓加在所述第二 MOS晶體管的漏極上， 從而進(jìn)行所述數(shù)據(jù)的讀出。
9. 如權(quán)利要求8所述的非易失性半導(dǎo)體存儲裝置的讀出方法， 其特征在于以所迷第一MOS晶體管成為截止的柵電壓進(jìn)行數(shù)據(jù)的 讀出。
全文摘要
本發(fā)明“非易失性半導(dǎo)體存儲裝置及其寫入與讀出方法”提供用由存儲元件以外的MOS晶體管確定的最大工作電壓以內(nèi)的電壓進(jìn)行寫入，即使將由所述存儲元件以外的MOS晶體管確定的最大工作電壓在所要求的期間持續(xù)施加，也不會引起數(shù)據(jù)的反轉(zhuǎn)的非易失性半導(dǎo)體存儲裝置及其寫入方法和讀出方法。為此，在同一襯底上形成在柵導(dǎo)通狀態(tài)下的漏極耐壓即導(dǎo)通耐壓不同的MOS晶體管，將導(dǎo)通耐壓低的一方的MOS晶體管作為存儲元件來使用，通過利用在柵導(dǎo)通狀態(tài)下漏極耐壓低，使導(dǎo)通耐壓低的一方的MOS晶體管的漏極/襯底間的PN結(jié)短路，進(jìn)行數(shù)據(jù)的寫入。
文檔編號G11C16/04GK101458962SQ20081018703
公開日2009年6月17日 申請日期2008年12月12日 優(yōu)先權(quán)日2007年12月12日
發(fā)明者津村和宏 申請人:精工電子有限公司