專利名稱：熔絲單元及其編程方法
技術(shù)領(lǐng)域：
本發(fā)明通常涉及在集成電路(IC)里的可編程無源器件，特別涉及熔絲。
背景技術(shù)：
在許多精密模擬電路的應(yīng)用里，如變換器或精密電壓基準(precision voltage reference),電路器件如電阻的絕對值容限(absolute-value tolerance) 是很重要的。但是，由于在制造過程步驟里不可預測的變化，很難保證半 導體或薄膜電阻器相關(guān)的絕對值容服。在其制作之后，必須采用額外的步 驟來調(diào)整晶片上(on-chip)電阻網(wǎng)，以滿足一個給定的絕對值容限。 一個 普遍的調(diào)整方法是使用熔絲連接(fosiblelink)。
熔絲可以簡單地是連接在兩個焊點(bond pad)之間的一小段最小寬 度的金屬或多晶硅(polysilicon)。通過在焊點之間傳遞一個大電流，它可 以被編程或被燒斷(blown),使熔絲材料蒸發(fā)。在編程之后，熔絲成為一 個斷路(open circuit)。
一些組合的熔絲可以提供額外的微調(diào)解析度(trimming resolution)。 在一個典型的電阻器電壓微調(diào)里，電阻器被串聯(lián)在一起進行二進制加權(quán) (binary-weighted)調(diào)整。它們最初短路連接所有的接點(tap),但它們可 以通過燒斷被選擇性地斷路。
一個典型的電壓微調(diào)(trimming)應(yīng)用是低壓差穩(wěn)壓器(LDOR)的 輸出電壓調(diào)整。輸出精度是LDOR的一個嚴格要求，而輸出電壓Vout通 常與基準電壓Vref成正比。因此，必須最小化Vref上的誤差以保持Vout 的精度。Vref通常是一個帶隙(band-gap)基準電壓，且可以通過電阻器 微調(diào)獲得更好的Vout精度。
圖1顯示一個微調(diào)電路100，其應(yīng)用傳統(tǒng)的熔絲結(jié)構(gòu)來進行帶隙基準程產(chǎn)生的設(shè)備參數(shù)變化。Vref通過以 下等式控制-
隨+
ln(iV)x Fif
其中，Vebl是pnp 109的基極發(fā)射極電壓(base emitter voltage); Vt是熱電壓，其等于kT/q; k=波爾茲曼常數(shù)(Boltzmann，s constant); T=絕對溫度；和 q=電荷(electronic charge); 所以， 一個可以在晶片上變化以改變Vref值的參數(shù)是電阻Rl。
當在晶圓片級(wafer level)上測量的Vref不同于期望值時，通過施 加電壓穿過它們并有選擇性地燒斷熔絲，從而調(diào)整總電阻以調(diào)整Vref精 度。
在圖1里，最初所有的熔絲都是導電的，且電阻網(wǎng)絡(luò)的總電阻接近Rl。
假設(shè)電阻網(wǎng)絡(luò)需要微調(diào)到另外一個電阻RMSB，與電阻器RMSB并聯(lián)的熔絲
102必須被燒斷。通過施加一個高壓源101在熔絲102兩端的焊點，從而 流經(jīng)熔絲102的高電流能夠燒斷熔絲。
現(xiàn)有結(jié)構(gòu)和方法的主要缺點是由于晶片上有源設(shè)備(on-chip active device)的壓力導致產(chǎn)量損失(yield loss)。由于過程步驟的變化，制作的 熔絲的電阻可能剛好比期望的更高，而傳統(tǒng)方法也許不能提供足夠的電力 以燒斷熔絲。甚至要使用更高的電壓來確保燒斷熔絲。但是，與熔絲連接 的晶片上電路也遭受這種格外高的電壓，其可能導致電路損壞，特別是有 源設(shè)備。
在前述例子里，施加穿過熔絲102的高電壓經(jīng)過電阻器103傳到節(jié)點 104，導致連接到節(jié)點104的所有設(shè)備上的過電壓(over-voltage)壓力， 包括電阻器105和比較器106。另外，如果電阻不足夠大，高電壓還通過 電阻器107傳到節(jié)點108。相應(yīng)地，連接到節(jié)點108的設(shè)備109、 110也可
能對高電壓是脆弱而易損壞的。電壓可能沒有足夠高到能夠燒斷熔絲，或者電壓太高以至于損壞晶片上器件，這兩種情況最終導致在大規(guī)模生產(chǎn)上 的可觀的產(chǎn)量損失。
因此，需要一種改進的熔絲單元和編程方法，其能夠通過編程電壓避 免熔絲保持完好無損和電路損壞。

發(fā)明內(nèi)容
本發(fā)明的主要目的是克服已知現(xiàn)有熔絲結(jié)構(gòu)和微調(diào)方法的不足，并提
供改進的熔絲結(jié)構(gòu)及其編程方法，其能夠減少由于熔絲完好無損和IC內(nèi)其 它晶片上器件過電壓壓力所產(chǎn)生的IC產(chǎn)量損耗。
本發(fā)明涉及半導體集成電路熔絲結(jié)構(gòu)和一個有關(guān)改善生產(chǎn)產(chǎn)量損失的 微調(diào)方法。以前在編程熔絲微調(diào)電路時，直接施加一個高編程電壓經(jīng)過熔
絲焊盤以燒斷熔絲結(jié)構(gòu)。編程電壓可以從3V變化到高達20V的范圍，取 決于熔絲材料和要求燒斷熔絲的電流。但是，連接到這種烙絲焊盤的晶片 上器件也要遭受這種高編程電壓。結(jié)果， 一些晶片上器件，特別是有源器 件如電阻器、比較、器或運算放大器，被過電壓壓力損壞。過電壓壓力問題 的現(xiàn)有解決方案是使用盡可能低的編程電壓燒斷熔絲?？上?，它會產(chǎn)生另 一個問題，即一些熔絲結(jié)構(gòu)仍然保持完好無損，結(jié)果集成電路不能被正確 地調(diào)整。這是由于制造過程變化或設(shè)備故障，其導致這些熔絲結(jié)構(gòu)的電阻 格外高。 一個臨界編程電壓經(jīng)常不足夠高到能夠燒斷這些熔絲結(jié)構(gòu)。結(jié)果， 錯誤地微調(diào)的集成電路導致大規(guī)模生產(chǎn)的產(chǎn)量損失，從而提高了生產(chǎn)成本。
為了解決過電壓壓力問題和諸如制作熔絲的電阻可能比預期高以及傳 統(tǒng)方法可能不能提供足夠電力來燒斷熔絲的情況，本發(fā)明旨在通過一個新 穎構(gòu)造和有關(guān)應(yīng)用方法來解決這些和其它問題，以避免發(fā)生先前已知的傳 統(tǒng)方法有關(guān)的大規(guī)H生產(chǎn)的產(chǎn)量損失。
本發(fā)明的熔絲單元結(jié)構(gòu)采用一個多熔絲結(jié)構(gòu)構(gòu)造而不是一個單熔絲結(jié) 構(gòu)。這樣，在施加編程電壓到熔絲焊盤過程中，這些與其它晶片上器件連 接的熔絲結(jié)構(gòu)終端總是在接地電勢(groundpotential)、或一個低于編程電 壓的電勢上，使得編程電壓不會損壞晶片上器件。這種方法克服了先前單熔絲問題，因為這樣的事實施加一個足夠高的編程電壓來燒斷格外高電 阻的熔絲結(jié)構(gòu)，而不會損壞附近的晶片上器件。此外，即使一個熔絲結(jié)構(gòu) 有一個格外高的電阻，其在通常條件下將不會被燒斷，但由于燒斷了熔絲 單元里的其它熔絲結(jié)構(gòu)，仍然能夠獲得期望的電路微調(diào)結(jié)果。.
通過上述方案，改進的集成電路熔絲單元結(jié)構(gòu)在大規(guī)模生產(chǎn)上提供更 高的生產(chǎn)產(chǎn)量是可以實現(xiàn)的。
在此也披露了本發(fā)明的其它方面。


以下參考附圖描述本發(fā)明的實施例，其中
圖1顯示一個LDOR帶隙電路微調(diào)的傳統(tǒng)熔絲結(jié)構(gòu)；
圖2a是依照本發(fā)明一個實施例的一個熔絲單元的示意圖2b是描述圖2a內(nèi)熔絲單元編程步驟的流程圖3a是串聯(lián)圖2內(nèi)的熔絲單元而形成的一個熔絲鏈；
圖3b是描述圖3a內(nèi)熔絲鏈編程步驟的流程圖4是依照本發(fā)明另一個實施例的一個熔絲單元的示意圖5是串聯(lián)圖4內(nèi)熔絲單元而形成的一個熔絲鏈；
圖6是圖5內(nèi)的熔絲鏈用于電路微調(diào)的示意圖7是依照本發(fā)明又一個實施例的一個熔絲單元的示意圖8是串聯(lián)圖7內(nèi)熔絲單元而形成的一個熔絲鏈；和圖9是依照本發(fā)明又一個實施例的一個反熔絲單元的示意圖。 發(fā)明詳述
依照本發(fā)明的特定優(yōu)選實施例，在此詳細描述本發(fā)明。為了充分且清 晰地描述本發(fā)明的細節(jié)，某些描述名詞將被賦予給各種部件。本領(lǐng)域技術(shù) 人員應(yīng)該理解，這些描述術(shù)語僅是作為一種在說明時容易識別器件的方式， 并不是將本發(fā)明限制在特定描述里。
圖2a是依照本發(fā)明實施例描述一個熔絲單元200的示意圖。與具有單 熔絲結(jié)構(gòu)的傳統(tǒng)構(gòu)造不同，熔絲單元200是由兩個串聯(lián)的熔絲結(jié)構(gòu)201、 202組成。 一個編程節(jié)點211，通常是熔絲焊盤的形式，位于熔絲結(jié)構(gòu)201、 202的公共端，以便能夠施加外部編程電壓。另外，編程電壓是由晶片上 電路產(chǎn)生，且編程節(jié)點211被連接到電壓產(chǎn)生電路的輸出。依照熔絲材料 和要求燒斷熔絲的電流，編程電壓通常是在3V到20V之間選擇。
熔絲結(jié)構(gòu)201、 202的相反端形成熔絲單元200的終端，并各自被連接 到開關(guān)221、 222。通過確定終端231和232上控制信號，可以接通和斷開 每個開關(guān)。開關(guān)22K 222還被連接到節(jié)點241、 242，其提供一個基準電 勢，通常是接地電勢。通過對應(yīng)的開關(guān)221、 222，熔絲結(jié)構(gòu)201、 202可 以與終端241、 242的基準電勢連接斷開。
圖2b是描述圖2a內(nèi)熔絲單元編程步驟的流程圖。處理過程在步驟291 上開始，其中熔絲單元的開關(guān)被閉合接通，熔絲結(jié)構(gòu)的相反端放電到基準 電勢。
在步驟292，編程電壓， 一個編程熔絲單元的高電壓，被施加到熔絲 焊盤。在編程電壓和基準電勢之間的電壓差產(chǎn)生一個電流，導電經(jīng)過此兩 個熔絲結(jié)構(gòu)。當這個電流足夠大時，將加熱熔絲結(jié)構(gòu)并燒斷它。
在步驟293，從熔絲焊盤撤走或移開編程電壓。隨后在步驟294，斷開 開關(guān)將熔絲結(jié)構(gòu)與基準電勢斷開。步驟順序很重要，從而在整個編程過程中熔絲結(jié)構(gòu)的相反端或熔絲結(jié) 構(gòu)的終端要么是流向要么接近基準電勢。
圖3a是一個基于圖2a內(nèi)熔絲單元的熔絲鏈300,其中一些熔絲單元 以串聯(lián)結(jié)構(gòu)連接在一起，用來微調(diào)一個二進制加權(quán)的電阻器。用于微調(diào)的 相應(yīng)二進制加權(quán)電阻值的每個電阻器361、 362與一個熔絲單元371、 372 并行連接，器件終端分別連接到相應(yīng)熔絲單元的終端。每個熔絲單元有一 個如圖2a內(nèi)所述的相似構(gòu)造，包括一對熔絲結(jié)構(gòu)301和302、 303和304， 公共端連接到相應(yīng)熔絲焊盤311、 312。熔絲結(jié)構(gòu)301、 302、 303、 304的 另一端通過開關(guān)321、 322、 323被有選擇性地連接到基準電勢終端341、 342、 343。這些開關(guān)321、 322是由路徑331、 332上從熔絲解碼器(fUse decoder)輸出的信號控制，并由鄰近熔絲單元共用。解碼器350是以這樣 的方式運作，即當任何期望的熔絲單元371; 372要求進行編程，確定到熔 絲解碼器350的相應(yīng)輸入信號351、 352。然后，然后熔絲解碼器350輸出 控制信號在路徑331、 332、 333上以接通相應(yīng)熔絲單元371、 372的開關(guān) 321、 322、 323。
圖3b是描述在圖3內(nèi)熔絲鏈編程步驟的流程圖。在步驟391上開始處 理過程，確定將被編程的期望熔絲。這可能取決于一個電阻網(wǎng)絡(luò)的期望值 或期望選擇設(shè)置。在步驟392，確定相應(yīng)被編程熔絲的熔絲解碼器輸入。 輸入信號的確定可以由穿過I/O焊盤的外部電壓驅(qū)動、或由基于數(shù)據(jù)處理 的控制編程的內(nèi)部電路驅(qū)動。
在步驟35 3，解碼器發(fā)送控制信號以接通有關(guān)熔絲單元的開關(guān)。這樣， 這些熔絲單元終端被連接到基準電勢，以準備進行熔絲燒斷。在步驟394,
編程電壓被施加到熔絲悍盤，產(chǎn)生電流流經(jīng)熔絲結(jié)構(gòu)并蒸發(fā)。編程電壓應(yīng) 該足夠大于電壓基準，以便能夠產(chǎn)生一個足夠大的電流來燒斷熔絲結(jié)構(gòu)。
在步驟395，編程電壓從熔絲焊盤撤回。其后，在步驟396，開關(guān)被斷 開以便將熔絲結(jié)構(gòu)與基準電勢斷開。在整個熔絲單元編程期間，熔絲單元 終端總是被連接到基準電勢，直到斷開那時。類似于在圖2a內(nèi)所述的流程，在圖3b內(nèi)的步驟順序也是很重要的， 從而從步驟393到395，熔絲結(jié)構(gòu)的相反端或熔絲單^l的終端要么是流動 的要么是被連接到基準電勢。
依照本發(fā)明，熔絲單元內(nèi)的開關(guān)可以是晶體管器件如雙極型結(jié)型晶體 管(BJT)、場效應(yīng)晶體管(FET)、面結(jié)型FET (JFET)、絕緣柵極FET (IGFET)、金屬氧化物半導體FET (MOSFET)，或是執(zhí)行開關(guān)并提供低 接通電阻的電路。通常是根據(jù)集成電路制作過程、導通電阻、切換速度和 布局大小來選擇開關(guān)。圖4是一個描述熔絲單元電路400的示意圖，其是 圖2內(nèi)熔絲單元使用n-通道MOSFET(NMOS)421、 422作為開關(guān)的例子。 當相應(yīng)柵壓431、 432高于閾值電壓時，NMOS421、 422被接通，從而連 接熔絲結(jié)構(gòu)到地441、 442。
圖5顯'示一個微調(diào)電路500，其是圖3內(nèi)熔絲鏈使用圖4內(nèi)熔絲單元
的例子。例如，當需要微調(diào)電阻網(wǎng)絡(luò)以顯示一個電阻RMSB時，與電阻RMSB
561并聯(lián)的熔絲單元571將被編程。編程過程與圖3內(nèi)所述的相同。具體 而言，NMOS晶體管的開關(guān)動作是由進入熔絲解碼器550的微調(diào)控制信號 確定。
為了編程RMSB的熔絲單元，在解碼器輸入551上的微調(diào)控制信號被提 供一個高電壓，而解碼器的其它輸入是低電壓。熔絲解碼器550使用由OR-門組成的解碼邏輯，處理微調(diào)控制信號，在路徑531和532里的信號上緩 沖并輸出一個高電壓，路徑531和532分別與NMOS晶體管521、 522的 門終端連接，然后接通晶體管521、 522。同時，在熔絲鏈上的其它NMOS 晶體管處于斷開(switch-off)狀態(tài)。然后，編程電壓被施加到熔絲焊盤511， 產(chǎn)生電流流經(jīng)熔絲結(jié)構(gòu)501、 502到接地節(jié)點541、 542。
在燒掉熔絲結(jié)構(gòu)501、 502和撤回熔絲焊盤511上的編程電壓之后，微 調(diào)控制信號551被提供一個低壓。結(jié)果，路徑531、 532上的信號變成低的， 斷開NMOS晶體管521、 522。
圖6是一個微調(diào)電路600的示意圖，其顯示應(yīng)用圖5內(nèi)的熔絲鏈來微調(diào)圖1內(nèi)LDOR上的帶隙基準。在熔絲結(jié)構(gòu)501和502需要燒斷的情況下， NMOS晶體管521總是被接通，和編程電壓被施加到熔絲焊皋511的時間 一樣長。所以，僅有熔絲焊盤511遭受高的編程電壓，而節(jié)點601保持接 近基準電勢。所以，在微調(diào)電路周圍的有源設(shè)備如604、 605和606、 607
可以避免出現(xiàn)過電壓危險。
另外，可以施加一個更高的編程電壓以確保期望的熔絲結(jié)構(gòu)被燒斷， 而集成電路的其它部分不會有過電壓壓力。
圖7顯示依照本發(fā)明另一個實施例的熔絲單元700結(jié)構(gòu)。此結(jié)構(gòu)是從 圖2修改得來，通過在熔絲焊盤711和熔絲結(jié)構(gòu)701和702的公共端之間 加入一個額外開關(guān)723。熔絲單元首先被編程閉合開關(guān)721、 722、 723， 4 著在熔絲焊盤711上施加編程電壓。除非開關(guān)723是專為高壓運作設(shè)計的， 其必須在施加編程電壓到熔絲焊盤711之前閉合。否則，在高編程電壓下 的開關(guān)動作可能損壞開關(guān)723。
在熔絲結(jié)構(gòu)701和702被燒斷之后，編程電壓從熔絲焊盤711撤回。 隨后，開關(guān)721、 722、 723被斷開而完成編程過程。
圖8顯示圖7的熔絲單元結(jié)構(gòu)應(yīng)用到一個熔絲鏈800。熔絲鏈800是 通過串聯(lián)熔絲單元如871和872而成。經(jīng)過每個單熔絲單元的電流流動， 如871，是由相應(yīng)開關(guān)821、 822和823的開/關(guān)(on/off)狀態(tài)控制。熔絲 鏈編程的實行是首先選擇熔絲解碼器850的輸入引腳(inputpin)，如851， 以至閉合期望熔絲單元871的開關(guān)821、 822、 823。然后，編程電壓被施 加到一個單熔絲焊盤811，即使不止一個熔絲單元將被編程。 一旦期望的 熔絲結(jié)構(gòu)801、 802被燒斷，編程電壓從熔絲焊盤811移開。其后，釋放熔 絲解碼器850的輸入851，斷開烙絲單元開關(guān)821、 822、 823。此實施例的 熔絲單元871結(jié)構(gòu)提供如下優(yōu)勢，即一個單熔絲焊盤811可以服務(wù)整個熔 絲鏈。因此，可以大幅減小熔絲鏈微調(diào)電路需要的芯片面積(die size)和 引腳數(shù)目。 依照本發(fā)明的又一個實施例，可以對熔絲單元結(jié)構(gòu)作出一些改變以適合反熔絲(antifuse)應(yīng)用。和熔絲不同，反熔絲在制作時提供一個高電阻， 并在編程之后永久建立一個導電路徑。傳統(tǒng)反熔絲的例子是在兩個金屬導 體制成的反熔絲焊盤之間的不導電非晶硅(amorphous silicon)的薄阻隔層 (thinbarrier)。由于非晶硅，反熔絲最初提供一個高電阻。
為了編程反熔絲，施加一個編程電壓在非晶硅上，電壓足夠高以至能 夠?qū)⒎蔷Ч枳兂梢粋€多晶硅金屬合金(polycrystalline silicon-metal alloy), 而形成一個幾百歐姆的導電路徑。如在編程傳統(tǒng)熔絲時一樣，在編程前述 反熔絲構(gòu)造的過程期間，會出現(xiàn)一些類似問題。靠近編程焊盤的晶片上器 件(on-chip device),由于受到高編程電壓，容易損壞。如果編程使用臨界 編程電壓，流經(jīng)一些非常高電阻的反熔絲的電流可能不足夠大，從而不能 將非晶硅阻隔層轉(zhuǎn)換成一個多晶硅金屬合金。晶片上器件的損壞或者反熔 絲編程失敗都會導致低生產(chǎn)產(chǎn)量。
依照本發(fā)明的又一個實施例，圖9顯示一個反熔絲單元900。在圖2 熔絲單元里的熔絲結(jié)構(gòu)現(xiàn)在被反熔絲結(jié)構(gòu)901、 902代替。反熔絲單元900 的編程方法與圖2內(nèi)編程熔絲單元的方法一樣。當編程電壓被施加在反熔 絲焊盤905上時，開關(guān)903、 904總閉合的。這樣，連接到其它晶片上器件 的反熔絲單元終端906、 907在整個遍程過程期間總是保持在基準電壓。
所以，以上描述的各個實施例的熔絲單元結(jié)構(gòu)里的所有熔絲結(jié)構(gòu)可以 由反熔絲結(jié)構(gòu)代替。
以上描述的熔絲單元結(jié)構(gòu)及其編程方法能夠避免熔絲網(wǎng)絡(luò)周圍的電路 在編程過程中有高電壓壓力。這樣提供一個優(yōu)勢以允許使用更高的編程電 壓而避免熔絲結(jié)構(gòu)保持完整。因此，可以提高燒斷熔絲結(jié)構(gòu)的成功比率。 前述的優(yōu)勢可以達到一個比傳統(tǒng)熔絲微調(diào)技術(shù)更高的生產(chǎn)產(chǎn)量。當要求一 個低成本圓晶微調(diào)解決方法時，本發(fā)明是特別有用的。
工業(yè)應(yīng)用
所述方案可以被應(yīng)用于集成電路工業(yè)，特別是用于要求模擬或數(shù)字參 數(shù)微調(diào)的電路，包括帶隙基準電路、環(huán)形振蕩器(ringoscillator)、存儲器設(shè)備、 一次可編程設(shè)備(OTP)、現(xiàn)場可編程門陣列(FPGA)、可編程陣列 邏輯(PAL)、可編程邏輯設(shè)備(PLD)。
上文僅僅描述了本發(fā)明的一些實施例，在不偏移本發(fā)明的范圍和精神 上可以作出一些修改和/或變化，實施例是用作說明而不是限制。
權(quán)利要求
1.一個集成電路里的熔絲單元，包括串聯(lián)的第一熔絲結(jié)構(gòu)和第二熔絲結(jié)構(gòu)；一個編程節(jié)點，被連接到所述第一熔絲結(jié)構(gòu)和所述第二熔絲結(jié)構(gòu)的公共端；和第一開關(guān)和第二開關(guān)，分別連接所述第一熔絲結(jié)構(gòu)和所述第二熔絲結(jié)構(gòu)的另一端到一個電壓基準；通過閉合所述第一開關(guān)和所述第二開關(guān)，并隨后施加一個編程電壓到所述編程節(jié)點，所述熔絲單元是可運作被燒斷的。
2. 根據(jù)權(quán)利要求1所述的熔絲單元，其中所述編程節(jié)點被連接到熔絲 焊盤以便施加外部編程電壓。
3. 根據(jù)權(quán)利要求2所述的熔絲單元，還包括第三開關(guān)，用來連接所述 編程節(jié)點到所述熔絲焊盤。
4. 依照權(quán)力要求3所述的多個熔絲單元的熔絲鏈，其中所述第三開關(guān) 連接每個所述熔絲單元的相應(yīng)編程節(jié)點到一個或多個熔絲焊盤。
5. 根據(jù)權(quán)利要求1所述的熔絲單元，其中所述編程節(jié)點被連接到產(chǎn)生 編程電壓的晶片上電路(on-chip circuit)的輸出。
6. 依照權(quán)利要求1所述的多個熔絲單元的熔絲鏈，還包括一個或多個 邏輯電路以控制所述第一開關(guān)和所述第二開關(guān)，用來選擇將被燒斷的期望 熔絲單元。
7. 根據(jù)權(quán)利要求1所述的熔絲單元，其中所述第一熔絲結(jié)構(gòu)和所述第 二熔絲結(jié)構(gòu)選自多晶硅熔絲、單金屬熔絲和熔透型(fiision-type)金屬熔絲。
8. 根據(jù)權(quán)利要求1所述的熔絲單元，其中所述第一開關(guān)和所述第二開關(guān)是開關(guān)電路，其包括電子器件選自雙極型結(jié)型晶體管(BJT)、場效應(yīng) 晶體管(FET)、面結(jié)型FET (JFET)、絕緣柵極FET (IGFET)、金屬氧化 物半導體FET (MOSFET)。
9. 根據(jù)權(quán)利要求1所述的熔絲單元，其中所述電壓基準是所述集成電 路的基礎(chǔ)。
10. —個用于電路參數(shù)微調(diào)的集成電路，包括:. 串聯(lián)的第一熔絲結(jié)構(gòu)和第二熔絲結(jié)構(gòu)；一個編程節(jié)點，被連接到所述第一熔絲結(jié)構(gòu)和所述第二熔絲結(jié)構(gòu)的公 共端；和第一開關(guān)和第'二開關(guān)，分別連接所述第一熔絲結(jié)構(gòu)和所述第二熔絲結(jié) 構(gòu)的另一端到一個電壓基準；至少一個電路部件，與所述串聯(lián)的第一熔絲結(jié)構(gòu)和所述第二熔絲結(jié)構(gòu) 并聯(lián)；其中在使用時，通過閉合所述第一開關(guān)和所述第二開關(guān)，并隨后施加 一個編程電壓到所述編程節(jié)點，所述第一和第二熔絲結(jié)構(gòu)被燒斷，使得所 述集成電路實質(zhì)上顯示所述電路部件的電特征。
11. 在集成電路里編程一個或多個熔絲單元的方法，包括以下步驟提供一個或多個熔絲單元，每個單元都有串聯(lián)的第一熔絲結(jié)構(gòu)和第二 熔絲結(jié)構(gòu)；連接所述第一熔絲結(jié)構(gòu)和所述第二熔絲結(jié)構(gòu)的相反端到一個電壓基準；施加一個編程電壓到所述第一熔絲結(jié)構(gòu)和所述第二熔絲結(jié)構(gòu)的公共 端，并使電流流經(jīng)所述第一熔絲結(jié)構(gòu)和所述第二熔絲結(jié)構(gòu)到所述電壓基準;將所述編程電壓從所述公共端移開；和將所述第一熔絲結(jié)構(gòu)和所述第二熔絲結(jié)構(gòu)的所述相反端與所述電壓基 準斷開。
12. 根據(jù)權(quán)利要求11所述的編程熔絲單元的方法，其中所述施加編程 電壓的步驟另外包括施加一個外部編程電壓經(jīng)過熔絲焊盤。
13. 根據(jù)權(quán)利要求11所述的編程熔絲單元的方法，其中所述施加一個 編程電壓的步驟另外包括施加一個由晶片上電路產(chǎn)生的內(nèi)部編程電壓。
14. 根據(jù)權(quán)利要求11所述的編程熔絲單元的方法，其中所述提供一個或多個熔絲單元的步驟還包括步驟對應(yīng)每個所述熔絲單元提供至少一個電路部件，其中每個所述的電路部件是與所述對應(yīng)熔絲單元并聯(lián)，用來進 行電路參數(shù)微調(diào)。
15. 根據(jù)權(quán)利要求11所述的編程熔絲單元的方法，還包括步驟將微 調(diào)信號解碼成控審M言號，用于控制所述第一熔絲結(jié)構(gòu)和所述第二熔絲結(jié)構(gòu) 與所述一個或多個熔絲單元到電壓基準的所述連接和斷開。
16. 根據(jù)權(quán)利要求ll所述的編程熔絲單元的方法，其中通過連接所述第一熔絲結(jié)構(gòu)和所述第二熔絲結(jié)構(gòu)的所述相反端到接地電勢的方式，所述 連結(jié)第一熔絲結(jié)構(gòu)和所述第二熔絲結(jié)構(gòu)的相反端到一個電壓基準的步驟得 以發(fā)生。
17. 根據(jù)權(quán)利要求11所述的編程熔絲單元的方法，其中通過施加一個 從3V到20V電壓的方式，所述施加編程電壓的歩驟得以發(fā)生。
18. —個在集成電路里的反熔絲單元，包括串聯(lián)的第-一反熔絲結(jié)構(gòu)和第二反熔絲結(jié)構(gòu)； 一個編程節(jié)點，被連接到所述第一反熔絲結(jié)構(gòu)和所述第二反熔絲結(jié)構(gòu)的公共端；和第一開關(guān)和第二開關(guān)，分別連接所述第一反熔絲結(jié)構(gòu)和第二反熔絲結(jié) 構(gòu)的另一端到一個電壓基準；通過閉合所述第一開關(guān)和所述第二開關(guān)，并隨后施加一個編程電壓到 所述編程節(jié)點，所述反熔絲單元是可運作被編程的。
19.在集成電路里編程一個或多個反熔絲單元的方法，包括以下步驟:提供一個或多個反熔絲單元，每個單元有串聯(lián)的第一反熔絲結(jié)構(gòu)和第 二反熔絲結(jié)構(gòu)；連接所述第一反熔絲結(jié)構(gòu)和所述第二反熔絲結(jié)構(gòu)的相反端到一個電壓 基準；施加一個編程電壓到所述第一反熔絲結(jié)構(gòu)和所述第二反熔絲結(jié)構(gòu)的公 共端，并使電流流經(jīng)所述第一反熔絲結(jié)構(gòu)和所述第二反熔絲結(jié)構(gòu)到所述電 壓基準；將編 程電壓從所述公共端移開；和將所述第一反熔絲結(jié)構(gòu)和所述第二反熔絲結(jié)構(gòu)的所述相反端與所述電 壓基準斷開。
全文摘要
本發(fā)明的熔絲單元結(jié)構(gòu)371采用一個多熔絲結(jié)構(gòu)301、302構(gòu)造而不是一個單熔絲結(jié)構(gòu)。這樣，在施加編程電壓到熔絲焊盤311過程中，這些連接到其它晶片上器件的熔絲結(jié)構(gòu)終端，總是在接地電勢上。這種方法能夠克服先前的單熔絲問題，因為施加一個足夠高的編程電壓來燒斷格外高電阻的熔絲結(jié)構(gòu)，而不會損壞附近的晶片上器件。此外，即使熔絲結(jié)構(gòu)301、302中的一個熔絲結(jié)構(gòu)有一個格外高的電阻，其在通常條件下不會被燒斷，但是由于燒斷了在熔絲單元371內(nèi)的其它熔絲結(jié)構(gòu)，仍然可以獲得期望的電路微調(diào)結(jié)果。
文檔編號G11C17/16GK101611455SQ200880000002
公開日2009年12月23日 申請日期2008年1月18日 優(yōu)先權(quán)日2007年8月13日
發(fā)明者吳植偉, 溫皓明, 溫錦泉, 鄺國權(quán) 申請人:香港應(yīng)用科技研究院有限公司