專利名稱：數(shù)據(jù)讀取方法、控制電路與存儲(chǔ)器控制器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種存儲(chǔ)器存儲(chǔ)系統(tǒng)，且特別涉及一種用于用于多層記憶胞與非 (NAND)型閃存的數(shù)據(jù)讀取方法、使用此方法的控制電路與存儲(chǔ)器控制器。
背景技術(shù)：
數(shù)碼相機(jī)、手機(jī)與MP3在這幾年來(lái)的成長(zhǎng)十分迅速，使得消費(fèi)者對(duì)數(shù)碼內(nèi)容的存儲(chǔ)需求也急速增加。由于閃存(Flash Memory)具有數(shù)據(jù)非揮發(fā)性、省電、體積小與無(wú)機(jī)械結(jié)構(gòu)等的特性，適合使用者隨身攜帶作為數(shù)碼檔案?jìng)鬟f與交換的存儲(chǔ)媒體。固態(tài)硬碟(Solid State Drive ；簡(jiǎn)稱SSD)就是以閃存作為存儲(chǔ)媒體的一個(gè)例子，并且已廣泛使用于電腦主機(jī)系統(tǒng)中作為主硬碟。目前的閃存主要分為兩種，分別為反或型閃存(NOR Flash)與反及型閃存 (NAND Flash)。閃存亦可根據(jù)每一記憶胞可存儲(chǔ)的數(shù)據(jù)比特?cái)?shù)而區(qū)分為多層記憶胞 (Multi-Level Cell ；簡(jiǎn)稱:MLC)閃存及單層記憶胞(Single-LevelCell ；簡(jiǎn)稱:SLC)閃存。SLC閃存的每個(gè)記憶胞僅能存儲(chǔ)1個(gè)比特?cái)?shù)據(jù)，而MLC閃存的每個(gè)記憶胞可存儲(chǔ)至少2個(gè)以上的比特?cái)?shù)據(jù)。例如，以4層記憶胞閃存為例，每一記憶胞可存儲(chǔ)2個(gè)比特?cái)?shù)據(jù) (即，“11〃、“ 10〃、“ 00〃 與〃 01〃)。在閃存中，記憶胞會(huì)由比特線(Bit Line)與字元線(Word Line)來(lái)串起而形成一記憶胞陣列(memory cell array)。當(dāng)控制比特線與字元線的控制電路在讀取或?qū)懭霐?shù)據(jù)到記憶胞陣列的指定記憶胞時(shí)，其他非指定的記憶胞的浮動(dòng)電壓可能會(huì)受到干擾 (disturb)，進(jìn)而造成錯(cuò)誤比特(S卩，控制電路從記憶胞中所讀取的數(shù)據(jù)(亦稱為讀取數(shù)據(jù)) 與原先所寫入的數(shù)據(jù)(亦稱為寫入數(shù)據(jù)不同)?；蛘?，當(dāng)閃存亦可能因長(zhǎng)期閑置、存儲(chǔ)器漏電、或是多次抹除或?qū)懭氲纫蛩囟斐赡ズ?Wear)情況時(shí)，記憶胞中的浮動(dòng)電壓亦可能改變而造成錯(cuò)誤比特。一般來(lái)說(shuō)，存儲(chǔ)器存儲(chǔ)裝置會(huì)配置錯(cuò)誤校正電路來(lái)對(duì)寫入數(shù)據(jù)進(jìn)行錯(cuò)誤校正編碼以及對(duì)讀取數(shù)據(jù)進(jìn)行錯(cuò)誤校正解碼(亦稱為錯(cuò)誤校正程序)，由此更正錯(cuò)誤比特。由于制程的演進(jìn)或存儲(chǔ)器本身的硬盤架構(gòu)的關(guān)系(如多層記憶胞閃存的每一記憶胞可存儲(chǔ)的比特?cái)?shù)越多其可能產(chǎn)生的錯(cuò)誤比特亦較SLC為多)，因此此等存儲(chǔ)器存儲(chǔ)裝置會(huì)需要使用錯(cuò)誤校正能力較佳的錯(cuò)誤校正技術(shù)(例如，低密度奇偶校正(Low Ddensity Parity Check ；簡(jiǎn)稱LDPC)碼、渦輪碼(Turbo Code)等)來(lái)對(duì)數(shù)據(jù)進(jìn)行錯(cuò)誤校正程序。例如，在使用LDPC碼或渦輪碼時(shí)，存儲(chǔ)器存儲(chǔ)裝置會(huì)從記憶胞中獲取軟信息(Soff Information)以發(fā)揮LDPC 碼或渦輪碼較佳解碼優(yōu)勢(shì)。然而，從閃存中讀取軟信息會(huì)大幅增加數(shù)據(jù)讀取的時(shí)間。例如， 根據(jù)美國(guó)專利申請(qǐng)案第US-2008/0123408A1號(hào)的揭露，以4層記憶胞閃存為例，從記憶胞中讀取其上頁(yè)與下頁(yè)的數(shù)據(jù)需要3個(gè)讀取步驟，而從記憶胞中讀取其上頁(yè)與下頁(yè)的數(shù)據(jù)及其軟信息共需要15個(gè)讀取步驟。因此，如何快速地讀取記憶胞中的軟信息是此領(lǐng)域技術(shù)人員所致力的目標(biāo)。

發(fā)明內(nèi)容
本發(fā)明提供一種數(shù)據(jù)讀取方法，其能夠快速地讀取記憶胞中的軟值以獲取其軟信肩、ο本發(fā)明提供一種控制電路，其能夠快速地讀取記憶胞中的軟值以獲取其軟信息。本發(fā)明提供一種存儲(chǔ)器控制器，其能夠快速地讀取記憶胞中的軟值以獲取其軟信肩、ο本發(fā)明范例實(shí)施例提出一種數(shù)據(jù)讀取方法，用于一閃存模組。此數(shù)據(jù)讀取方法包括使用比特?cái)?shù)據(jù)讀取電壓從此閃存模組的多個(gè)記憶胞中獲取讀取數(shù)據(jù)，其中此讀取數(shù)據(jù)具有多個(gè)比特。此方法也包括依據(jù)錯(cuò)誤分布預(yù)估值設(shè)定對(duì)應(yīng)比特?cái)?shù)據(jù)讀取電壓的負(fù)調(diào)整比特?cái)?shù)據(jù)讀取電壓與正調(diào)整比特?cái)?shù)據(jù)讀取電壓，并且使用負(fù)調(diào)整比特?cái)?shù)據(jù)讀取電壓與正調(diào)整比特?cái)?shù)據(jù)讀取電壓來(lái)從此些記憶胞中獲取對(duì)應(yīng)此讀取數(shù)據(jù)的多個(gè)軟值。此方法還包括依據(jù)此些軟值計(jì)算對(duì)應(yīng)此讀取數(shù)據(jù)的每一比特的一軟信息估計(jì)值。本發(fā)明范例實(shí)施例提出一種控制電路。此控制電路包括存儲(chǔ)單元與軟值擷取電路。存儲(chǔ)單元用以記錄比特?cái)?shù)據(jù)讀取電壓。軟值擷取電路是電性連接此存儲(chǔ)單元，并且用以使用此些比特?cái)?shù)據(jù)讀取電壓從多個(gè)記憶胞中獲取一讀取數(shù)據(jù)，其中此讀取數(shù)據(jù)具有多個(gè)比特。此外，軟值擷取電路依據(jù)錯(cuò)誤分布預(yù)估值設(shè)定對(duì)應(yīng)比特?cái)?shù)據(jù)讀取電壓的負(fù)調(diào)整比特?cái)?shù)據(jù)讀取電壓與正調(diào)整比特?cái)?shù)據(jù)讀取電壓，并且使用負(fù)調(diào)整比特?cái)?shù)據(jù)讀取電壓與正調(diào)整比特?cái)?shù)據(jù)讀取電壓來(lái)從此些記憶胞中獲取對(duì)應(yīng)此讀取數(shù)據(jù)的多個(gè)軟值。再者，軟值擷取電路更依據(jù)此些軟值計(jì)算對(duì)應(yīng)此讀取數(shù)據(jù)的每一比特的一軟信息估計(jì)值。本發(fā)明范例實(shí)施例提出一種存儲(chǔ)器控制器。此存儲(chǔ)器控制器包括存儲(chǔ)器接口、主機(jī)接口與存儲(chǔ)器管理電路。存儲(chǔ)器接口用以電性連接至閃存模組。主機(jī)接口用以電性連接至主機(jī)系統(tǒng)。存儲(chǔ)器管理電路是電性連接至存儲(chǔ)器接口與主機(jī)接口。存儲(chǔ)器管理電路用以從主機(jī)系統(tǒng)接收讀取指令及經(jīng)由存儲(chǔ)器接口從快閃存儲(chǔ)器模組的多個(gè)記憶胞中獲取對(duì)應(yīng)此讀取指令的一讀取數(shù)據(jù)，其中此讀取數(shù)據(jù)具有多個(gè)比特。在此，存儲(chǔ)器管理電路包括存儲(chǔ)單元與軟值擷取電路。存儲(chǔ)單元用以記錄比特?cái)?shù)據(jù)讀取電壓。軟值擷取電路電性連接存儲(chǔ)單元，并且用以依據(jù)錯(cuò)誤分布預(yù)估值設(shè)定對(duì)應(yīng)比特?cái)?shù)據(jù)讀取電壓的負(fù)調(diào)整比特?cái)?shù)據(jù)讀取電壓與正調(diào)整比特?cái)?shù)據(jù)讀取電壓。此外，軟值擷取電路會(huì)下達(dá)一軟信息估計(jì)值請(qǐng)求指令給上述閃存模組以指示此快閃存儲(chǔ)器模組使用負(fù)調(diào)整比特?cái)?shù)據(jù)讀取電壓與正調(diào)整比特?cái)?shù)據(jù)讀取電壓來(lái)從上述記憶胞中獲取對(duì)應(yīng)此讀取數(shù)據(jù)的多個(gè)軟值。再者，軟值擷取電路會(huì)依據(jù)此些軟值計(jì)算對(duì)應(yīng)此讀取數(shù)據(jù)的每一比特的一軟信息估計(jì)值。基于上述，本發(fā)明范例實(shí)施例的數(shù)據(jù)讀取方法、控制電路與存儲(chǔ)器控制器依據(jù)錯(cuò)誤分布預(yù)估值來(lái)讀取軟信息估計(jì)值，基此可有效地縮短讀取軟信息估計(jì)值的時(shí)間。為讓本發(fā)明的上述特征和優(yōu)點(diǎn)能更明顯易懂，下文特舉實(shí)施例，并配合附圖作詳細(xì)說(shuō)明如下。


圖1為本發(fā)明第一范例實(shí)施例所示的存儲(chǔ)器存儲(chǔ)裝置的概要方塊圖。圖2為本發(fā)明第一范例實(shí)施例所示的存儲(chǔ)器模組的概要方塊圖。圖3為本發(fā)明第一范例實(shí)施例所示存儲(chǔ)在記憶胞陣列中的寫入數(shù)據(jù)所對(duì)應(yīng)的浮動(dòng)電ii的統(tǒng)計(jì)分配圖。圖4為本發(fā)明第一范例實(shí)施例所示的針對(duì)其中一個(gè)記憶胞的讀取運(yùn)作示意圖。圖5為本發(fā)明另ー范例實(shí)施例所示的8層記憶胞的讀取運(yùn)作示意圖。圖6為本發(fā)明第一范例實(shí)施例所示的存儲(chǔ)器控制器的概要方塊圖。圖7A與7B為本發(fā)明第一范例實(shí)施例所示存儲(chǔ)在記憶胞陣列中的寫入數(shù)據(jù)所對(duì)應(yīng) 的浮動(dòng)電壓的另ー統(tǒng)計(jì)分配圖。圖8為本發(fā)明另ー范例實(shí)施例所示存儲(chǔ)在8層記憶胞中的寫入數(shù)據(jù)所對(duì)應(yīng)的浮動(dòng) 電壓的統(tǒng)計(jì)分配圖。圖9為本發(fā)明第一范例實(shí)施例所示的數(shù)據(jù)讀取方法的流程圖。圖IOA與IOB為本發(fā)明第二范例實(shí)施例所示存儲(chǔ)在記憶胞陣列中的寫入數(shù)據(jù)所對(duì) 應(yīng)的浮動(dòng)電壓的統(tǒng)計(jì)分配圖。圖IlA與IlB為本發(fā)明第二范例實(shí)施例所示的數(shù)據(jù)讀取方法的流程圖。圖12為發(fā)明第三范例實(shí)施例所示的存儲(chǔ)器存儲(chǔ)裝置的概要方塊圖。主要元件符號(hào)說(shuō)明100:存儲(chǔ)器存儲(chǔ)裝置110:連接器120 存儲(chǔ)器模組130 存儲(chǔ)器控制器1000 主機(jī)系統(tǒng)202 記憶胞陣列204:字元線控制電路206:比特線控制電路208 列解碼器210 數(shù)據(jù)輸入/輸出緩沖器212:控制電路VA:第一比特?cái)?shù)據(jù)讀取電壓VB 第二比特?cái)?shù)據(jù)讀取電壓 VC 第三比特?cái)?shù)據(jù)讀取電壓VD 第四比特?cái)?shù)據(jù)讀取電壓 VE 第五比特?cái)?shù)據(jù)讀取電壓VF 第六比特?cái)?shù)據(jù)讀取電壓 VG 第七比特?cái)?shù)據(jù)讀取電壓702、704:區(qū)塊602 存儲(chǔ)器管理電路604 主機(jī)接ロ606 存儲(chǔ)器接ロ608:錯(cuò)誤校正電路610:緩沖存儲(chǔ)器612:電源管理電路652:存儲(chǔ)單元654:軟值擷取電路1200:存儲(chǔ)器存儲(chǔ)裝置1220:存儲(chǔ)器模組1230:存儲(chǔ)器控制器1202:存儲(chǔ)器管理電路1212:控制電路1252:存儲(chǔ)單元1254:軟值擷取電路VAM:第一負(fù)調(diào)整比特?cái)?shù)據(jù)讀取電壓VAP:第一正調(diào)整比特?cái)?shù)據(jù)讀取電壓VBM:第二負(fù)調(diào)整比特?cái)?shù)據(jù)讀取電壓VBP 第二正調(diào)整比特?cái)?shù)據(jù)讀取電壓VCM:第三負(fù)調(diào)整比特?cái)?shù)據(jù)讀取電壓VCP 第三正調(diào)整比特?cái)?shù)據(jù)讀取電壓VDM 第四負(fù)調(diào)整比特?cái)?shù)據(jù)讀取電壓VDP 第四正調(diào)整比特?cái)?shù)據(jù)讀取電壓
VEM:第五負(fù)調(diào)整比特?cái)?shù)據(jù)讀取電壓VEP 第五正調(diào)整比特?cái)?shù)據(jù)讀取電壓VFM 第六負(fù)調(diào)整比特?cái)?shù)據(jù)讀取電壓VFP 第六正調(diào)整比特?cái)?shù)據(jù)讀取電壓VGM 第七負(fù)調(diào)整比特?cái)?shù)據(jù)讀取電壓VGP 第七正調(diào)整比特?cái)?shù)據(jù)讀取電壓S901、S903、S905、S907、S909、S911、S913、S915、S917、S919 數(shù)據(jù)讀取步驟VAME第--擴(kuò)大負(fù)調(diào)整比特_女據(jù)讀取電壓
VAPE第--擴(kuò)大正調(diào)整比特_女據(jù)讀取電壓
VBMEA-Ap — 弟—二擴(kuò)大負(fù)調(diào)整比特_女據(jù)讀取電壓
VBPEA-Ap — 弟—二擴(kuò)大正調(diào)整比特_女據(jù)讀取電壓
VCME第三三擴(kuò)大負(fù)調(diào)整比特_女據(jù)讀取電壓
VCPE第三三擴(kuò)大正調(diào)整比特_女據(jù)讀取電壓
SllOl、S1103、S1105、S1107、S1109 數(shù)據(jù)讀取步驟
具體實(shí)施例方式在本發(fā)明中，當(dāng)存儲(chǔ)器存儲(chǔ)系統(tǒng)使用比特?cái)?shù)據(jù)讀取電壓來(lái)從閃存中讀取數(shù)據(jù)時(shí)， 本發(fā)明所提出的數(shù)據(jù)讀取方法會(huì)依據(jù)錯(cuò)誤分布預(yù)估值來(lái)設(shè)定對(duì)應(yīng)此比特?cái)?shù)據(jù)讀取電壓的負(fù)調(diào)整比特?cái)?shù)據(jù)讀取電壓與正調(diào)整比特?cái)?shù)據(jù)讀取電壓，并且使用所設(shè)定的負(fù)調(diào)整比特?cái)?shù)據(jù)讀取電壓與正調(diào)整比特?cái)?shù)據(jù)讀取電壓來(lái)獲取對(duì)應(yīng)此數(shù)據(jù)的軟值并由此計(jì)算對(duì)應(yīng)此數(shù)據(jù)的軟信息估計(jì)值。也就是說(shuō)，本揭露所提出的數(shù)據(jù)讀取方法依據(jù)錯(cuò)誤分布預(yù)估值僅讀取對(duì)錯(cuò)誤校正程序較為重要的軟值，由此縮短擷取軟信息所需的時(shí)間。以下將以數(shù)個(gè)范例實(shí)施例與圖式來(lái)更詳細(xì)描述本發(fā)明。[第一范例實(shí)施例]圖1為本發(fā)明第一范例實(shí)施例所示的存儲(chǔ)器存儲(chǔ)裝置的概要方塊圖。請(qǐng)參照?qǐng)D1，一般來(lái)說(shuō)，存儲(chǔ)器存儲(chǔ)裝置100(亦稱，存儲(chǔ)器存儲(chǔ)系統(tǒng))是與主機(jī)系統(tǒng)1000 —起使用，以使主機(jī)系統(tǒng)1000可將數(shù)據(jù)寫入至存儲(chǔ)器存儲(chǔ)裝置100或從存儲(chǔ)器存儲(chǔ)裝置100中讀取數(shù)據(jù)。存儲(chǔ)器存儲(chǔ)裝置100包括連接器110、存儲(chǔ)器模組120與存儲(chǔ)器控制器130。在第一范例實(shí)施例中，連接器110為通用串行總線(Universal Serial Bus ；簡(jiǎn)稱USB)連接器。然而，必須了解的是，本發(fā)明不限于此，在本發(fā)明另一范例實(shí)施例中，連接器110亦可以是電氣和電子工程師協(xié)會(huì)anstitute ofElectrical and Electronic Engineers ；簡(jiǎn)稱IEEE) 1394連接器、高速周邊零件連接接口 (Peripheral Component Interconnect Express ；簡(jiǎn)稱PCI Express)連接器、序歹[J先進(jìn)附件(Serial Advanced Technology Attachment ；簡(jiǎn)稱=SATA)連接器、安全數(shù)碼(secure digital ；簡(jiǎn)稱:SD)接口連接器、記憶棒(Memory Stick ；簡(jiǎn)稱MS)接口連接器、多媒體存儲(chǔ)卡(Multi Media Card ； 簡(jiǎn)稱MMC)接口連接器、小型快閃(Compact Flash ；簡(jiǎn)稱CF)接口連接器、整合式驅(qū)動(dòng)電子接口 antegrated Device Electronics ；簡(jiǎn)稱IDE)連接器或其他適合的連接器。存儲(chǔ)器模組120用以存儲(chǔ)主機(jī)系統(tǒng)1000所寫入的數(shù)據(jù)。在第一范例實(shí)施例中，存儲(chǔ)器模組120為多層記憶胞(Multi Level Cell ；簡(jiǎn)稱MLC)NAND型閃存模組。然而，必須了解的是，本發(fā)明不限于此，存儲(chǔ)器模組120亦可為單層存儲(chǔ)器胞(Single Level Cell ；簡(jiǎn)稱SLC) NAND型閃存模組。存儲(chǔ)器控制器130是電性連接至連接器110與存儲(chǔ)器模組120。存儲(chǔ)器控制器130 用以執(zhí)行以硬盤型式或韌體型式實(shí)作的多個(gè)邏輯閘或控制指令，并且根據(jù)主機(jī)系統(tǒng)1000 的指令在存儲(chǔ)器模組120中進(jìn)行數(shù)據(jù)的寫入、讀取與抹除等運(yùn)作。特別是，存儲(chǔ)器控制器 130用以執(zhí)行根據(jù)第一范例實(shí)施例的數(shù)據(jù)讀取方法。圖2為本發(fā)明第一范例實(shí)施例所示的存儲(chǔ)器模組的概要方塊圖。存儲(chǔ)器模組120包括記憶胞陣列202、字元線控制電路204、比特線控制電路206、 列解碼器(column decoder) 208、數(shù)據(jù)輸入/輸出緩沖器210與控制電路212。記憶胞陣列202包括用以存儲(chǔ)數(shù)據(jù)的多個(gè)記憶胞(圖未示)、連接此些記憶胞的多條比特線(圖未示)、多條字元線與共用源極線(圖未示)。記憶胞是以陣列方式配置在比特線與字元線的交叉點(diǎn)上。當(dāng)從存儲(chǔ)器控制器130接收到寫入指令或讀取數(shù)據(jù)時(shí)，控制電路212會(huì)控制字元線控制電路204、比特線控制電路206、列解碼器208、數(shù)據(jù)輸入/輸出緩沖器210來(lái)寫入數(shù)據(jù)至記憶胞陣列202或從記憶胞陣列202中讀取數(shù)據(jù)，其中字元線控制電路204用以控制施予至字元線的字元線電壓，比特線控制電路206用以控制比特線，列解碼器208依據(jù)指令中的解碼列位址以選擇對(duì)應(yīng)的比特線，并且數(shù)據(jù)輸入/輸出緩沖器210 用以暫存數(shù)據(jù)。如前所述，在本范例實(shí)施例中，存儲(chǔ)器模組120為MLC閃存，其使用多個(gè)浮動(dòng)電壓來(lái)代表多比特(bits)的數(shù)據(jù)。具體來(lái)說(shuō)，記憶胞陣列202的每一記憶胞具有多個(gè)存儲(chǔ)狀態(tài)， 并且此些存儲(chǔ)狀態(tài)是以多個(gè)比特?cái)?shù)據(jù)讀取電壓來(lái)區(qū)分。圖3為本發(fā)明第一范例實(shí)施例所示存儲(chǔ)在記憶胞陣列中的寫入數(shù)據(jù)所對(duì)應(yīng)的浮動(dòng)電壓的統(tǒng)計(jì)分配圖。請(qǐng)參照?qǐng)D3，每一記憶胞中的浮動(dòng)電壓可依據(jù)第一比特?cái)?shù)據(jù)讀取電壓VA、第二比特?cái)?shù)據(jù)讀取電壓VB與第三比特?cái)?shù)據(jù)讀取電壓VC而區(qū)分為4種存儲(chǔ)狀態(tài)，并且此些存儲(chǔ)狀態(tài)分別地代表〃 11"、“ 10〃、“ 00〃與〃 01"。換言之，每一個(gè)存儲(chǔ)狀態(tài)包括最低有效比特(Least Significant Bit ；簡(jiǎn)稱:LSB)以及最高有效比特(Most Significant Bit ； 簡(jiǎn)稱MSB)。在本范例實(shí)施例中，存儲(chǔ)狀態(tài)(即，“11"、“ 10"、“ 00〃與〃 01〃 )中從左側(cè)算起的第1個(gè)比特的值為L(zhǎng)SB，而從左側(cè)算起的第2個(gè)比特的值為MSB。因此，在第一范例實(shí)施例中，每一記憶胞可存儲(chǔ)2個(gè)比特?cái)?shù)據(jù)。必須了解的是，圖3所示的浮動(dòng)電壓及其存儲(chǔ)狀態(tài)的對(duì)應(yīng)僅為一個(gè)范例。在本發(fā)明另一范例實(shí)施例中，浮動(dòng)電壓與存儲(chǔ)狀態(tài)的對(duì)應(yīng)亦可是隨著浮動(dòng)電壓越大而以〃 11"、“ 10"、“ 01"與〃 00"排列?；蛘撸?dòng)電壓所對(duì)應(yīng)的存儲(chǔ)狀態(tài)亦可為對(duì)實(shí)際存儲(chǔ)值進(jìn)行映射或反相后的值，此外，在另一范例時(shí)實(shí)例中， 亦可定義從左側(cè)算起的第1個(gè)比特的值為MSB，而從左側(cè)算起的第2個(gè)比特的值為L(zhǎng)SB。在第一范例實(shí)施例中，每一記憶胞可存儲(chǔ)2個(gè)比特?cái)?shù)據(jù)，因此同一條字元線上的記憶胞會(huì)構(gòu)成2個(gè)頁(yè)面(即，下頁(yè)面與上頁(yè)面)的存儲(chǔ)空間。也就是說(shuō)，每一記憶胞的LSB 是對(duì)應(yīng)下頁(yè)面，并且每一記憶胞的MSB是對(duì)應(yīng)上頁(yè)面。此外，在記憶胞陣列202中數(shù)個(gè)頁(yè)面會(huì)構(gòu)成一個(gè)實(shí)體區(qū)塊，并且實(shí)體區(qū)塊為執(zhí)行抹除運(yùn)作的最小單位。亦即，每一實(shí)體區(qū)塊含有最小數(shù)目之一并被抹除的記憶胞。
記憶胞陣列202的記憶胞的數(shù)據(jù)寫入是利用注入電壓來(lái)改變記憶胞的浮動(dòng)電壓，以呈現(xiàn)不同的存儲(chǔ)狀態(tài)。例如，當(dāng)下頁(yè)面數(shù)據(jù)為1且上頁(yè)面數(shù)據(jù)為1時(shí)，控制電路212 會(huì)控制字元線控制電路204不改變記憶胞中的浮動(dòng)電壓，而將記憶胞的存儲(chǔ)狀態(tài)保持為"11"。當(dāng)下頁(yè)面數(shù)據(jù)為1且上頁(yè)面數(shù)據(jù)為0時(shí)，字元線控制電路204會(huì)在控制電路212 的控制下改變記憶胞中的浮動(dòng)電壓，而將記憶胞的存儲(chǔ)狀態(tài)改變?yōu)?10"。當(dāng)下頁(yè)面數(shù)據(jù)為0且上頁(yè)面數(shù)據(jù)為0時(shí)，字元線控制電路204會(huì)在控制電路212的控制下改變記憶胞中的浮動(dòng)電壓，而將記憶胞的存儲(chǔ)狀態(tài)改變?yōu)?00"。并且，當(dāng)下頁(yè)面數(shù)據(jù)為0且上頁(yè)面數(shù)據(jù)為1時(shí)，字元線控制電路204會(huì)在控制電路212的控制下改變記憶胞中的浮動(dòng)電壓，而將記憶胞的存儲(chǔ)狀態(tài)改變?yōu)?01"圖4為本發(fā)明第一范例實(shí)施例所示的針對(duì)其中一個(gè)記憶胞的讀取運(yùn)作示意圖。請(qǐng)參照?qǐng)D4，記憶胞陣列202的記憶胞的數(shù)據(jù)讀取則是使用比特?cái)?shù)據(jù)讀取電壓來(lái)區(qū)分記憶胞的浮動(dòng)電壓。在讀取下頁(yè)數(shù)據(jù)的運(yùn)作中，字元線控制電路204會(huì)施予第二比特?cái)?shù)據(jù)讀取電壓VB至記憶胞并且藉由記憶胞的控制閘(control gate)是否導(dǎo)通和對(duì)應(yīng)的運(yùn)算式(1)來(lái)判斷下頁(yè)數(shù)據(jù)的值LSB = (VB)Lower_prel(1)其中(VB)LoWer_prel表示透過(guò)施予第二比特?cái)?shù)據(jù)讀取電壓VB而獲得的第1下頁(yè)驗(yàn)證值。例如，當(dāng)?shù)诙忍財(cái)?shù)據(jù)讀取電壓VB小于記憶胞的浮動(dòng)電壓時(shí)，記憶胞的控制閘 (control gate)不會(huì)導(dǎo)通并輸出值'0'的第1下頁(yè)驗(yàn)證值，由此LSB會(huì)被識(shí)別為0。例如，當(dāng)?shù)诙忍財(cái)?shù)據(jù)讀取電壓VB大于記憶胞的浮動(dòng)電壓時(shí)，記憶胞的控制閘會(huì)導(dǎo)通并輸出值'1'的第1下頁(yè)驗(yàn)證值，由此此LSB會(huì)被識(shí)別為1。也就是說(shuō)，用以呈現(xiàn)LSB為1的浮動(dòng)電壓與用以呈現(xiàn)LSB為0的浮動(dòng)電壓可透過(guò)第二比特?cái)?shù)據(jù)讀取電壓VB而被區(qū)分。在讀取上頁(yè)數(shù)據(jù)的運(yùn)作中，字元線控制電路204會(huì)分別地施予第三比特?cái)?shù)據(jù)讀取電壓VC與第一比特?cái)?shù)據(jù)讀取電壓VA至記憶胞并且藉由記憶胞的控制閘是否導(dǎo)通和對(duì)應(yīng)的運(yùn)算式( 來(lái)判斷上頁(yè)數(shù)據(jù)的值MSB = ((VA) Upper_pre2) xor ( (VC)Upper_prel) (2)其中(VC)Upper_prel表示透過(guò)施予第三比特?cái)?shù)據(jù)讀取電壓VC而獲得的第1上頁(yè)驗(yàn)證值，并且(VA)Upper_pre2表示透過(guò)施予第一比特?cái)?shù)據(jù)讀取電壓VA而獲得的第2上頁(yè)驗(yàn)證值，其中符號(hào)” ”代表反相。此外，在本范例實(shí)施例中，當(dāng)?shù)谌忍財(cái)?shù)據(jù)讀取電壓VC小于記憶胞的浮動(dòng)電壓時(shí)，記憶胞的控制閘不會(huì)導(dǎo)通并輸出值'0'的第1上頁(yè)驗(yàn)證值((VC) Upper_prel)，當(dāng)?shù)谝槐忍財(cái)?shù)據(jù)讀取電壓VA小于記憶胞的浮動(dòng)電壓時(shí)，記憶胞的控制閘不會(huì)導(dǎo)通并輸出值'0'的第2上頁(yè)驗(yàn)證值((VA)Upper_pre2)。因此，在本范例實(shí)施例中，依照運(yùn)算式(2)，當(dāng)?shù)谌忍財(cái)?shù)據(jù)讀取電壓VC與第一比特?cái)?shù)據(jù)讀取電壓VA皆小于記憶胞的浮動(dòng)電壓時(shí)，在第三比特?cái)?shù)據(jù)讀取電壓VC下記憶胞的控制閘不會(huì)導(dǎo)通并輸出值'0'的第1上頁(yè)驗(yàn)證值并且在第一比特?cái)?shù)據(jù)讀取電壓VA下記憶胞的控制閘不會(huì)導(dǎo)通并輸出值'0'的第2上頁(yè)驗(yàn)證值。此時(shí)，MSB會(huì)被識(shí)別為1。例如，當(dāng)?shù)谌忍財(cái)?shù)據(jù)讀取電壓VC大于記憶胞的浮動(dòng)電壓且第一比特?cái)?shù)據(jù)讀取電壓VA小于記憶胞的浮動(dòng)電壓小于記憶胞的浮動(dòng)電壓時(shí)，在第三比特?cái)?shù)據(jù)讀取電壓VC下記憶胞的控制閘會(huì)導(dǎo)通并輸出值'1'的第1上頁(yè)驗(yàn)證值，并且在第一比特?cái)?shù)據(jù)讀取電壓VA下記憶胞的控制閘不會(huì)導(dǎo)通并輸出值'0'的第2上頁(yè)驗(yàn)證值。此時(shí)，MSB會(huì)被識(shí)別為 O0例如，當(dāng)?shù)谌忍財(cái)?shù)據(jù)讀取電壓VC與第一比特?cái)?shù)據(jù)讀取電壓VA皆大于記憶胞的浮動(dòng)電壓時(shí)，在第三比特?cái)?shù)據(jù)讀取電壓VC下，記憶胞的控制閘會(huì)導(dǎo)通并輸出值'1'的第1 上頁(yè)驗(yàn)證值，并且在第一比特?cái)?shù)據(jù)讀取電壓VA下記憶胞的控制閘會(huì)導(dǎo)通并輸出值'1'的第2上頁(yè)驗(yàn)證值。此時(shí)，MSB會(huì)被識(shí)別為1。必須了解的是，盡管本發(fā)明是以4層記憶胞NAND型閃存來(lái)作說(shuō)明。然而，本發(fā)明不限于此，其他多層記憶胞NAND型閃存亦可依據(jù)上述原理進(jìn)行數(shù)據(jù)的讀取。例如，以8層記憶胞NAND型閃存為例(如圖5所示)，每一個(gè)存儲(chǔ)狀態(tài)包括左側(cè)算起的第1個(gè)比特的最低有效比特LSB、從左側(cè)算起的第2個(gè)比特的中間有效比特(Center Significant Bit ；簡(jiǎn)稱CSB)以及從左側(cè)算起的第3個(gè)比特的最高有效比特MSB，其中LSB 對(duì)應(yīng)下頁(yè)面，CSB對(duì)應(yīng)中頁(yè)面，MSB對(duì)應(yīng)上頁(yè)面。在此范例中，每一記憶胞中的浮動(dòng)電壓可依據(jù)第一比特?cái)?shù)據(jù)讀取電壓VA、第二比特?cái)?shù)據(jù)讀取電壓VB、第三比特?cái)?shù)據(jù)讀取電壓VC、第四比特?cái)?shù)據(jù)讀取電壓VD、第五比特?cái)?shù)據(jù)讀取電壓VE、第六比特?cái)?shù)據(jù)讀取電壓VF與第七比特?cái)?shù)據(jù)讀取電壓VG而區(qū)分為8種存儲(chǔ)狀態(tài)(S卩，〃 111"、“ 110"、“ 100"、“ 101"、“ 001"、 “000"、“ 010"與〃 011")。圖6為本發(fā)明第一范例實(shí)施例所示的存儲(chǔ)器控制器的概要方塊圖。請(qǐng)參照?qǐng)D6，存儲(chǔ)器控制器130包括存儲(chǔ)器管理電路602、主機(jī)接口 604、存儲(chǔ)器接口 606與錯(cuò)誤校正電路608。存儲(chǔ)器管理電路602用以控制存儲(chǔ)器控制器130的整體運(yùn)作。具體來(lái)說(shuō)，存儲(chǔ)器管理電路602具有多個(gè)控制指令，并且在存儲(chǔ)器存儲(chǔ)裝置100運(yùn)作時(shí)，此些控制指令會(huì)被執(zhí)行以對(duì)存儲(chǔ)器模組120進(jìn)行各種操作，例如數(shù)據(jù)讀取、數(shù)據(jù)寫入、數(shù)據(jù)抹除、映射表管理、壞區(qū)塊管理等。在第一范例實(shí)施例中，存儲(chǔ)器管理電路602的控制指令是以韌體型式來(lái)實(shí)作。例如，存儲(chǔ)器管理電路602具有微處理器單元(未畫出)與只讀存儲(chǔ)器(未畫出)，并且此些控制指令是被燒錄至此只讀存儲(chǔ)器中。當(dāng)存儲(chǔ)器存儲(chǔ)裝置100運(yùn)作時(shí)，此些控制指令會(huì)由微處理器單元來(lái)執(zhí)行以完成根據(jù)第一實(shí)施例的數(shù)據(jù)存取方法。在本發(fā)明另一范例實(shí)施例中，存儲(chǔ)器管理電路602的控制指令亦可以程序碼型式存儲(chǔ)在存儲(chǔ)器模組120的特定區(qū)域(例如，存儲(chǔ)器模組中專用于存放系統(tǒng)數(shù)據(jù)的系統(tǒng)區(qū)) 中。此外，存儲(chǔ)器管理電路602具有微處理器單元(未畫出)、只讀存儲(chǔ)器(未畫出)及隨機(jī)存取存儲(chǔ)器(未畫出)。特別是，此只讀存儲(chǔ)器具有驅(qū)動(dòng)碼段，并且當(dāng)存儲(chǔ)器控制器130 被致能時(shí)，微處理器單元會(huì)先執(zhí)行此驅(qū)動(dòng)碼段來(lái)將存儲(chǔ)在存儲(chǔ)器模組120中的控制指令載入至存儲(chǔ)器管理電路602的隨機(jī)存取存儲(chǔ)器中。之后，微處理器單元會(huì)運(yùn)轉(zhuǎn)此些控制指令以執(zhí)行第一范例實(shí)施例的數(shù)據(jù)存取方法與存儲(chǔ)器管理方法。此外，在本發(fā)明另一范例實(shí)施例中，存儲(chǔ)器管理電路602的控制指令亦可以一硬盤型式來(lái)實(shí)作。主機(jī)接口 604是電性連接至存儲(chǔ)器管理電路602并且用以接收與識(shí)別主機(jī)系統(tǒng) 1000所傳送的指令與數(shù)據(jù)。也就是說(shuō)，主機(jī)系統(tǒng)1000所傳送的指令與數(shù)據(jù)會(huì)透過(guò)主機(jī)接口 604來(lái)傳送至存儲(chǔ)器管理電路602。在第一范例實(shí)施例中，主機(jī)接口 604是對(duì)應(yīng)連接器110 為USB接口。然而，必須了解的是本發(fā)明不限于此，主機(jī)接口 604亦可以是PATA接口、IEEE1394 接口、PCIExpress 接口、SATA 接口、SD 接口、MS 接口、MMC 接口、CF 接口、IDE 接口或其他適合的數(shù)據(jù)傳輸接口。存儲(chǔ)器接口 606是電性連接至存儲(chǔ)器管理電路602并且用以存取存儲(chǔ)器模組120。 也就是說(shuō)，欲寫入至存儲(chǔ)器模組120的數(shù)據(jù)會(huì)經(jīng)由存儲(chǔ)器接口 606轉(zhuǎn)換為存儲(chǔ)器模組120 所能接受的格式。錯(cuò)誤校正電路608是電性連接至存儲(chǔ)器管理電路602并且用以執(zhí)行一錯(cuò)誤校正程序以確保數(shù)據(jù)的正確性。具體來(lái)說(shuō)，當(dāng)存儲(chǔ)器管理電路602從存儲(chǔ)器模組120中讀取數(shù)據(jù)時(shí)，錯(cuò)誤校正電路608會(huì)對(duì)所讀取的數(shù)據(jù)執(zhí)行錯(cuò)誤校正程序。例如，在第一范例實(shí)施例中， 錯(cuò)誤校正電路608為低密度奇偶校正(Low Ddensity Parity Check ；簡(jiǎn)稱LDPC)電路，并且會(huì)存儲(chǔ)記錄對(duì)數(shù)可能性比(Log Likelihood Ratio ；簡(jiǎn)稱LLR)值查詢表。當(dāng)存儲(chǔ)器管理電路602從存儲(chǔ)器模組120讀取數(shù)據(jù)時(shí)，錯(cuò)誤校正電路608會(huì)依據(jù)所讀取的數(shù)據(jù)以及查詢表中對(duì)應(yīng)的LLR值來(lái)執(zhí)行錯(cuò)誤校正程序。其中，值得說(shuō)明的是在另一范例實(shí)施例中，錯(cuò)誤校正電路608亦可為渦輪碼(Turbo Code)電路。例如，在第一范例實(shí)施例中，存儲(chǔ)器控制器130可還包括緩沖存儲(chǔ)器610。緩沖存儲(chǔ)器610是電性連接至存儲(chǔ)器管理電路602并且用以暫存來(lái)自于主機(jī)系統(tǒng)1000的數(shù)據(jù)與指令或來(lái)自于存儲(chǔ)器模組120的數(shù)據(jù)。例如，在第一范例實(shí)施例中，存儲(chǔ)器控制器130可還包括電源管理電路612。電源管理電路612是電性連接至存儲(chǔ)器管理電路602并且用以控制存儲(chǔ)器存儲(chǔ)裝置100的電源。在第一范例實(shí)施例中，存儲(chǔ)器管理電路602包括存儲(chǔ)單元652與軟值擷取電路 654。存儲(chǔ)單元652用以記錄上述第一比特?cái)?shù)據(jù)讀取電壓VA、第二比特?cái)?shù)據(jù)讀取電壓VB 與第三比特?cái)?shù)據(jù)讀取電壓VC。軟值擷取電路肪4是電性連接至存儲(chǔ)單元652。如上所述，當(dāng)存儲(chǔ)器模組120處于長(zhǎng)期閑置、漏電、或是被頻繁使用等情形下，存儲(chǔ)器模組120的記憶胞的浮動(dòng)電壓可能會(huì)改變而造成錯(cuò)誤比特。在此，軟值擷取電路肪4用以從讀取數(shù)據(jù)所對(duì)應(yīng)的記憶胞中獲取軟值并且依據(jù)所獲取的軟值計(jì)算對(duì)應(yīng)此讀取數(shù)據(jù)的軟信息估計(jì)值，由此使得錯(cuò)誤校正電路608 能夠依據(jù)此軟信息估計(jì)值而提供更佳的校正能力來(lái)對(duì)錯(cuò)誤比特進(jìn)行錯(cuò)誤校正程序。圖7A與7B為本發(fā)明第一范例實(shí)施例所示存儲(chǔ)在記憶胞陣列中的寫入數(shù)據(jù)所對(duì)應(yīng)的浮動(dòng)電壓的另一統(tǒng)計(jì)分配圖。請(qǐng)參照?qǐng)D7A，依據(jù)第一比特?cái)?shù)據(jù)讀取電壓VA、第二比特?cái)?shù)據(jù)讀取電壓VB與第三比特?cái)?shù)據(jù)讀取電壓VC來(lái)區(qū)別記憶胞的存儲(chǔ)狀態(tài)時(shí)，有部分的比特會(huì)被誤判而成為錯(cuò)誤比特。 例如，在使用第二比特?cái)?shù)據(jù)讀取電壓VB來(lái)區(qū)別存儲(chǔ)狀態(tài)"10"與存儲(chǔ)狀態(tài)"00"時(shí)，區(qū)塊 702與區(qū)塊704表示存儲(chǔ)狀態(tài)被誤判的記憶胞。也就是說(shuō)，區(qū)塊702中的記憶胞的存儲(chǔ)狀態(tài)應(yīng)為〃 00"，卻被誤判為〃 10"，區(qū)塊704中的記憶胞的存儲(chǔ)狀態(tài)應(yīng)為〃 10"，卻被誤判為〃 00〃。具體來(lái)說(shuō)，當(dāng)從存儲(chǔ)器模組120的數(shù)個(gè)記憶胞中所讀取的下頁(yè)數(shù)據(jù)無(wú)法被錯(cuò)誤校正時(shí)，軟值擷取電路肪4會(huì)設(shè)定對(duì)應(yīng)第二比特?cái)?shù)據(jù)讀取電壓VB的第二負(fù)調(diào)整比特?cái)?shù)據(jù)讀取電壓VBM與第二正調(diào)整比特?cái)?shù)據(jù)讀取電壓VBP，并且指示存儲(chǔ)器模組120施予第二負(fù)調(diào)整比特?cái)?shù)據(jù)讀取電壓VBM與第二正調(diào)整比特?cái)?shù)據(jù)讀取電壓VBP至此些記憶胞以使得此些記憶胞的控制閘輸出對(duì)應(yīng)的值(即，軟值)。此外，軟值擷取電路肪4會(huì)依據(jù)對(duì)應(yīng)的運(yùn)算式(3)來(lái)計(jì)算下頁(yè)數(shù)據(jù)的軟信息估計(jì)值LSB_SVI = (VBP)SVD xor(VBM)SVD (3)其中LSB_SVI為記憶胞的LSB的軟信息估計(jì)值，(VBP) SVD表示透過(guò)施予第二正調(diào)整比特?cái)?shù)據(jù)讀取電壓VBP而獲得的軟值，并且(VBM) SVD表示透過(guò)施予第二負(fù)調(diào)整比特?cái)?shù)據(jù)讀取電壓VBM而獲得的軟值?；?，軟值擷取電路6M會(huì)將所計(jì)算的軟信息估計(jì)值提供給錯(cuò)誤校正電路608，并且錯(cuò)誤校正電路608會(huì)根據(jù)所讀取的下頁(yè)數(shù)據(jù)和對(duì)應(yīng)此下頁(yè)數(shù)據(jù)的軟信息估計(jì)值于LLR值查詢表中查詢對(duì)應(yīng)的LLR值，由此進(jìn)行錯(cuò)誤校正程序。其中，值得說(shuō)明的是，在另一范例實(shí)施例中，錯(cuò)誤校正電路608是利用所讀取之下頁(yè)數(shù)據(jù)和對(duì)應(yīng)此下頁(yè)數(shù)據(jù)的軟信息估計(jì)值， 經(jīng)過(guò)一運(yùn)算過(guò)程求出相對(duì)應(yīng)的LLR值。此外，在本范例實(shí)施例中，LLR值是用以代表數(shù)據(jù)可能為0或1的機(jī)率參數(shù)，其可定義為
權(quán)利要求
1.一種數(shù)據(jù)讀取方法，用于一閃存模組，其特征在于，所述數(shù)據(jù)讀取方法包括使用至少一比特?cái)?shù)據(jù)讀取電壓從所述閃存模組的多個(gè)記憶胞中獲取一讀取數(shù)據(jù)，其中所述讀取數(shù)據(jù)具有多個(gè)比特；依據(jù)至少一錯(cuò)誤分布預(yù)估值設(shè)定對(duì)應(yīng)所述至少一比特?cái)?shù)據(jù)讀取電壓的至少一負(fù)調(diào)整比特?cái)?shù)據(jù)讀取電壓與至少一正調(diào)整比特?cái)?shù)據(jù)讀取電壓，其中所述至少一負(fù)調(diào)整比特?cái)?shù)據(jù)讀取電壓小于所述至少一比特?cái)?shù)據(jù)讀取電壓，且所述至少一正調(diào)整比特?cái)?shù)據(jù)讀取電壓大于所述至少一比特?cái)?shù)據(jù)讀取電壓；使用所述至少一負(fù)調(diào)整比特?cái)?shù)據(jù)讀取電壓與所述至少一正調(diào)整比特?cái)?shù)據(jù)讀取電壓來(lái)從所述多個(gè)記憶胞中獲取對(duì)應(yīng)所述讀取數(shù)據(jù)的多個(gè)軟值；以及依據(jù)所述多個(gè)軟值計(jì)算對(duì)應(yīng)所述讀取數(shù)據(jù)的每一所述多個(gè)比特的一軟信息估計(jì)值，用以對(duì)所述讀取數(shù)據(jù)進(jìn)行錯(cuò)誤校正。
2.根據(jù)權(quán)利要求1所述的數(shù)據(jù)讀取方法，其特征在于，所述至少一比特?cái)?shù)據(jù)讀取電壓包括一第一比特?cái)?shù)據(jù)讀取電壓、一第二比特?cái)?shù)據(jù)讀取電壓與一第三比特?cái)?shù)據(jù)讀取電壓，其中依據(jù)所述至少一錯(cuò)誤分布預(yù)估值設(shè)定對(duì)應(yīng)所述至少一比特?cái)?shù)據(jù)讀取電壓的所述至少一負(fù)調(diào)整比特?cái)?shù)據(jù)讀取電壓與所述至少一正調(diào)整比特?cái)?shù)據(jù)讀取電壓的步驟包括依據(jù)一第一調(diào)整值設(shè)定對(duì)應(yīng)所述第一比特?cái)?shù)據(jù)讀取電壓的一第一負(fù)調(diào)整比特?cái)?shù)據(jù)讀取電壓與一第一正調(diào)整比特?cái)?shù)據(jù)讀取電壓和對(duì)應(yīng)所述第二比特?cái)?shù)據(jù)讀取電壓的一第二負(fù)調(diào)整比特?cái)?shù)據(jù)讀取電壓；依據(jù)一第二調(diào)整值設(shè)定對(duì)應(yīng)所述第二比特?cái)?shù)據(jù)讀取電壓的一第二正調(diào)整比特?cái)?shù)據(jù)讀取電壓和對(duì)應(yīng)所述第三比特?cái)?shù)據(jù)讀取電壓的一第三負(fù)調(diào)整比特?cái)?shù)據(jù)讀取電壓與一第三正調(diào)整比特?cái)?shù)據(jù)讀取電壓，其中所述第一調(diào)整值與所述第二調(diào)整值是根據(jù)所述至少一錯(cuò)誤分布預(yù)估值來(lái)設(shè)定。
3.根據(jù)權(quán)利要求2所述的數(shù)據(jù)讀取方法，其特征在于，使用所述至少一負(fù)調(diào)整比特?cái)?shù)據(jù)讀取電壓與所述至少一正調(diào)整比特?cái)?shù)據(jù)讀取電壓來(lái)從所述多個(gè)記憶胞中獲取對(duì)應(yīng)所述讀取數(shù)據(jù)的所述多個(gè)軟值的步驟包括使用所述第一正調(diào)整比特?cái)?shù)據(jù)讀取電壓、所述第一負(fù)調(diào)整比特?cái)?shù)據(jù)讀取電壓、所述第二正調(diào)整比特?cái)?shù)據(jù)讀取電壓、所述第二負(fù)調(diào)整比特?cái)?shù)據(jù)讀取電壓、所述第三正調(diào)整比特?cái)?shù)據(jù)讀取電壓與所述第三負(fù)調(diào)整比特?cái)?shù)據(jù)讀取電壓來(lái)從所述多個(gè)記憶胞中獲取對(duì)應(yīng)所述讀取數(shù)據(jù)的所述多個(gè)軟值。
4.根據(jù)權(quán)利要求1所述的數(shù)據(jù)讀取方法，其特征在于，還包括依據(jù)所述多個(gè)軟信息估計(jì)值對(duì)所述讀取數(shù)據(jù)執(zhí)行一錯(cuò)誤校正程序；以及輸出對(duì)應(yīng)所述讀取數(shù)據(jù)的一已校正讀取數(shù)據(jù)。
5.根據(jù)權(quán)利要求1所述的數(shù)據(jù)讀取方法，其特征在于，依據(jù)所述多個(gè)軟值計(jì)算對(duì)應(yīng)所述讀取數(shù)據(jù)的所述軟信息估計(jì)值的步驟包括依序地依據(jù)對(duì)應(yīng)所述讀取數(shù)據(jù)的每一所述多個(gè)軟值執(zhí)行一互斥運(yùn)算以產(chǎn)生對(duì)應(yīng)所述讀取數(shù)據(jù)的每一所述多個(gè)比特的所述軟信息估計(jì)值。
6.根據(jù)權(quán)利要求2所述的數(shù)據(jù)讀取方法，其特征在于，所述第一負(fù)調(diào)整比特?cái)?shù)據(jù)讀取電壓、所述第一正調(diào)整比特?cái)?shù)據(jù)讀取電壓、所述第二負(fù)調(diào)整比特?cái)?shù)據(jù)讀取電壓、所述第二正調(diào)整比特?cái)?shù)據(jù)讀取電壓、所述第三負(fù)調(diào)整比特?cái)?shù)據(jù)讀取電壓與所述第三正調(diào)整比特?cái)?shù)據(jù)讀取電壓是分別地依據(jù)式⑵、式(8)、式(9)、式(10)、式(11)與式(12)來(lái)設(shè)定VAM=VA-FAV(7)VAP=VA+FAV(8)VBM=VB-FAV(9)VBP=VB+SAV(10)VCM=VC-SAV(11)VCP=VC+SAV(12) 其中VAM為所述第一負(fù)調(diào)整比特?cái)?shù)據(jù)讀取電壓，VAP為所述第一正調(diào)整比特?cái)?shù)據(jù)讀取電壓，VBM為所述第二負(fù)調(diào)整比特?cái)?shù)據(jù)讀取電壓，VBP為所述第二正調(diào)整比特?cái)?shù)據(jù)讀取電壓，VCM為所述第三負(fù)調(diào)整比特?cái)?shù)據(jù)讀取電壓，VCP為所述第三正調(diào)整比特?cái)?shù)據(jù)讀取電壓， FAV為所述第一調(diào)整值，SAV為所述第二調(diào)整值，VA為所述第一比特?cái)?shù)據(jù)讀取電壓，VB為所述第二比特?cái)?shù)據(jù)讀取電壓，VC為所述第三比特?cái)?shù)據(jù)讀取電壓，其中所述第一調(diào)整值與所述第二調(diào)整值是分別地依據(jù)式(1 與式(14)來(lái)設(shè)定FAV = (VB-VA)/N (13)SAV = (VC-VB)/M (14)其中N與M為所述至少一錯(cuò)誤分布預(yù)估值。
7.根據(jù)權(quán)利要求1所述的數(shù)據(jù)讀取方法，其特征在于，還包括根據(jù)所述閃存模組的一抹除次數(shù)或一讀取數(shù)據(jù)錯(cuò)誤率來(lái)調(diào)整所述至少一錯(cuò)誤分布預(yù)估值。
8.根據(jù)權(quán)利要求1所述的數(shù)據(jù)讀取方法，其特征在于，還包括依據(jù)所述至少一錯(cuò)誤分布預(yù)估值設(shè)定對(duì)應(yīng)所述至少一比特?cái)?shù)據(jù)讀取電壓的至少一擴(kuò)大負(fù)調(diào)整比特?cái)?shù)據(jù)讀取電壓與至少一擴(kuò)大正調(diào)整比特?cái)?shù)據(jù)讀取電壓；使用所述至少一擴(kuò)大負(fù)調(diào)整比特?cái)?shù)據(jù)讀取電壓與所述至少一擴(kuò)大正調(diào)整比特?cái)?shù)據(jù)讀取電壓來(lái)從所述多個(gè)記憶胞中獲取對(duì)應(yīng)所述讀取數(shù)據(jù)的多個(gè)擴(kuò)大軟值；以及依據(jù)所述多個(gè)擴(kuò)大軟值計(jì)算對(duì)應(yīng)所述讀取數(shù)據(jù)的每一所述多個(gè)比特的一擴(kuò)大軟信息估計(jì)值。
9.根據(jù)權(quán)利要求8所述的數(shù)據(jù)讀取方法，其特征在于，所述至少一比特?cái)?shù)據(jù)讀取電壓包括一第一比特?cái)?shù)據(jù)讀取電壓、一第二比特?cái)?shù)據(jù)讀取電壓與一第三比特?cái)?shù)據(jù)讀取電壓，其中依據(jù)所述至少一錯(cuò)誤分布預(yù)估值設(shè)定對(duì)應(yīng)所述至少一比特?cái)?shù)據(jù)讀取電壓的所述至少一擴(kuò)大負(fù)調(diào)整比特?cái)?shù)據(jù)讀取電壓與所述至少一擴(kuò)大正調(diào)整比特?cái)?shù)據(jù)讀取電壓的步驟包括依據(jù)一第一調(diào)整值設(shè)定對(duì)應(yīng)所述第一比特?cái)?shù)據(jù)讀取電壓的一第一擴(kuò)大負(fù)調(diào)整比特?cái)?shù)據(jù)讀取電壓與一第一擴(kuò)大正調(diào)整比特?cái)?shù)據(jù)讀取電壓和對(duì)應(yīng)所述第二比特?cái)?shù)據(jù)讀取電壓的一第二擴(kuò)大負(fù)調(diào)整比特?cái)?shù)據(jù)讀取電壓；以及依據(jù)一第二調(diào)整值設(shè)定對(duì)應(yīng)所述第二比特?cái)?shù)據(jù)讀取電壓的一第二擴(kuò)大正調(diào)整比特?cái)?shù)據(jù)讀取電壓和對(duì)應(yīng)所述第三比特?cái)?shù)據(jù)讀取電壓的一第三擴(kuò)大負(fù)調(diào)整比特?cái)?shù)據(jù)讀取電壓與一第三擴(kuò)大正調(diào)整比特?cái)?shù)據(jù)讀取電壓，其中所述第一調(diào)整值與所述第二調(diào)整值是根據(jù)所述至少一錯(cuò)誤分布預(yù)估值來(lái)設(shè)定。
10.根據(jù)權(quán)利要求9所述的數(shù)據(jù)讀取方法，其特征在于，使用所述至少一擴(kuò)大負(fù)調(diào)整比特?cái)?shù)據(jù)讀取電壓與所述至少一擴(kuò)大正調(diào)整比特?cái)?shù)據(jù)讀取電壓來(lái)從所述些記憶胞中獲取對(duì)應(yīng)所述讀取數(shù)據(jù)的所述多個(gè)擴(kuò)大軟值的步驟包括使用所述第一擴(kuò)大正調(diào)整比特?cái)?shù)據(jù)讀取電壓、所述第一擴(kuò)大負(fù)調(diào)整比特?cái)?shù)據(jù)讀取電壓、所述第二擴(kuò)大正調(diào)整比特?cái)?shù)據(jù)讀取電壓、所述第二擴(kuò)大負(fù)調(diào)整比特?cái)?shù)據(jù)讀取電壓、所述第三擴(kuò)大正調(diào)整比特?cái)?shù)據(jù)讀取電壓與所述第三擴(kuò)大負(fù)調(diào)整比特?cái)?shù)據(jù)讀取電壓來(lái)從所述多個(gè)記憶胞中獲取對(duì)應(yīng)所述讀取數(shù)據(jù)的每一所述多個(gè)比特的所述多個(gè)擴(kuò)大軟值。
11.根據(jù)權(quán)利要求8所述的數(shù)據(jù)讀取方法，其特征在于，還包括依據(jù)所述多個(gè)軟信息估計(jì)值與所述多個(gè)擴(kuò)大軟信息估計(jì)值對(duì)所述讀取數(shù)據(jù)執(zhí)行一錯(cuò)誤校正程序；以及輸出對(duì)應(yīng)所述讀取數(shù)據(jù)的一已校正讀取數(shù)據(jù)。
12.根據(jù)權(quán)利要求8所述的數(shù)據(jù)讀取方法，其特征在于，依據(jù)所述多個(gè)擴(kuò)大軟值計(jì)算對(duì)應(yīng)所述讀取數(shù)據(jù)的每一所述多個(gè)比特的所述擴(kuò)大軟信息估計(jì)值的步驟包括依序地依據(jù)對(duì)應(yīng)所述讀取數(shù)據(jù)的每一所述多個(gè)擴(kuò)大軟值執(zhí)行一互斥運(yùn)算以產(chǎn)生對(duì)應(yīng)所述讀取數(shù)據(jù)的每一所述多個(gè)比特的所述擴(kuò)大軟信息估計(jì)值。
13.根據(jù)權(quán)利要求9所述的數(shù)據(jù)讀取方法，其特征在于，所述第一負(fù)調(diào)整比特?cái)?shù)據(jù)讀取電壓、所述第一正調(diào)整比特?cái)?shù)據(jù)讀取電壓、所述第二負(fù)調(diào)整比特?cái)?shù)據(jù)讀取電壓、所述第二正調(diào)整比特?cái)?shù)據(jù)讀取電壓、所述第三負(fù)調(diào)整比特?cái)?shù)據(jù)讀取電壓、所述第三正調(diào)整比特?cái)?shù)據(jù)讀取電壓、所述第一擴(kuò)大負(fù)調(diào)整比特?cái)?shù)據(jù)讀取電壓、所述第一擴(kuò)大正調(diào)整比特?cái)?shù)據(jù)讀取電壓、 所述第二擴(kuò)大負(fù)調(diào)整比特?cái)?shù)據(jù)讀取電壓、所述第二擴(kuò)大正調(diào)整比特?cái)?shù)據(jù)讀取電壓、所述第三擴(kuò)大負(fù)調(diào)整比特?cái)?shù)據(jù)讀取電壓與所述第三擴(kuò)大正調(diào)整比特?cái)?shù)據(jù)讀取電壓是分別地依據(jù)式(7)、式(8)、式(9)、式(10)、式(11)、式(12)、式(18)、式(19)、式(20)、式(21)、式(22)、式03)來(lái)設(shè)定VAM = VA-FAV(7)VAP = VA+FAV(8)VBM = VB-FAV(9)VBP = VB+SAV(10)VCM = VC-SAV(11)VCP = VC+SAV(12)VAME = VA-CIX FAV (18) VAPE = VA+C1XFAV (19) VBME = VB-CIX FAV (20) VBPE = VB+C2 X SAV (21) VCME = VC-C2XSAV (22) VCPE = VC+C2XSAV (23)其中VAM為所述第一負(fù)調(diào)整比特?cái)?shù)據(jù)讀取電壓，VAP為所述第一正調(diào)整比特?cái)?shù)據(jù)讀取電壓，VBM為所述第二負(fù)調(diào)整比特?cái)?shù)據(jù)讀取電壓，VBP為所述第二正調(diào)整比特?cái)?shù)據(jù)讀取電壓，VCM為所述第三負(fù)調(diào)整比特?cái)?shù)據(jù)讀取電壓，VCP為所述第三正調(diào)整比特?cái)?shù)據(jù)讀取電壓， FAV為所述第一調(diào)整值，SAV為所述第二調(diào)整值，VA為所述第一比特?cái)?shù)據(jù)讀取電壓，VB為所述第二比特?cái)?shù)據(jù)讀取電壓，VC為所述第三比特?cái)?shù)據(jù)讀取電壓，VAME為所述第一擴(kuò)大負(fù)調(diào)整比特?cái)?shù)據(jù)讀取電壓，VAPE為所述第一擴(kuò)大正調(diào)整比特?cái)?shù)據(jù)讀取電壓，VBME為所述第二擴(kuò)大負(fù)調(diào)整比特?cái)?shù)據(jù)讀取電壓，VBPE為所述第二擴(kuò)大正調(diào)整比特?cái)?shù)據(jù)讀取電壓，VCME為所述擴(kuò)大第三負(fù)調(diào)整比特?cái)?shù)據(jù)讀取電壓，VCPE為所述第三擴(kuò)大正調(diào)整比特?cái)?shù)據(jù)讀取電壓， 其中所述第一調(diào)整值與所述第二調(diào)整值是分別地依據(jù)式(1 與式(14)來(lái)設(shè)定 FAV = (VB-VA)/N (13) SAV = (VC-VB)/M (14) 其中N與M為所述至少一錯(cuò)誤分布預(yù)估值。
14.一種控制電路，其特征在于，所述控制電路包括 一存儲(chǔ)單元，用以記錄多個(gè)比特?cái)?shù)據(jù)讀取電壓；以及一軟值擷取電路，電性連接所述存儲(chǔ)單元，并且用以執(zhí)行至少下列程序 使用至少一比特?cái)?shù)據(jù)讀取電壓從多個(gè)記憶胞中獲取一讀取數(shù)據(jù)，其中所述讀取數(shù)據(jù)具有多個(gè)比特；依據(jù)至少一錯(cuò)誤分布預(yù)估值設(shè)定對(duì)應(yīng)所述至少一比特?cái)?shù)據(jù)讀取電壓的至少一負(fù)調(diào)整比特?cái)?shù)據(jù)讀取電壓與至少一正調(diào)整比特?cái)?shù)據(jù)讀取電壓；使用所述至少一負(fù)調(diào)整比特?cái)?shù)據(jù)讀取電壓與所述至少一正調(diào)整比特?cái)?shù)據(jù)讀取電壓來(lái)從所述多個(gè)記憶胞中獲取對(duì)應(yīng)所述讀取數(shù)據(jù)的多個(gè)軟值；以及依據(jù)所述多個(gè)軟值計(jì)算對(duì)應(yīng)所述讀取數(shù)據(jù)的每一所述多個(gè)比特的一軟信息估計(jì)值。
15.根據(jù)權(quán)利要求14所述的控制電路，其特征在于，所述至少一比特?cái)?shù)據(jù)讀取電壓包括一第一比特?cái)?shù)據(jù)讀取電壓、一第二比特?cái)?shù)據(jù)讀取電壓與一第三比特?cái)?shù)據(jù)讀取電壓，其中所述軟值擷取電路所執(zhí)行的依據(jù)所述至少一錯(cuò)誤分布預(yù)估值設(shè)定對(duì)應(yīng)所述至少一比特?cái)?shù)據(jù)讀取電壓的所述至少一負(fù)調(diào)整比特?cái)?shù)據(jù)讀取電壓與所述至少一正調(diào)整比特?cái)?shù)據(jù)讀取電壓的程序包括依據(jù)一第一調(diào)整值設(shè)定對(duì)應(yīng)所述第一比特?cái)?shù)據(jù)讀取電壓的一第一負(fù)調(diào)整比特?cái)?shù)據(jù)讀取電壓與一第一正調(diào)整比特?cái)?shù)據(jù)讀取電壓和對(duì)應(yīng)所述第二比特?cái)?shù)據(jù)讀取電壓的一第二負(fù)調(diào)整比特?cái)?shù)據(jù)讀取電壓；依據(jù)一第二調(diào)整值設(shè)定對(duì)應(yīng)所述第二比特?cái)?shù)據(jù)讀取電壓的一第二正調(diào)整比特?cái)?shù)據(jù)讀取電壓和對(duì)應(yīng)所述第三比特?cái)?shù)據(jù)讀取電壓的一第三負(fù)調(diào)整比特?cái)?shù)據(jù)讀取電壓與一第三正調(diào)整比特?cái)?shù)據(jù)讀取電壓，其中所述第一調(diào)整值與所述第二調(diào)整值是根據(jù)所述至少一錯(cuò)誤分布預(yù)估值來(lái)設(shè)定。
16.根據(jù)權(quán)利要求15所述的控制電路，其特征在于，所述軟值擷取電路所執(zhí)行的使用所述至少一負(fù)調(diào)整比特?cái)?shù)據(jù)讀取電壓與所述至少一正調(diào)整比特?cái)?shù)據(jù)讀取電壓來(lái)從所述多個(gè)記憶胞中獲取對(duì)應(yīng)所述讀取數(shù)據(jù)的所述多個(gè)軟值的程序步驟包括使用所述第一正調(diào)整比特?cái)?shù)據(jù)讀取電壓、所述第一負(fù)調(diào)整比特?cái)?shù)據(jù)讀取電壓、所述第二正調(diào)整比特?cái)?shù)據(jù)讀取電壓、所述第二負(fù)調(diào)整比特?cái)?shù)據(jù)讀取電壓、所述第三正調(diào)整比特?cái)?shù)據(jù)讀取電壓與所述第三負(fù)調(diào)整比特?cái)?shù)據(jù)讀取電壓來(lái)從所述多個(gè)記憶胞中獲取對(duì)應(yīng)所述讀取數(shù)據(jù)的每一所述多個(gè)比特的所述多個(gè)軟值。
17.根據(jù)權(quán)利要求14所述的控制電路，其特征在于，所述軟值擷取電路所執(zhí)行的依據(jù)所述多個(gè)軟值計(jì)算對(duì)應(yīng)所述讀取數(shù)據(jù)的所述軟信息估計(jì)值的程序包括依序地依據(jù)對(duì)應(yīng)所述讀取數(shù)據(jù)的每一所述多個(gè)軟值執(zhí)行一互斥運(yùn)算以產(chǎn)生對(duì)應(yīng)所述讀取數(shù)據(jù)的每一所述多個(gè)比特的所述軟信息估計(jì)值。
18.根據(jù)權(quán)利要求15所述的控制電路，其特征在于，所述第一負(fù)調(diào)整比特?cái)?shù)據(jù)讀取電壓、所述第一正調(diào)整比特?cái)?shù)據(jù)讀取電壓、所述第二負(fù)調(diào)整比特?cái)?shù)據(jù)讀取電壓、所述第二正調(diào)整比特?cái)?shù)據(jù)讀取電壓、所述第三負(fù)調(diào)整比特?cái)?shù)據(jù)讀取電壓與所述第三正調(diào)整比特?cái)?shù)據(jù)讀取電壓是分別地依據(jù)式⑵、式(8)、式(9)、式(10)、式(11)與式(12)來(lái)設(shè)定VAM=VA-FAV(7)VAP=VA+FAV(8)VBM=VB-FAV(9)VBP=VB+SAV(10)VCM=VC-SAV(11)VCP=VC+SAV(12)其中VAM為所述第一負(fù)調(diào)整比特?cái)?shù)據(jù)讀取電壓，VAP為所述第一正調(diào)整比特?cái)?shù)據(jù)讀取電壓，VBM為所述第二負(fù)調(diào)整比特?cái)?shù)據(jù)讀取電壓，VBP為所述第二正調(diào)整比特?cái)?shù)據(jù)讀取電壓，VCM為所述第三負(fù)調(diào)整比特?cái)?shù)據(jù)讀取電壓，VCP為所述第三正調(diào)整比特?cái)?shù)據(jù)讀取電壓， FAV為所述第一調(diào)整值，SAV為所述第二調(diào)整值，VA為所述第一比特?cái)?shù)據(jù)讀取電壓，VB為所述第二比特?cái)?shù)據(jù)讀取電壓，VC為所述第三比特?cái)?shù)據(jù)讀取電壓，其中所述第一調(diào)整值與所述第二調(diào)整值是分別地依據(jù)式(1 與式(14)來(lái)設(shè)定FAV = (VB-VA)/N (13)SAV = (VC-VB)/M (14)其中N與M為所述至少一錯(cuò)誤分布預(yù)估值。
19.根據(jù)權(quán)利要求14所述的控制電路，其特征在于，所述軟值擷取電路還用以根據(jù)所述多個(gè)記憶胞的一抹除次數(shù)或一讀取數(shù)據(jù)錯(cuò)誤率來(lái)調(diào)整所述至少一錯(cuò)誤分布預(yù)估值。
20.根據(jù)權(quán)利要求14所述的控制電路，其特征在于，所述軟值擷取電路還用以執(zhí)行下列程序依據(jù)所述至少一錯(cuò)誤分布預(yù)估值設(shè)定對(duì)應(yīng)所述至少一比特?cái)?shù)據(jù)讀取電壓的至少一擴(kuò)大負(fù)調(diào)整比特?cái)?shù)據(jù)讀取電壓與至少一擴(kuò)大正調(diào)整比特?cái)?shù)據(jù)讀取電壓；使用所述至少一擴(kuò)大負(fù)調(diào)整比特?cái)?shù)據(jù)讀取電壓與所述至少一擴(kuò)大正調(diào)整比特?cái)?shù)據(jù)讀取電壓來(lái)從所述多個(gè)記憶胞中獲取對(duì)應(yīng)所述讀取數(shù)據(jù)的多個(gè)擴(kuò)大軟值；以及依據(jù)所述多個(gè)擴(kuò)大軟值計(jì)算對(duì)應(yīng)所述讀取數(shù)據(jù)的每一所述多個(gè)比特的一擴(kuò)大軟信息估計(jì)值。
21.根據(jù)權(quán)利要求20所述的控制電路，其特征在于，所述至少一比特?cái)?shù)據(jù)讀取電壓包括一第一比特?cái)?shù)據(jù)讀取電壓、一第二比特?cái)?shù)據(jù)讀取電壓與一第三比特?cái)?shù)據(jù)讀取電壓，其中所述軟值擷取電路所執(zhí)行的依據(jù)所述至少一錯(cuò)誤分布預(yù)估值設(shè)定對(duì)應(yīng)所述至少一比特?cái)?shù)據(jù)讀取電壓的所述至少一擴(kuò)大負(fù)調(diào)整比特?cái)?shù)據(jù)讀取電壓與所述至少一擴(kuò)大正調(diào)整比特?cái)?shù)據(jù)讀取電壓的程序包括依據(jù)一第一調(diào)整值設(shè)定對(duì)應(yīng)所述第一比特?cái)?shù)據(jù)讀取電壓的一第一擴(kuò)大負(fù)調(diào)整比特?cái)?shù)據(jù)讀取電壓與一第一擴(kuò)大正調(diào)整比特?cái)?shù)據(jù)讀取電壓和對(duì)應(yīng)所述第二比特?cái)?shù)據(jù)讀取電壓的一第二擴(kuò)大負(fù)調(diào)整比特?cái)?shù)據(jù)讀取電壓；以及依據(jù)一第二調(diào)整值設(shè)定對(duì)應(yīng)所述第二比特?cái)?shù)據(jù)讀取電壓的一第二擴(kuò)大正調(diào)整比特?cái)?shù)據(jù)讀取電壓和對(duì)應(yīng)所述第三比特?cái)?shù)據(jù)讀取電壓的一第三擴(kuò)大負(fù)調(diào)整比特?cái)?shù)據(jù)讀取電壓與一第三擴(kuò)大正調(diào)整比特?cái)?shù)據(jù)讀取電壓，其中所述第一調(diào)整值與所述第二調(diào)整值是根據(jù)所述至少一錯(cuò)誤分布預(yù)估值來(lái)設(shè)定。
22.根據(jù)權(quán)利要求21所述的控制電路，其特征在于，所述軟值擷取電路所執(zhí)行的使用所述至少一擴(kuò)大負(fù)調(diào)整比特?cái)?shù)據(jù)讀取電壓與所述至少一擴(kuò)大正調(diào)整比特?cái)?shù)據(jù)讀取電壓來(lái)從所述多個(gè)記憶胞中獲取對(duì)應(yīng)所述讀取數(shù)據(jù)的所述多個(gè)擴(kuò)大軟值的程序包括使用所述第一擴(kuò)大正調(diào)整比特?cái)?shù)據(jù)讀取電壓、所述第一擴(kuò)大負(fù)調(diào)整比特?cái)?shù)據(jù)讀取電壓、所述第二擴(kuò)大正調(diào)整比特?cái)?shù)據(jù)讀取電壓、所述第二擴(kuò)大負(fù)調(diào)整比特?cái)?shù)據(jù)讀取電壓、所述第三擴(kuò)大正調(diào)整比特?cái)?shù)據(jù)讀取電壓與所述第三擴(kuò)大負(fù)調(diào)整比特?cái)?shù)據(jù)讀取電壓來(lái)從所述多個(gè)記憶胞中獲取對(duì)應(yīng)所述讀取數(shù)據(jù)的每一所述多個(gè)比特的所述多個(gè)擴(kuò)大軟值。
23.根據(jù)權(quán)利要求20所述的控制電路，其特征在于，所述軟值擷取電路所執(zhí)行的依據(jù)所述多個(gè)擴(kuò)大軟值計(jì)算對(duì)應(yīng)所述讀取數(shù)據(jù)的每一所述多個(gè)比特的所述擴(kuò)大軟信息估計(jì)值的程序包括依序地依據(jù)對(duì)應(yīng)所述讀取數(shù)據(jù)的每一所述多個(gè)擴(kuò)大軟值執(zhí)行一互斥運(yùn)算以產(chǎn)生對(duì)應(yīng)所述讀取數(shù)據(jù)的每一所述多個(gè)比特的所述擴(kuò)大軟信息估計(jì)值。
24.根據(jù)權(quán)利要求21所述的控制電路，其特征在于，所述第一負(fù)調(diào)整比特?cái)?shù)據(jù)讀取電壓、所述第一正調(diào)整比特?cái)?shù)據(jù)讀取電壓、所述第二負(fù)調(diào)整比特?cái)?shù)據(jù)讀取電壓、所述第二正調(diào)整比特?cái)?shù)據(jù)讀取電壓、所述第三負(fù)調(diào)整比特?cái)?shù)據(jù)讀取電壓、所述第三正調(diào)整比特?cái)?shù)據(jù)讀取電壓、所述第一擴(kuò)大負(fù)調(diào)整比特?cái)?shù)據(jù)讀取電壓、所述第一擴(kuò)大正調(diào)整比特?cái)?shù)據(jù)讀取電壓、所述第二擴(kuò)大負(fù)調(diào)整比特?cái)?shù)據(jù)讀取電壓、所述第二擴(kuò)大正調(diào)整比特?cái)?shù)據(jù)讀取電壓、所述第三擴(kuò)大負(fù)調(diào)整比特?cái)?shù)據(jù)讀取電壓與所述第三擴(kuò)大正調(diào)整比特?cái)?shù)據(jù)讀取電壓是分別地依據(jù)式 (7)、式(8)、式(9)、式(10)、式(11)、式(12)、式(18)、式(19)、式(20)、式(21)、式(22),式03)來(lái)設(shè)定VAM = VA-FAV(7)VAP = VA+FAV(8)VBM = VB-FAV(9)VBP = VB+SAV(10)VCM = VC-SAV(11)VCP = VC+SAV(12)VAME = VA-CIX FAV(18)VAPE = VA+C1XFAV(19)VBME = VB-CIX FAV(20)VBPE = VB+C2 X SAV(21)VCME = VC-C2XSAV(22)VCPE = VC+C2XSAV(23)其中VAM為所述第一負(fù)調(diào)整比特?cái)?shù)據(jù)讀取電壓，VAP為所述第一正調(diào)整比特?cái)?shù)據(jù)讀取電壓，VBM為所述第二負(fù)調(diào)整比特?cái)?shù)據(jù)讀取電壓，VBP為所述第二正調(diào)整比特?cái)?shù)據(jù)讀取電壓，VCM為所述第三負(fù)調(diào)整比特?cái)?shù)據(jù)讀取電壓，VCP為所述第三正調(diào)整比特?cái)?shù)據(jù)讀取電壓， FAV為所述第一調(diào)整值，SAV為所述第二調(diào)整值，VA為所述第一比特?cái)?shù)據(jù)讀取電壓，VB為所述第二比特?cái)?shù)據(jù)讀取電壓，VC為所述第三比特?cái)?shù)據(jù)讀取電壓，VAME為所述第一擴(kuò)大負(fù)調(diào)整比特?cái)?shù)據(jù)讀取電壓，VAPE為所述第一擴(kuò)大正調(diào)整比特?cái)?shù)據(jù)讀取電壓，VBME為所述第二擴(kuò)大負(fù)調(diào)整比特?cái)?shù)據(jù)讀取電壓，VBPE為所述第二擴(kuò)大正調(diào)整比特?cái)?shù)據(jù)讀取電壓，VCME為所述擴(kuò)大第三負(fù)調(diào)整比特?cái)?shù)據(jù)讀取電壓，VCPE為所述第三擴(kuò)大正調(diào)整比特?cái)?shù)據(jù)讀取電壓， 其中所述第一調(diào)整值與所述第二調(diào)整值是分別地依據(jù)式(1 與式(14)來(lái)設(shè)定 FAV = (VB-VA)/N (13) SAV = (VC-VB)/M (14) 其中N與M為所述至少一錯(cuò)誤分布預(yù)估值。 25. 一種存儲(chǔ)器控制器，其特征在于，包括 一存儲(chǔ)器接口，用以電性連接至一閃存模組； 一主機(jī)接口，用以電性連接至一主機(jī)系統(tǒng)；一存儲(chǔ)器管理電路，電性連接至所述存儲(chǔ)器接口與所述主機(jī)接口，其中所述存儲(chǔ)器管理電路用以從所述主機(jī)系統(tǒng)接收一讀取指令及經(jīng)由所述存儲(chǔ)器接口從所述閃存模組的多個(gè)記憶胞中獲取對(duì)應(yīng)所述讀取指令的一讀取數(shù)據(jù)，其中所述讀取數(shù)據(jù)具有多個(gè)比特，所述存儲(chǔ)器管理電路包括一存儲(chǔ)單元，用以記錄至少一比特?cái)?shù)據(jù)讀取電壓；以及一軟值擷取電路，電性連接所述存儲(chǔ)單元，并且用以執(zhí)行至少下列程序依據(jù)至少一錯(cuò)誤分布預(yù)估值設(shè)定對(duì)應(yīng)所述至少一比特?cái)?shù)據(jù)讀取電壓的至少一負(fù)調(diào)整比特?cái)?shù)據(jù)讀取電壓與至少一正調(diào)整比特?cái)?shù)據(jù)讀取電壓；下達(dá)一軟信息估計(jì)值請(qǐng)求指令給所述閃存模組以指示所述閃存模組使用所述至少一負(fù)調(diào)整比特?cái)?shù)據(jù)讀取電壓與所述至少一正調(diào)整比特?cái)?shù)據(jù)讀取電壓來(lái)從所述多個(gè)記憶胞中獲取對(duì)應(yīng)所述讀取數(shù)據(jù)的多個(gè)軟值；以及依據(jù)所述多個(gè)軟值計(jì)算對(duì)應(yīng)所述讀取數(shù)據(jù)的每一所述多個(gè)比特的一軟信息估計(jì)值。
全文摘要
本發(fā)明提供了一種數(shù)據(jù)讀取方法、控制電路與存儲(chǔ)器控制器。該方法用于閃存模組。此方法包括使用多個(gè)比特?cái)?shù)據(jù)讀取電壓從此閃存模組的多個(gè)記憶胞中獲取讀取數(shù)據(jù)。此方法也包括依據(jù)錯(cuò)誤分布預(yù)估值設(shè)定對(duì)應(yīng)比特?cái)?shù)據(jù)讀取電壓的負(fù)調(diào)整比特?cái)?shù)據(jù)讀取電壓與正調(diào)整比特?cái)?shù)據(jù)讀取電壓，并且使用負(fù)調(diào)整比特?cái)?shù)據(jù)讀取電壓與正調(diào)整比特?cái)?shù)據(jù)讀取電壓來(lái)從此些記憶胞中獲取對(duì)應(yīng)此讀取數(shù)據(jù)的多個(gè)軟值。此方法還包括依據(jù)此些軟值計(jì)算對(duì)應(yīng)此讀取數(shù)據(jù)的每一比特的軟信息估計(jì)值?；?，本方法可快速地獲取對(duì)應(yīng)讀取數(shù)據(jù)的軟信息。
文檔編號(hào)G11C16/26GK102314949SQ201010221798
公開(kāi)日2012年1月11日 申請(qǐng)日期2010年7月5日 優(yōu)先權(quán)日2010年7月5日
發(fā)明者曾建富, 賴國(guó)欣 申請(qǐng)人:群聯(lián)電子股份有限公司