專利名稱：減少存儲器裝置中的泄漏電流的制作方法
技術(shù)領(lǐng)域：
實施例涉及一種存儲器系統(tǒng)。具體來說，實施例涉及在一休眠模式期間減少存儲器裝置中的泄漏電流。
背景技術(shù)：
并入有集成電路(例如專用集成電路(ASIC))的電子裝置常常使用省電技術(shù)來減少電力消耗且借此實現(xiàn)延長的電池壽命。舉例來說，小型便攜式裝置(例如移動電話和個人數(shù)字助理(PDA))通常并入有用于實施非活動模式以限制邏輯電路的電力消耗的電路。 非活動模式可包括待機模式、低電力模式和休眠模式。數(shù)字電路中(且更具體來說，互補金屬氧化物半導體(CM0Q電路中)的電力耗散大致與供應(yīng)電壓的平方成比例。因此，用以實現(xiàn)低電力性能的有效方式是按比例縮減供應(yīng)電壓。ASIC上的CMOS電路能夠在顯著減少的電力電平下操作。然而，為了避免傳播延遲的增加，還減少CMOS裝置的閾值電壓。閾值電壓的減少通常歸因于金屬氧化物半導體(MOS)裝置的亞閾值泄漏電流的改變而導致待機電流的增加。流過“斷開”晶體管的泄漏電流傾向于隨著裝置的閾值電壓減少而按指數(shù)增加。因此，在非活動模式中保持延長的時間周期的電子裝置(例如移動電話和PDA)可展現(xiàn)顯著泄漏電流，且在非活動模式期間導致對電池電力的不合意的消耗。為了在待機模式期間減少泄漏電流，一些ASIC包括電連接于CMOS電路的低電壓閾值(LVT)邏輯門與電力軌或接地軌之間的頭開關(guān)或腳開關(guān)。頭開關(guān)為定位于ASIC 核心或塊的局部電力網(wǎng)格布線(local power mesh routing)與最高層級電力網(wǎng)格布線 (top-level power mesh routing)之間的高電壓閾值(HVT)正溝道金屬氧化物半導體晶體管。腳開關(guān)為定位于局部接地網(wǎng)格布線與最高層級接地軌/網(wǎng)格之間的HVT NMOS晶體管。在非活動模式期間，斷開頭開關(guān)或腳開關(guān)以使LVT邏輯門與電力/接地供應(yīng)器斷開且借此使電力軌“崩潰”。因為頭開關(guān)或腳開關(guān)具有高閾值電壓，所以通過頭開關(guān)或腳開關(guān)從電力供應(yīng)器所汲取的泄漏電流的量相對于原本流過LVT邏輯門的泄漏電流實質(zhì)上有所減少。在活動模式期間，接通頭開關(guān)或腳開關(guān)以將電力供應(yīng)器和接地連接到LVT門。因此，在活動模式期間，LVT邏輯門是由實質(zhì)上相同的電壓供電，如同其直接連接到電力供應(yīng)器和接地一樣。針對大邏輯單元陣列在全局基礎(chǔ)上實施頭開關(guān)或腳開關(guān)電路以使電力軌崩潰可相對復雜。頭開關(guān)/腳開關(guān)實施方案的常規(guī)方法已依賴于特殊布線且定制分析和設(shè)計工具。包括用以饋送頭開關(guān)和腳開關(guān)的額外電力布線、顯著面積額外開銷、難管理的頂電壓降、信號路由適應(yīng)、針對標準工具流程和方法的復雜化，和連接線(feed-through)的使用的許多問題進一步增加常規(guī)頭開關(guān)和腳開關(guān)實施方案的復雜性。

發(fā)明內(nèi)容
實施例是針對減少在休眠模式期間存儲器裝置中的電流泄漏。
一實施例可包括一種存儲器裝置，其包含存儲器核心陣列，其包括多個位線；外圍邏輯，其經(jīng)配置以與所述存儲器核心陣列介接；至少一個腳開關(guān)，其經(jīng)配置以隔離所述外圍邏輯；以及頭開關(guān)，其經(jīng)配置以使預充電電流路徑與到所述存儲器核心陣列的所述多個位線的供應(yīng)電壓隔離。另一實施例可包括一種減少存儲器裝置中的泄漏電流的方法，其包含進入休眠模式；在所述休眠模式期間用腳開關(guān)使所述外圍邏輯與接地電壓隔離；以及在所述休眠模式期間用頭開關(guān)隔離到所述存儲器核心陣列內(nèi)所包括的多個位線的預充電電流路徑。另一實施例可包括一種存儲器裝置，其包含用于接收休眠模式信號以進入休眠模式的裝置；用于在所述休眠模式期間使外圍邏輯與接地電壓隔離的裝置，所述外圍邏輯經(jīng)配置以與存儲器核心陣列介接；以及用于在所述休眠模式期間使預充電電流路徑與所述存儲器核心陣列內(nèi)所包括的多個位線隔離的裝置。另一實施例可包括一種減少存儲器裝置中的泄漏電流的方法，所述方法包含用于進入休眠模式的步驟；用于在所述休眠模式期間用腳開關(guān)使所述外圍邏輯與接地電壓隔離的步驟；以及用于在所述休眠模式期間用頭開關(guān)隔離到所述存儲器核心陣列內(nèi)所包括的多個位線的預充電電流路徑的步驟。


呈現(xiàn)附圖以協(xié)助描述實施例且提供附圖僅用于說明實施例而非對其加以限制。圖1說明常規(guī)只讀存儲器(ROM)。圖2說明另一常規(guī)ROM。圖 3 說明 ROM。圖4說明圖3的ROM的電路圖。圖5說明用于減少圖3和圖4的ROM中的泄漏電流的過程。
具體實施例方式實施例的方面被揭示于針對特定實施例的以下描述和相關(guān)圖式中?？稍诓幻撾x實施例的范圍的情況下設(shè)計出替代實施例。另外，將不詳細地描述或?qū)⑹÷詫嵤├谋娝苤脑员悴换煜龑嵤├南嚓P(guān)細節(jié)。詞語“示范性”在本文中用以指“充當實例、例子或說明”。沒有必要將在本文中描述為“示范性”的任何實施例解釋為比其它實施例優(yōu)選或有利。同樣地，術(shù)語“實施例”不要求所有實施例均包括所論述的特征、優(yōu)點或操作模式。另外，如本文中所使用，頭開關(guān)為定位于局部高電壓源與系統(tǒng)高電壓源(例如，供應(yīng)電壓/Vdd)之間的晶體管。腳開關(guān)為定位于局部接地或低電壓與系統(tǒng)接地或低電壓源(例如，Vss)之間的晶體管。本文中所使用的術(shù)語僅出于描述特定實施例的目的且無意限制實施例。如本文中所使用，單數(shù)形式“一”和“所述”意欲還包括復數(shù)形式，除非上下文另有清楚指示。應(yīng)進一步理解，術(shù)語“包含”和/或“包括”在本文中使用時指定所陳述的特征、整體、步驟、操作、元件和/或組件的存在，但不排除一個或一個以上其它特征、整體、步驟、操作、元件、組件和/ 或其群組的存在或添加。另外，許多實施例是依據(jù)待通過(例如)計算裝置的元件執(zhí)行的動作序列來進行描述。應(yīng)認識到，本文中所描述的各種動作可通過特定電路(例如，專用集成電路(ASIC))、 通過一個或一個以上處理器所執(zhí)行的程序指令或通過上述兩者的組合來執(zhí)行。另外，可認為本文中所描述的這些動作序列完全包含在任何形式的計算機可讀存儲媒體內(nèi)，所述計算機可讀存儲媒體中存儲有在執(zhí)行后即刻致使相關(guān)聯(lián)的處理器執(zhí)行本文中所描述的功能性的對應(yīng)計算機指令集。因此，實施例的各種方面可以許多不同形式來體現(xiàn)，所有形式均預期在所主張的標的物的范圍內(nèi)。此外，對于本文中所描述的實施例中的每一者，任何此些實施例的對應(yīng)形式均可在本文中被描述為(例如)“經(jīng)配置以執(zhí)行所描述動作的邏輯”。為了更好地理解實施例，將描述兩種常規(guī)存儲器裝置。另外，出于一致性起見且為了促進理解，將相對于圖1和圖2來描述只讀存儲器(ROM)的特定實例，隨后描述實施例。 然而，應(yīng)了解，實施例不限于ROM裝置。實施例可包括無需電力來維持其存儲器狀態(tài)且具有可經(jīng)配置為如本文中所描述的頭開關(guān)的預充電晶體管的任何存儲器裝置。圖1說明常規(guī)ROM 100。圖1的ROM 100包括腳開關(guān)105和120、存儲器核心陣列 110和外圍邏輯115。外圍邏輯115包括低電壓閾值晶體管以促進ROM 100的較高性能。相比而言，腳開關(guān)105和120包括高電壓閾值NMOS晶體管。參看圖1，在ROM 100的操作期間，將控制腳開關(guān)105和120的NMOS晶體管的門設(shè)定到較高邏輯電平(例如，“1”)，此將NMOS晶體管轉(zhuǎn)變到“接通”狀態(tài)。在ROM 100不在操作中時的周期期間，控制腳開關(guān)105和120的NMOS晶體管的門轉(zhuǎn)變到較低邏輯電平(例如，“0”)。腳開關(guān)105和120的NMOS晶體管借此轉(zhuǎn)變到“斷開”狀態(tài)。因此，泄漏電流在 ROM 100非活動期間減少，因為在ROM 100不在操作中(即，在“休眠”模式中)時，限制電流流過腳開關(guān)105和120。圖2說明另一常規(guī)ROM 200。圖2的ROM 200包括頭開關(guān)205和220、存儲器核心陣列210和外圍邏輯215。外圍邏輯215包括低電壓閾值晶體管以促進ROM 200的較高性能。不同于圖1的腳開關(guān)105和120，圖2的頭開關(guān)205和220包括高電壓閾值PMOS晶體管。參看圖2，在ROM 200的操作期間，將控制頭開關(guān)205和220的PMOS晶體管的門設(shè)定到較低邏輯電平(例如，“0”)，此將PMOS晶體管轉(zhuǎn)變到“接通”狀態(tài)且將局部電力分布耦合到系統(tǒng)電力分布(例如，供應(yīng)電壓)。在ROM 200不在操作中時的周期期間，控制頭開關(guān)205和220的PMOS晶體管的門轉(zhuǎn)變到較高邏輯電平(例如，“1”)。頭開關(guān)205和220 的PMOS晶體管進而轉(zhuǎn)變到“斷開”狀態(tài)，此去耦局部電力分布。因此，泄漏電流在ROM 200 非活動期間減少，因為在ROM 200不在操作時，不準許電流流過頭開關(guān)205和220。關(guān)于圖1的僅腳開關(guān)方法，以性能為代價而實現(xiàn)泄漏電流的減少。ROM 100的存儲器核心110通常包括NMOS晶體管，其中存儲器核心110內(nèi)的最弱NMOS晶體管更傾向于過程變化。另外，存儲器核心110的電源未連接到實際接地電壓。因此，圖1的僅腳開關(guān)方法引發(fā)性能降級且更容易遭受過程變化。關(guān)于圖2的僅頭開關(guān)方法，頭開關(guān)205和220通常體現(xiàn)為PMOS晶體管。PMOS晶體管的漏極飽和電流(Idsat)常規(guī)上為具有相同尺寸的NMOS裝置的Idsat的一半。因此， 頭開關(guān)的PMOS晶體管的尺寸大致為腳開關(guān)中的對應(yīng)NMOS晶體管的尺寸的兩倍。因此，圖 2的僅頭開關(guān)方法與ROM 200的較高布局面積相關(guān)聯(lián)。圖3說明根據(jù)一實施例的ROM 300。圖3的ROM 300包括腳開關(guān)305和325、存儲器核心陣列310、頭開關(guān)315和外圍邏輯320。外圍邏輯320和核心陣列310包括低電壓閾值晶體管以促進ROM 300的較高性能。應(yīng)了解，說明腳開關(guān)305和325的圖3的說明表示特定物理布局。然而，實施例不限于此配置。舉例來說，腳開關(guān)305和325可經(jīng)電耦合且以協(xié)作方式操作。另外，單一腳開關(guān)或多個腳開關(guān)可用以耦合并去耦外圍邏輯的局部/虛擬接地(例如，vir_vSS)與全局或系統(tǒng)接地(例如，Vss或0電壓點)。此外，如本文中所使用的“腳開關(guān)”或“頭開關(guān)”可包括一個或一個以上開關(guān)裝置(例如，晶體管)。然而，為了便于說明、解釋圖1和圖2的常規(guī)實施例并與其一致，將在本文中如圖3所說明來參看腳開關(guān)。參看圖3，腳開關(guān)305和325以分別類似于圖1的腳開關(guān)105和120的方式的方式而定位。因此，在ROM 300的操作期間，將控制腳開關(guān)305和325的NMOS晶體管(未說明)的門設(shè)定到較高邏輯電平(例如，“1”)。此將NMOS晶體管轉(zhuǎn)變到“接通”狀態(tài)且將局部接地耦合到系統(tǒng)接地。在ROM 300不在操作中時的周期期間，控制腳開關(guān)305和325的 NMOS晶體管的門轉(zhuǎn)變到較低邏輯電平(例如，“0”)。腳開關(guān)305和325的NMOS晶體管借此轉(zhuǎn)變到“斷開”狀態(tài)，此從系統(tǒng)接地去耦局部接地。因此，在ROM300非活動期間減少了泄漏電流，因為在ROM 300不在操作時，抑制(或消除)了流過腳開關(guān)305和325的電流。同樣地，在ROM 300的操作期間，將控制腳開關(guān)305和325的NMOS晶體管的門設(shè)定到較高邏輯電平(例如，“1”)，此將NMOS晶體管轉(zhuǎn)變到“接通”狀態(tài)。因此，在ROM 300 不在操作時，將局部或虛擬接地(例如，vir_vss)耦合到系統(tǒng)接地且準許電流流過腳開關(guān) 305 和 325。參看圖3，不同于圖1的ROM 100, ROM 300進一步包括定位于存儲器核心陣列310 與外圍邏輯320之間的頭開關(guān)315。在一實例中，為了減少R0M300所占據(jù)的面積，可由常規(guī)上在ROM中的預充電晶體管來實施頭開關(guān)315。頭開關(guān)315可用以切斷或限制到存儲器核心陣列310的位線0…8 (位0到位8)的預充電PMOS路徑。與圖1的腳開關(guān)105和120 相比，頭開關(guān)315借此減少給腳開關(guān)305和325造成的負擔，因為較少電流從存儲器核心陣列310流動到外圍邏輯區(qū)段320中。因此，因為頭開關(guān)315在核心中以上述方式減少電流，所以ROM 300可經(jīng)配置以包括腳開關(guān)305和325以用于減少外圍邏輯泄漏，腳開關(guān)與頭開關(guān)相比在阻擋電流流動方面較不有效，但在電路布局上消耗較少的物理面積。應(yīng)了解，ROM 300與圖2中的ROM 200的雙頭開關(guān)實施方案相比占據(jù)較少面積，因為不存在用于使用現(xiàn)有功能性預充電晶體管的頭開關(guān)315的實質(zhì)性額外面積，如下文所論述。另外，實施例與圖1中的ROM 100的雙腳開關(guān)實施方案相比更有效地操作，因為額外頭開關(guān)315提供改進的泄漏隔離，如上所述。圖4說明根據(jù)一實施例的ROM 300的電路圖。參看圖4，slp_n為確定ROM 300是在操作模式中還是在非操作模式(即，休眠模式)中的外部休眠控制信號(例如，由存儲器控制器提供)。在一實例中，在操作模式中，可激活腳開關(guān)305和325的NMOS晶體管，且通過腳開關(guān)305和325將局部接地(vir_vss)拉到系統(tǒng)接地電平(例如，“0”)。另外，在操作模式中，slp_n將被設(shè)定到高邏輯電平。在預充電階段中的操作模式期間，頭開關(guān)315的預充電PMOS晶體管將位線0···8拉到高邏輯電平。可將8:1多路復用器410控制的選擇信號線sel<7:0>中的每一者設(shè)定到低邏輯電平。將感測信號設(shè)定到低邏輯電平，借此將讀出放大器的內(nèi)部節(jié)點420預充電到較高電壓電平。在評估階段中的操作模式期間，將頭開關(guān)315的預充電PMOS晶體管拉到較高邏輯電平，差分電壓形成于位線0···8與讀出放大器420的輸入處的基準線之間。當感測信號轉(zhuǎn)變到較高邏輯電平時，讀出放大器420感測差分電壓且輸出檢測到的差的經(jīng)放大版本。讀出放大器420的組件(例如，傳輸門4和5)的功能和操作是眾所周知的的且在本文中將不進一步描述。另外，應(yīng)了解，頭開關(guān)315的預充電晶體管在操作模式期間在功能上操作，且為將用于常規(guī)設(shè)計中的裝置。因此，頭開關(guān)315可由服務(wù)雙重功能的現(xiàn)有組件形成。通過充分利用這些現(xiàn)有組件，實施例減輕添加常規(guī)頭開關(guān)的面積、布線復雜性和其它負面設(shè)計 ^慮ο在一實例中，在休眠模式中，可將slp_n信號設(shè)定到較低邏輯電平(例如，“0”)。 “與非(NAND) ”門430 (NANDl)基于輸入slp_n和預充電控制信號pre的狀態(tài)將預充電信號 “precharge”拉到較高邏輯電平(例如，“ 1”)，借此斷開將電力供應(yīng)電壓Vdd供應(yīng)到位線 0··· 8的PMOS場效晶體管(PFET)。因此，位線0…8中的每一者逐漸轉(zhuǎn)變到接地或低電壓電平。當斷開腳開關(guān)305和325的NMOS晶體管時，ROM 300的內(nèi)部節(jié)點逐漸轉(zhuǎn)變到較高邏輯電平(例如，供應(yīng)電壓Vdd、“l(fā)”等等)。實施例可包括使預充電晶體管耦合到讀出放大器420(經(jīng)由傳輸門4)，所述預充電晶體管與耦合到位線0…8的預充電晶體管由相同信號 “precharge”控制。因此，耦合到讀出放大器420的預充電晶體管還可在實施例中形成頭開關(guān)315的一部分。另外，在休眠模式中，可減少或消除頭開關(guān)315和腳開關(guān)305/325處的電流路徑， 如現(xiàn)在將要描述。與非門440(NAND》將感測信號SENSEl轉(zhuǎn)變到較高邏輯電平，且輸出感測信號SENSE1。包括連接到系統(tǒng)接地電壓(例如，Vss)的源的反相器450(INV3)使感測信號SENSEl反相，且以SENSEl的相反邏輯電平(例如，低邏輯電平)輸出感測信號SENSE2。 將反相器450耦合到系統(tǒng)接地有助于確保達到低邏輯電平。因此，讀出放大器420中的晶體管460(PM0S6)和晶體管470(NM0S7)被關(guān)閉，且讀出放大器420被切斷或隔離。通過腳開關(guān)305/325從系統(tǒng)接地電壓Vss切斷或隔離外圍邏輯320，且通過形成頭開關(guān)315的預充電晶體管從供應(yīng)電壓Vdd切斷或隔離位線0…8。因此，可實現(xiàn)使用頭開關(guān)315和腳開關(guān) 305/325的相對完全的隔離。如上文所論述，位單元0…8的NMOS晶體管在圖3和圖4的ROM 300中無需有腳開關(guān)。而是，可使用頭開關(guān)315，借此減少與圖IWROM 100相關(guān)聯(lián)的性能降級。而且，因為使用腳開關(guān)(如在圖1中)，且可經(jīng)由形成存儲器電路設(shè)計的一部分的預充電晶體管而提供額外頭開關(guān)315，所以可減少或消除與圖2的ROM 200的頭開關(guān)實施方案相關(guān)聯(lián)的增加的面積。因此，ROM 300可以ROM 100的面積效率實現(xiàn)ROM 200的性能。圖5說明用于減少ROM 100中的泄漏電流的過程。具體來說，圖5依據(jù)一過程描述上文在圖3和圖4中所陳述的結(jié)構(gòu)的功能性(例如，盡管無需以所指示的次序來執(zhí)行圖5 中所包括的步驟，而是可以任何次序來執(zhí)行所述步驟)。因此，參看圖5，在500中進入休眠模式。腳開關(guān)305和325使外圍邏輯320和核心310與接地電壓Vss隔離(505)。在510 中，頭開關(guān)315使預充電電流路徑(例如，如圖4所說明的預充電晶體管)與存儲器核心陣列310的多個位線(例如，位0到位8)隔離。另外，應(yīng)了解，可至少部分在耦合到存儲器的邏輯/控制器上實施本文中所描述的功能性(例如，以產(chǎn)生前文中所論述的外部信號)。另外，應(yīng)了解，本文中所描述的過程和功能性可包括根據(jù)實施例的方法。因此，本文中提供流程圖和相關(guān)描述僅作為實例實施例。所屬領(lǐng)域的技術(shù)人員應(yīng)了解，可使用多種不同技藝和技術(shù)中的任一者來表示信息和信號。舉例來說，可通過電壓、電流、電磁波、磁場或磁性粒子、光場或光學粒子或其任何組合來表示可在整個以上描述中所參考的數(shù)據(jù)、指令、命令、信息、信號、位、符號和碼片。另外，所屬領(lǐng)域的技術(shù)人員應(yīng)了解，可將結(jié)合本文中所揭示的實施例所描述的各種說明性邏輯塊、模塊、電路和算法步驟實施為電子硬件、計算機軟件或所述兩者的組合。 為了清楚地說明硬件與軟件的此可互換性，已在上文大體上就其功能性描述了各種說明性組件、塊、模塊、電路和步驟。將此功能性實施為硬件還是軟件視特定應(yīng)用和強加于整個系統(tǒng)的設(shè)計約束而定。所屬領(lǐng)域的技術(shù)人員可針對每一特定應(yīng)用以不同的方式來實施所描述的功能性，但此些實施決策不應(yīng)被解釋為會導致脫離實施例的范圍?？捎猛ㄓ锰幚砥?、數(shù)字信號處理器(DSP)、專用集成電路(ASIC)、現(xiàn)場可編程門陣列(FPGA)或其它可編程邏輯裝置、離散門或晶體管邏輯、離散硬件組件，或其經(jīng)設(shè)計以執(zhí)行本文中所描述的功能的任何組合來實施或執(zhí)行結(jié)合本文中所揭示的實施例而描述的各種說明性邏輯塊、模塊和電路。通用處理器可為微處理器，但在替代方案中，處理器可為任何常規(guī)處理器、控制器、微控制器或狀態(tài)機。還可將處理器實施為計算裝置的組合，例如， DSP與微處理器的組合、多個微處理器、結(jié)合DSP核心的一個或一個以上微處理器，或任何其它此類配置。在一個或一個以上示范性實施例中，可以硬件、軟件、固件或其任何組合來實施所描述的功能。如果以軟件來實施，則可將所述功能作為一個或一個以上指令或代碼而存儲于計算機可讀媒體上或經(jīng)由計算機可讀媒體進行傳輸。計算機可讀媒體包括計算機存儲媒體和通信媒體兩者，通信媒體包括促進將計算機程序從一處傳送到另一處的任何媒體。存儲媒體可為可通過計算機存取的任何可用媒體。以實例而非限制的方式，此類計算機可讀媒體可包含RAM、ROM、EEPROM、CD-ROM或其它光盤存儲裝置、磁盤存儲裝置或其它磁性存儲裝置，或可用以載運或存儲呈指令或數(shù)據(jù)結(jié)構(gòu)的形式的所要程序代碼且可由計算機存取的任何其它媒體。而且，將任何連接恰當?shù)胤Q為計算機可讀媒體。如本文中所使用，磁盤和光盤包括光盤(CD)、激光光盤、光學光盤、數(shù)字多功能光盤(DVD)、軟盤和藍光光盤，其中磁盤通常以磁性方式再現(xiàn)數(shù)據(jù)，而光盤用激光以光學方式再現(xiàn)數(shù)據(jù)。上述各者的組合也應(yīng)包括于計算機可讀媒體的范圍內(nèi)。在圖3和圖4中，應(yīng)了解，ROM 300可包括于移動電話、手持式個人通信系統(tǒng)(PCS) 單元、例如個人數(shù)據(jù)助理(PDA)等便攜式數(shù)據(jù)單元、具備GPS功能的裝置、導航裝置、機頂盒、音樂播放器、視頻播放器、娛樂單元、例如儀表讀取設(shè)備等固定位置數(shù)據(jù)單元，或存儲或檢索數(shù)據(jù)或計算機指令的任何其它裝置，或其任何組合內(nèi)。因此，本發(fā)明的實施例可合適地用于包括有效集成電路(其包括存儲器和芯片上電路以用于測試和特征化)的任何裝置中。前文所揭示的裝置和方法通常經(jīng)設(shè)計且經(jīng)配置到存儲于計算機可讀媒體上的 GDSII和GERBER計算機文件中。這些文件又被提供到基于這些文件來制造裝置的制造處置器。所得產(chǎn)品為半導體晶片，其接著被切割成半導體裸片且封裝成半導體芯片。所述芯片接著用于上文所描述的裝置中。 雖然前文揭示內(nèi)容展示說明性實施例，但應(yīng)注意，可在不脫離如所附權(quán)利要求書所界定的實施例的范圍的情況下在本文中進行各種改變和修改。無需以任何特定次序來執(zhí)行根據(jù)本文中所描述的實施例的方法權(quán)利要求項的功能、步驟和/或動作。此外，盡管可以單數(shù)形式來描述或主張實施例的元件，但除非明確規(guī)定限于單數(shù)形式，否則還預期復數(shù)形式。
權(quán)利要求
1.一種存儲器裝置，其包含存儲器核心陣列，其包括多個位線；外圍邏輯，其經(jīng)配置以與所述存儲器核心陣列介接；至少一個腳開關(guān)，其經(jīng)配置以隔離所述外圍邏輯；以及頭開關(guān)，其經(jīng)配置以使預充電電流路徑與到所述存儲器核心陣列的所述多個位線的供應(yīng)電壓隔離。
2.根據(jù)權(quán)利要求1所述的存儲器裝置，其中所述頭開關(guān)是由用作所述存儲器核心陣列的一部分的多個預充電晶體管形成。
3.根據(jù)權(quán)利要求2所述的存儲器裝置，其中每一預充電晶體管與所述多個位線中的一者相關(guān)聯(lián)。
4.根據(jù)權(quán)利要求2所述的存儲器裝置，其進一步包含第一邏輯門，其耦合到所述預充電晶體管，其中所述邏輯門經(jīng)配置以接收休眠模式信號和預充電信號。
5.根據(jù)權(quán)利要求4所述的存儲器裝置，其中所述第一邏輯門為與非門，其具有耦合到所述預充電晶體管的柵極的輸出。
6.根據(jù)權(quán)利要求4所述的存儲器裝置，其進一步包含多路復用器；以及讀出放大器，其中所述多路復用器將所述多個所述位線耦合到所述讀出放大器。
7.根據(jù)權(quán)利要求6所述的存儲器裝置，其進一步包含第二邏輯門，其耦合到第三邏輯門，其中所述第二邏輯門經(jīng)配置以接收休眠模式信號和感測信號，且其中所述第二和第三邏輯門經(jīng)配置以在休眠模式期間輸出信號來隔離所述讀出放大器。
8.根據(jù)權(quán)利要求7所述的存儲器裝置，其中所述第二邏輯門為與非門，且所述第三邏輯門為反相器。
9.根據(jù)權(quán)利要求7所述的存儲器裝置，其中來自所述第二邏輯門的輸出耦合到PMOS晶體管以使高電壓供應(yīng)器與所述讀出放大器隔離，且所述第三邏輯門的輸出耦合到NMOS晶體管以使低電壓供應(yīng)器與所述讀出放大器隔離。
10.根據(jù)權(quán)利要求1所述的存儲器裝置，其中所述存儲器裝置為只讀存儲器(ROM)。
11.根據(jù)權(quán)利要求1所述的存儲器裝置，其進一步包含其中集成有所述存儲器裝置的電子裝置，所述電子裝置選自由以下各物組成的群組機頂盒、音樂播放器、視頻播放器、娛樂單元、導航裝置、通信裝置、個人數(shù)字助理(PDA)、固定位置數(shù)據(jù)單元，和計算機。
12.—種減少存儲器裝置中的泄漏電流的方法，所述方法包含進入休眠模式；在所述休眠模式期間用腳開關(guān)使外圍邏輯與接地電壓隔離；以及在所述休眠模式期間用頭開關(guān)隔離到存儲器核心陣列內(nèi)所包括的多個位線的預充電電流路徑。
13.根據(jù)權(quán)利要求12所述的方法，其中由用作所述存儲器核心陣列的一部分的多個預充電晶體管形成所述頭開關(guān)。
14.根據(jù)權(quán)利要求13所述的方法，其中每一預充電晶體管與所述多個位線中的一者相關(guān)聯(lián)。
15.根據(jù)權(quán)利要求13所述的方法，其進一步包含 在第一邏輯門處接收休眠模式信號；以及斷開所述多個預充電晶體管以使所述多個位線與所述預充電電流路徑隔離。
16.根據(jù)權(quán)利要求15所述的方法，其中所述第一邏輯門為具有耦合到所述預充電晶體管的柵極的輸出的與非門。
17.根據(jù)權(quán)利要求15所述的方法，其進一步包含 在第二邏輯門處接收休眠模式信號；將第一感測信號輸出到第三邏輯門； 從所述第三邏輯門輸出第二感測信號，以及在所述休眠模式期間響應(yīng)于所述第一和第二感測信號而隔離讀出放大器。
18.根據(jù)權(quán)利要求17所述的方法，其中所述第二邏輯門為與非門，且所述第三邏輯門為反相器。
19.根據(jù)權(quán)利要求12所述的方法，其中所述存儲器裝置為只讀存儲器(ROM)。
20.一種存儲器裝置，其包含用于接收休眠模式信號以進入休眠模式的裝置；用于在所述休眠模式期間使外圍邏輯與接地電壓隔離的裝置，所述外圍邏輯經(jīng)配置以與存儲器核心陣列介接；以及用于在所述休眠模式期間使預充電電流路徑與所述存儲器核心陣列內(nèi)所包括的多個位線隔離的裝置。
21.根據(jù)權(quán)利要求20所述的存儲器裝置，其中用于隔離預充電電流路徑的裝置是由用作所述存儲器核心陣列的一部分的多個預充電晶體管形成。
22.根據(jù)權(quán)利要求21所述的存儲器裝置，其中每一預充電晶體管與所述多個位線中的一者相關(guān)聯(lián)。
23.根據(jù)權(quán)利要求21所述的存儲器裝置，其進一步包含用于斷開所述多個預充電晶體管以使所述多個位線與所述預充電電流路徑隔離的裝置。
24.根據(jù)權(quán)利要求23所述的存儲器裝置，其中用于斷開所述多個預充電晶體管的裝置為具有耦合到所述預充電晶體管的柵極的輸出的與非門。
25.根據(jù)權(quán)利要求23所述的存儲器裝置，其進一步包含 用于輸出第一感測信號的裝置；用于輸出第二感測信號的裝置；以及用于在所述休眠模式期間響應(yīng)于所述第一和第二感測信號而隔離讀出放大器的裝置。
26.根據(jù)權(quán)利要求25所述的存儲器裝置，其中用于輸出所述第一感測信號的裝置為經(jīng)配置以接收所述休眠信號的與非門，且所述用于輸出所述第二感測信號的裝置為經(jīng)配置以接收所述第一感測信號的反相器。
27.根據(jù)權(quán)利要求20所述的存儲器裝置，其中所述存儲器裝置為只讀存儲器(ROM)。
28.根據(jù)權(quán)利要求20所述的存儲器裝置，其進一步包含其中集成有所述存儲器裝置的電子裝置，所述電子裝置選自由以下各物組成的群組機頂盒、音樂播放器、視頻播放器、娛樂單元、導航裝置、通信裝置、個人數(shù)字助理(PDA)、固定位置數(shù)據(jù)單元，和計算機。
29.一種減少存儲器裝置中的泄漏電流的方法，所述方法包含 用于進入休眠模式的步驟；用于在所述休眠模式期間用腳開關(guān)使外圍邏輯與接地電壓隔離的步驟；以及用于在所述休眠模式期間用頭開關(guān)隔離到存儲器核心陣列內(nèi)所包括的多個位線的預充電電流路徑的步驟。
30.根據(jù)權(quán)利要求四所述的方法，其中由用作所述存儲器核心陣列的一部分的多個預充電晶體管形成所述頭開關(guān)。
31.根據(jù)權(quán)利要求30所述的方法，其中每一預充電晶體管與所述多個位線中的一者相關(guān)聯(lián)。
32.根據(jù)權(quán)利要求30所述的方法，其進一步包含 用于在第一邏輯門處接收休眠模式信號的步驟；以及用于斷開所述多個預充電晶體管以使所述多個位線與所述預充電電流路徑隔離的步驟。
33.根據(jù)權(quán)利要求32所述的方法，其中所述第一邏輯門為具有耦合到所述預充電晶體管的柵極的輸出的與非門。
34.根據(jù)權(quán)利要求32所述的方法，其進一步包含 用于在第二邏輯門處接收休眠模式信號的步驟； 用于將第一感測信號輸出到第三邏輯門的步驟；用于從所述第三邏輯門輸出第二感測信號的步驟，以及用于在所述休眠模式期間響應(yīng)于所述第一和第二感測信號而隔離讀出放大器的步驟。
35.根據(jù)權(quán)利要求34所述的方法，其中所述第二邏輯門為與非門，且所述第三邏輯門為反相器。
36.根據(jù)權(quán)利要求四所述的方法，其中所述存儲器裝置為只讀存儲器(ROM)。
全文摘要
本發(fā)明揭示存儲器裝置和減少其中的泄漏電流的方法。所述存儲器裝置包括存儲器核心陣列，其包括多個位線；以及外圍邏輯，其經(jīng)配置以與所述存儲器核心陣列介接。所述存儲器裝置進一步包括腳開關(guān)，其經(jīng)配置以使所述外圍邏輯與接地電壓隔離；以及頭開關(guān)，其經(jīng)配置以使預充電電流路徑與所述存儲器核心陣列的所述多個位線隔離?？山?jīng)由所述腳開關(guān)和所述頭開關(guān)所提供的所述隔離而減少所述存儲器裝置內(nèi)的泄漏電流。
文檔編號G11C17/18GK102292777SQ201080005309
公開日2011年12月21日 申請日期2010年2月2日 優(yōu)先權(quán)日2009年2月2日
發(fā)明者邁赫迪·哈米迪·薩尼, 里圖·哈巴, 陳南 申請人:高通股份有限公司