專利名稱：利用存儲(chǔ)模塊上的分布式字節(jié)緩沖器的系統(tǒng)和方法
技術(shù)領(lǐng)域：
本發(fā)明大體上涉及計(jì)算機(jī)系統(tǒng)的存儲(chǔ)子系統(tǒng)，確切地說，涉及用于改進(jìn)存儲(chǔ)子系統(tǒng)或存儲(chǔ)“板”，尤其是包括雙列直插式存儲(chǔ)模塊(DIMM)的存儲(chǔ)板的性能和存儲(chǔ)容量的系統(tǒng)、裝置和方法。
背景技術(shù)：
某些類型的計(jì)算機(jī)存儲(chǔ)子系統(tǒng)包括安裝在印刷電路板(PCB)上的多個(gè)動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(DRAM)或同步動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(SDRAM)裝置。這些存儲(chǔ)子系統(tǒng)或存儲(chǔ)“板” 通常安裝在諸如服務(wù)器系統(tǒng)或個(gè)人計(jì)算機(jī)等計(jì)算機(jī)系統(tǒng)的存儲(chǔ)槽或插口中，并可被計(jì)算機(jī)系統(tǒng)的處理器訪問。存儲(chǔ)板通常包括一個(gè)或多個(gè)存儲(chǔ)模塊，每個(gè)存儲(chǔ)模塊均具有采用獨(dú)特的行、列和組(bank)配置的多個(gè)存儲(chǔ)裝置(例如，DRAM或SDRAM)，從而為存儲(chǔ)模塊提供總存儲(chǔ)容量。存儲(chǔ)模塊的各存儲(chǔ)裝置通常布置成存儲(chǔ)排(rank)或存儲(chǔ)行，每個(gè)存儲(chǔ)排通常具有特定的位寬。例如，將存儲(chǔ)模塊的排為64位寬的存儲(chǔ)模塊描述為“x64”或“乘64”結(jié)構(gòu)。 類似地，將存儲(chǔ)排為72位寬的存儲(chǔ)模塊描述為“x72”或“乘72”結(jié)構(gòu)。存儲(chǔ)模塊的存儲(chǔ)容量隨著存儲(chǔ)裝置數(shù)量的增加而增加?？梢栽黾哟鎯?chǔ)模塊的存儲(chǔ)裝置的數(shù)量，方法是，增加每個(gè)存儲(chǔ)排的存儲(chǔ)裝置的數(shù)量，或增加存儲(chǔ)排的數(shù)量。有時(shí)并不使用存儲(chǔ)模塊的存儲(chǔ)容量作為參考項(xiàng)，而是使用存儲(chǔ)模塊的存儲(chǔ)密度作為替代。在運(yùn)行期間，存儲(chǔ)模塊的存儲(chǔ)排由從處理器處接收的控制信號(hào)進(jìn)行選擇或啟動(dòng)。 此類控制信號(hào)的實(shí)例包括，但不限于，排選擇信號(hào)，也稱為芯片選擇信號(hào)。對(duì)于每個(gè)存儲(chǔ)模塊而言，大多數(shù)計(jì)算機(jī)和服務(wù)器系統(tǒng)所支持的存儲(chǔ)排數(shù)量有限，這樣便限制了每個(gè)存儲(chǔ)模塊中可設(shè)置的存儲(chǔ)密度。電子系統(tǒng)的存儲(chǔ)空間受物理尋址空間的限制，物理尋址空間由地址位的數(shù)量或所選擇的芯片的數(shù)量來定義。通常情況下，在定義了電子系統(tǒng)的存儲(chǔ)空間后，在不對(duì)設(shè)計(jì)進(jìn)行大規(guī)模更改的情況下，無法修改存儲(chǔ)空間。特別是在有關(guān)協(xié)會(huì)(例如，聯(lián)合電子設(shè)備工程委員會(huì)(JEDEC))定義了存儲(chǔ)空間的情況下。當(dāng)用戶的應(yīng)用程序需要的可尋址存儲(chǔ)空間超過了現(xiàn)有電子系統(tǒng)可支持的存儲(chǔ)空間時(shí)，就會(huì)出現(xiàn)問題。在開發(fā)存儲(chǔ)子系統(tǒng)的過程中，通常要考慮到存儲(chǔ)密度、功耗(或熱耗散)、速度和成本問題。通常，這些屬性彼此之間并非毫無關(guān)聯(lián)，就是說，優(yōu)化其中一個(gè)屬性可能會(huì)對(duì)另一個(gè)屬性造成不利影響。例如，增加存儲(chǔ)密度通常會(huì)導(dǎo)致功耗變高、運(yùn)行速度變慢和成本變高。此外，存儲(chǔ)子系統(tǒng)的規(guī)格可能會(huì)受到與這些屬性關(guān)聯(lián)的物理項(xiàng)限制。例如，熱耗散高的話可能會(huì)限制運(yùn)行的速度，或者，存儲(chǔ)模塊的物理大小可能會(huì)限制模塊密度。這些屬性大體上規(guī)定了存儲(chǔ)模塊的設(shè)計(jì)參數(shù)，當(dāng)為了提高存儲(chǔ)卡的密度而在存儲(chǔ)子系統(tǒng)中加入較多的存儲(chǔ)裝置時(shí)，通常要求降低存儲(chǔ)系統(tǒng)的運(yùn)行速度。

發(fā)明內(nèi)容
在某些實(shí)施例中，提供一種存儲(chǔ)模塊。所述存儲(chǔ)模塊包括至少一個(gè)印刷電路板，以及以機(jī)械方式耦接到所述至少一個(gè)印刷電路板的多個(gè)存儲(chǔ)裝置。所述存儲(chǔ)模塊進(jìn)一步包括以機(jī)械方式耦接到所述至少一個(gè)印刷電路板的控制電路。所述控制電路可經(jīng)配置以從系統(tǒng)存儲(chǔ)控制器接收控制信號(hào)，并將模塊控制信號(hào)傳輸?shù)剿龆鄠€(gè)存儲(chǔ)裝置。所述存儲(chǔ)模塊進(jìn)一步包括多個(gè)數(shù)據(jù)傳輸電路，所述多個(gè)數(shù)據(jù)傳輸電路以機(jī)械方式耦接到所述至少一個(gè)印刷電路板，并相對(duì)于所述至少一個(gè)印刷電路板分布在對(duì)應(yīng)位置上。所述多個(gè)數(shù)據(jù)傳輸電路可經(jīng)配置以有效地耦接到系統(tǒng)存儲(chǔ)控制器，并可經(jīng)配置以從控制電路接收模塊控制信號(hào)。所述多個(gè)數(shù)據(jù)傳輸電路中的至少一個(gè)第一數(shù)據(jù)傳輸電路有效地耦接到所述多個(gè)存儲(chǔ)裝置中的至少兩個(gè)存儲(chǔ)裝置。所述多個(gè)數(shù)據(jù)傳輸電路中的至少一個(gè)第二數(shù)據(jù)傳輸電路有效地耦接到所述多個(gè)存儲(chǔ)裝置中的至少兩個(gè)存儲(chǔ)裝置。所述至少一個(gè)第一數(shù)據(jù)傳輸電路可經(jīng)配置以對(duì)模塊控制信號(hào)作出響應(yīng)，從而選擇允許或禁止在系統(tǒng)存儲(chǔ)控制器與至少一個(gè)選定的存儲(chǔ)裝置之間發(fā)生數(shù)據(jù)傳輸，所述至少一個(gè)選定的存儲(chǔ)裝置為所述有效地耦接到所述至少一個(gè)第一數(shù)據(jù)傳輸電路的所述至少兩個(gè)存儲(chǔ)裝置中的至少一個(gè)選定的存儲(chǔ)裝置。所述至少一個(gè)第二數(shù)據(jù)傳輸電路可經(jīng)配置以對(duì)模塊控制信號(hào)作出響應(yīng)，從而選擇允許或禁止在系統(tǒng)存儲(chǔ)控制器與至少一個(gè)選定存儲(chǔ)裝置之間發(fā)生數(shù)據(jù)傳輸，所述至少一個(gè)選定的存儲(chǔ)裝置為所述有效地耦接到所述至少一個(gè)第二數(shù)據(jù)傳輸電路的所述至少兩個(gè)存儲(chǔ)裝置中的至少一個(gè)選定的存儲(chǔ)裝置。在某些實(shí)施例中，提供一種存儲(chǔ)模塊。所述存儲(chǔ)模塊包括多個(gè)存儲(chǔ)裝置以及一個(gè)控制器，所述控制器經(jīng)配置以從系統(tǒng)存儲(chǔ)控制器接收控制信息，并產(chǎn)生模塊控制信號(hào)。所述存儲(chǔ)模塊進(jìn)一步包括多個(gè)電路，所述電路經(jīng)配置以選擇性地將多個(gè)存儲(chǔ)裝置與系統(tǒng)存儲(chǔ)控制器隔離。所述電路可響應(yīng)于所述模塊控制信號(hào)運(yùn)行，以便將寫入數(shù)據(jù)從系統(tǒng)存儲(chǔ)控制器驅(qū)動(dòng)到多個(gè)存儲(chǔ)裝置，并將來自多個(gè)存儲(chǔ)裝置的讀出數(shù)據(jù)合并到系統(tǒng)存儲(chǔ)控制器中。所述電路分布在彼此隔開的對(duì)應(yīng)位置上。在某些實(shí)施例中，提供一種操作包括多個(gè)存儲(chǔ)裝置的存儲(chǔ)模塊的方法。所述方法包括在計(jì)算機(jī)系統(tǒng)存儲(chǔ)控制器與所述存儲(chǔ)模塊的所述多個(gè)存儲(chǔ)裝置之間的數(shù)據(jù)線路上提供數(shù)據(jù)傳輸電路。所述數(shù)據(jù)傳輸電路包括字節(jié)緩沖器。所述方法進(jìn)一步包括在寫入操作期間，使數(shù)據(jù)傳輸電路通過多條路徑中的一條路徑將數(shù)據(jù)信號(hào)從計(jì)算機(jī)系統(tǒng)存儲(chǔ)控制器驅(qū)動(dòng)到存儲(chǔ)模塊的存儲(chǔ)裝置。所述方法進(jìn)一步包括在讀取操作期間，使數(shù)據(jù)傳輸電路合并來自存儲(chǔ)模塊的存儲(chǔ)裝置的多個(gè)數(shù)據(jù)信號(hào)，并將所合并的數(shù)據(jù)信號(hào)驅(qū)動(dòng)到計(jì)算機(jī)系統(tǒng)存儲(chǔ)控制
ο在某些實(shí)施例中，提供一種包括多個(gè)存儲(chǔ)裝置的存儲(chǔ)模塊。所述存儲(chǔ)模塊可進(jìn)一步包括控制器，所述控制器經(jīng)配置以從系統(tǒng)存儲(chǔ)控制器接收控制信息，并產(chǎn)生模塊控制信號(hào)。在一些實(shí)施例中，所述存儲(chǔ)模塊包括交換電路，所述交換電路經(jīng)配置以將所述多個(gè)存儲(chǔ)裝置與所述系統(tǒng)存儲(chǔ)控制器隔離。所述交換電路可響應(yīng)于所述模塊控制信號(hào)運(yùn)行，以便將寫入數(shù)據(jù)從系統(tǒng)存儲(chǔ)控制器驅(qū)動(dòng)到所述多個(gè)存儲(chǔ)裝置，且在一些實(shí)施例中，將來自所述多個(gè)存儲(chǔ)裝置的讀出數(shù)據(jù)合并到所述系統(tǒng)存儲(chǔ)控制器中。根據(jù)某些實(shí)施例，提供一種操作包括多個(gè)存儲(chǔ)裝置的存儲(chǔ)模塊的方法。所述方法可包括在計(jì)算機(jī)系統(tǒng)存儲(chǔ)控制器與所述存儲(chǔ)模塊的所述多個(gè)存儲(chǔ)裝置之間的數(shù)據(jù)線路上提供減載交換電路。在一些實(shí)施例中，所述方法包括在寫入操作期間，使減載交換電路通過多條路徑中的一條路徑將數(shù)據(jù)信號(hào)從計(jì)算機(jī)系統(tǒng)存儲(chǔ)控制器驅(qū)動(dòng)到存儲(chǔ)模塊的存儲(chǔ)裝置。 在某些實(shí)施例中，所述方法包括在讀取操作期間，使減載交換電路合并來自存儲(chǔ)模塊的存儲(chǔ)裝置的多個(gè)數(shù)據(jù)信號(hào)，并將所合并的數(shù)據(jù)信號(hào)驅(qū)動(dòng)到計(jì)算機(jī)系統(tǒng)存儲(chǔ)控制器。


參閱附圖并同時(shí)結(jié)合隨后的具體說明，可全面地理解本發(fā)明，其中圖IA是設(shè)有至少一個(gè)JEDEC標(biāo)準(zhǔn)雙排(rank)存儲(chǔ)模塊的傳統(tǒng)存儲(chǔ)子系統(tǒng)的示意圖。圖IB是設(shè)有至少一個(gè)JEDEC標(biāo)準(zhǔn)四排存儲(chǔ)模塊的傳統(tǒng)存儲(chǔ)子系統(tǒng)的示意圖。圖2A是設(shè)有至少一個(gè)雙排存儲(chǔ)模塊的另一個(gè)傳統(tǒng)存儲(chǔ)子系統(tǒng)的示意圖。圖2B是設(shè)有至少一個(gè)四排存儲(chǔ)模塊的另一個(gè)傳統(tǒng)存儲(chǔ)子系統(tǒng)的示意圖。圖2C和圖2D分別圖示了傳統(tǒng)雙排存儲(chǔ)模塊和四排存儲(chǔ)模塊，每個(gè)存儲(chǔ)模塊均包括存儲(chǔ)緩沖器。圖3A是根據(jù)本發(fā)明的一項(xiàng)實(shí)施例的示例性存儲(chǔ)子系統(tǒng)的示意圖。圖;3B圖示了根據(jù)本文中所述的某些實(shí)施例的另一個(gè)示例性存儲(chǔ)子系統(tǒng)。圖3C圖示了根據(jù)本文中所述的某些實(shí)施例的存儲(chǔ)模塊的各存儲(chǔ)裝置、各數(shù)據(jù)傳輸電路和各控制電路的示例性布局。圖3D是根據(jù)本文中所述的某些實(shí)施例的示例性存儲(chǔ)子系統(tǒng)的圖。圖4A圖示了包括數(shù)據(jù)傳輸電路的示例性存儲(chǔ)子系統(tǒng)，其中數(shù)據(jù)傳輸電路的位寬與各個(gè)存儲(chǔ)裝置的位寬相同。圖4B圖示了包括數(shù)據(jù)傳輸電路的示例性存儲(chǔ)子系統(tǒng)，其中數(shù)據(jù)傳輸電路的位寬與各個(gè)存儲(chǔ)裝置的位寬不同。圖5是與圖3A所示的存儲(chǔ)子系統(tǒng)兼容的數(shù)據(jù)傳輸電路的示例性實(shí)施例的示意圖。圖6是說明圖3A和圖5所示存儲(chǔ)系統(tǒng)的運(yùn)行的示例性時(shí)序圖。為了簡潔清晰起見，類似的元件和部件在附圖中具有類似的標(biāo)識(shí)和編號(hào)。
具體實(shí)施例方式一種用于基于地址解碼方案增加存儲(chǔ)空間的方法。電子行業(yè)中將這種方法廣泛地應(yīng)用于專用集成電路(ASIC)和片上系統(tǒng)(SOC)裝置的設(shè)計(jì)中，用于擴(kuò)展系統(tǒng)內(nèi)存。另一種方法無需大規(guī)模更改現(xiàn)有電子系統(tǒng)的軟件或硬件便可增加可尋址存儲(chǔ)空間。這種方法將芯片選擇信號(hào)與地址信號(hào)組合，從而增加物理尋址存儲(chǔ)空間的數(shù)量 (例如，增加2倍、4倍、8倍或其他的倍數(shù))。這些方法存在一些缺點(diǎn)。例如，由于這些方法通過直接添加存儲(chǔ)芯片來增加可尋址存儲(chǔ)空間，因此造成系統(tǒng)控制器的輸出和存儲(chǔ)裝置的輸出的負(fù)載較大，從而導(dǎo)致系統(tǒng)變慢。另外，增加存儲(chǔ)裝置的數(shù)量會(huì)導(dǎo)致功率耗散變高。此外，由于每個(gè)存儲(chǔ)模塊上存儲(chǔ)裝置的數(shù)量增加改變了存儲(chǔ)模塊的物理性質(zhì)，而系統(tǒng)板保持不變，因此整個(gè)信號(hào)(傳輸線路)波形特征會(huì)偏離原始設(shè)計(jì)意圖或說明。此外，尤其是在使用寄存式DIMM(RDIMM)時(shí)，存儲(chǔ)裝置的數(shù)量增加導(dǎo)致數(shù)據(jù)路徑而非控制路徑(例如地址路徑)上分布式RC負(fù)載增加，從而使數(shù)據(jù)信號(hào)路徑和控制信號(hào)路徑之間出現(xiàn)不均勻的信號(hào)傳播延遲。本文中所使用的術(shù)語“控制線路”和“控制路徑”包括地址線路或地址路徑以及命令線路或命令路徑，且術(shù)語“控制信號(hào)”包括地址信號(hào)和命令信號(hào)。圖IA和IB所示為一種增加存儲(chǔ)裝置數(shù)量的現(xiàn)有技術(shù)方法。具體而言，圖IA所示為傳統(tǒng)存儲(chǔ)子系統(tǒng)100，其具有至少一個(gè)JEDEC標(biāo)準(zhǔn)雙排(rank)存儲(chǔ)模塊110，例如寄存式雙列直插式存儲(chǔ)模塊(RDIMM)，為清晰起見，只圖示了其中一個(gè)JEDEC標(biāo)準(zhǔn)雙列直插式存儲(chǔ)模塊。存儲(chǔ)模塊110的每排包括多個(gè)存儲(chǔ)裝置112，例如動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(DRAM)裝置或同步DRAM (SDRAM)裝置。寄存器130從系統(tǒng)存儲(chǔ)控制器120接收多條控制線路140(圖示為單實(shí)線)，并通過控制線路142連接到存儲(chǔ)模塊110的每排中的存儲(chǔ)裝置112。此存儲(chǔ)子系統(tǒng)100將來自系統(tǒng)存儲(chǔ)控制器120的數(shù)據(jù)線路150(圖示為虛線)的陣列中的每條數(shù)據(jù)線路連接到每個(gè)存儲(chǔ)模塊110的兩排中對(duì)應(yīng)的存儲(chǔ)裝置112。因此，在寫入操作期間，系統(tǒng)存儲(chǔ)控制器120通過數(shù)據(jù)線路150將所有存儲(chǔ)裝置112視作負(fù)載，且在讀取操作期間，每個(gè)存儲(chǔ)裝置112通過數(shù)據(jù)線路150將多個(gè)其他存儲(chǔ)裝置112以及系統(tǒng)存儲(chǔ)控制器120視作負(fù)載。圖IB是另一種傳統(tǒng)存儲(chǔ)子系統(tǒng)100'的示意圖，其具有至少一個(gè)JEDEC標(biāo)準(zhǔn)四排存儲(chǔ)模塊110'(為清晰起見，只圖示其中一個(gè))，每排包括多個(gè)存儲(chǔ)裝置112'。寄存器 130'從系統(tǒng)存儲(chǔ)控制器120'接收多條控制線路140'(圖示為單實(shí)線)，并通過控制線路142'連接到存儲(chǔ)模塊110'的每排中的存儲(chǔ)裝置112'。來自系統(tǒng)存儲(chǔ)控制器120'的數(shù)據(jù)線路150'(圖示為虛線)的陣列中的每條數(shù)據(jù)線路連接到(例如通過四個(gè)扇出端) 每個(gè)存儲(chǔ)模塊110'的四排中對(duì)應(yīng)的存儲(chǔ)裝置112'。因此，與圖IA中所示的雙排存儲(chǔ)模塊110—樣，在寫入操作期間，系統(tǒng)存儲(chǔ)控制器120'通過數(shù)據(jù)線路150'將所有存儲(chǔ)裝置 112'視作負(fù)載，且在讀取操作期間，每個(gè)存儲(chǔ)裝置112'通過數(shù)據(jù)線路150'將多個(gè)其他存儲(chǔ)裝置112'和系統(tǒng)存儲(chǔ)控制器120'視作負(fù)載。在傳統(tǒng)雙排存儲(chǔ)模塊110和傳統(tǒng)四排存儲(chǔ)模塊110'中，存儲(chǔ)控制器120、120'在寫入操作期間所承受(see)的負(fù)載以及存儲(chǔ)裝置112、112'在讀取操作期間所承受的負(fù)載可造成嚴(yán)重的性能問題。例如，為了進(jìn)行同步操作，需要使各個(gè)信號(hào)的時(shí)間延遲實(shí)質(zhì)上相等，以便使存儲(chǔ)模塊110、110'的操作與計(jì)算機(jī)系統(tǒng)的系統(tǒng)總線同步。因此，可選擇存儲(chǔ)模塊110、110'的跡線長度，以使信號(hào)處于同一時(shí)鐘相位。例如，從寄存器130、130'到存儲(chǔ)裝置112、112'中的每個(gè)存儲(chǔ)裝置的控制線路142、142'的長度實(shí)質(zhì)上相等。但是，當(dāng)時(shí)鐘速度變快時(shí)，跡線長度中存在的較小誤差會(huì)導(dǎo)致難以或無法進(jìn)行此類同步操作。因此，這些現(xiàn)有技術(shù)不僅降低了存儲(chǔ)系統(tǒng)的速度，還需要進(jìn)行硬件調(diào)整，才能最小化傳輸線路波形特征與原始設(shè)計(jì)說明之間的所有偏差。圖2A和2B所示為增加存儲(chǔ)裝置數(shù)量的另一種現(xiàn)有技術(shù)方法。具體而言，圖2A所示為傳統(tǒng)存儲(chǔ)子系統(tǒng)200，其具有至少一個(gè)雙排存儲(chǔ)模塊210，為清晰起見，只圖示其中的一個(gè)。存儲(chǔ)模塊210的每排包括多個(gè)存儲(chǔ)裝置212，例如動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(DRAM)裝置或同步DRAM (SDRAM)裝置。寄存器230從系統(tǒng)存儲(chǔ)控制器220接收多條控制線路MO (圖示為單實(shí)線)，并通過控制線路242連接到存儲(chǔ)模塊210的每排中的存儲(chǔ)裝置212。此存儲(chǔ)子系統(tǒng)200將來自系統(tǒng)存儲(chǔ)控制器220的數(shù)據(jù)線路250(圖示為虛線)的陣列中的每條數(shù)據(jù)線路連接到每個(gè)存儲(chǔ)模塊210的兩排中對(duì)應(yīng)的存儲(chǔ)裝置212。因此，在寫入操作期間，系統(tǒng)存儲(chǔ)控制器220通過數(shù)據(jù)線路250將所有存儲(chǔ)裝置212視作負(fù)載，且在讀取操作期間，每個(gè)存儲(chǔ)裝置212通過數(shù)據(jù)線路250將多個(gè)其他存儲(chǔ)裝置212以及系統(tǒng)存儲(chǔ)控制器220視作負(fù)載。圖2B是另一種傳統(tǒng)存儲(chǔ)子系統(tǒng)200'的示意圖，其具有至少一個(gè)四排存儲(chǔ)模塊 210'(為清晰起見，只圖示其中一個(gè))，每排包括多個(gè)存儲(chǔ)裝置212'。寄存器230'從系統(tǒng)存儲(chǔ)控制器220'接收多條控制線路MO'(圖示為單實(shí)線)，并通過控制線路對(duì)2'連接到存儲(chǔ)模塊210'的每排中的存儲(chǔ)裝置212'。來自系統(tǒng)存儲(chǔ)控制器220'的數(shù)據(jù)線路 250'(圖示為虛線)的陣列中的每條數(shù)據(jù)線路連接到(例如通過四個(gè)扇出端)每個(gè)存儲(chǔ)模塊210'的四排中對(duì)應(yīng)的存儲(chǔ)裝置212'。因此，與圖2A中所示的雙排存儲(chǔ)模塊210 — 樣，在寫入操作期間，系統(tǒng)存儲(chǔ)控制器220'通過數(shù)據(jù)線路250'將所有存儲(chǔ)裝置212'視作負(fù)載，且在讀取操作期間，每個(gè)存儲(chǔ)裝置212'通過數(shù)據(jù)線路250'將多個(gè)其他存儲(chǔ)裝置 212'和系統(tǒng)存儲(chǔ)控制器220'視作負(fù)載。存儲(chǔ)模塊210、210'的控制線路M2、242'采用“飛越(fly_by) ”配置。在此配置中，控制信號(hào)沿著控制線路對(duì)2、對(duì)2'(例如，在單路徑菊花鏈中)從寄存器230、230' 發(fā)送到給定排的存儲(chǔ)裝置212、212'。這些控制信號(hào)依次到達(dá)所述排的每個(gè)存儲(chǔ)裝置212、 212'，其中控制信號(hào)首先到達(dá)控制線路M2J42'最短的存儲(chǔ)裝置212、212'，隨后到達(dá)控制線路對(duì)2、對(duì)2'第二短的存儲(chǔ)裝置212、212'，依此類推。例如，在控制信號(hào)到達(dá)控制線路M2J42'最短的存儲(chǔ)裝置212、212'后相當(dāng)長的一段時(shí)間內(nèi)，同一控制信號(hào)可到達(dá)控制線路M2J42'最長的存儲(chǔ)裝置212、212'。為了進(jìn)行同步操作，存儲(chǔ)子系統(tǒng)200、 200'對(duì)數(shù)據(jù)線路250、250'進(jìn)行配置，從而使存儲(chǔ)控制器220、220‘和特定存儲(chǔ)裝置212、 212'之間各種數(shù)據(jù)信號(hào)的時(shí)間延遲實(shí)質(zhì)上得以調(diào)整，以便數(shù)據(jù)信號(hào)和控制信號(hào)到達(dá)特定存儲(chǔ)裝置212、212'，從而使對(duì)存儲(chǔ)模塊210、210'的操作與計(jì)算機(jī)系統(tǒng)的系統(tǒng)總線同步。 此類“飛越”配置被描述為以“局部同步”而“全局異步”的方式操作。在此類“飛越”配置方面，圖2A和圖2B的存儲(chǔ)控制器220、220'比圖IA和圖IB 的存儲(chǔ)控制器120、120'更為復(fù)雜，因?yàn)榇鎯?chǔ)控制器220、220'要考慮各個(gè)存儲(chǔ)裝置212、 212'之間的時(shí)間延遲，并適當(dāng)?shù)卣{(diào)整這些信號(hào)的時(shí)序，以實(shí)現(xiàn)同步操作。但在有些時(shí)候， 時(shí)鐘周期時(shí)間約等于或小于控制信號(hào)到達(dá)控制線路M2J42'最長的存儲(chǔ)裝置212、212' 和到達(dá)控制線路對(duì)2、對(duì)2'最短的存儲(chǔ)裝置212、212'之間的時(shí)差(例如，約900皮秒)。 此時(shí)，無法實(shí)現(xiàn)同步操作。因此，控制信號(hào)到達(dá)控制線路對(duì)2、對(duì)2'最長與最短的存儲(chǔ)裝置 212,212'之間的時(shí)差會(huì)限制對(duì)存儲(chǔ)模塊210、210'進(jìn)行操作的時(shí)鐘速度。這些時(shí)差可能超過一個(gè)時(shí)鐘周期，并將限制存儲(chǔ)模塊的操作速度和性能。此外，與圖IA和圖IB的存儲(chǔ)子系統(tǒng)100、100' —樣，圖2A和圖2B的“飛越”式存儲(chǔ)子系統(tǒng)200、200'承受較大負(fù)載，從而導(dǎo)致時(shí)鐘速度變慢。針對(duì)此“飛越”配置的一項(xiàng)當(dāng)前建議是使用存儲(chǔ)緩沖器，用于處理控制信號(hào)和數(shù)據(jù)信號(hào)。圖2C和圖2D分別圖示了傳統(tǒng)雙排存儲(chǔ)模塊310和四排存儲(chǔ)模塊310'，每個(gè)存儲(chǔ)模塊均包括存儲(chǔ)緩沖器330、330'?？刂凭€路340、340'提供從存儲(chǔ)控制器320、320 ‘到存儲(chǔ)緩沖器330、330'的控制信號(hào)導(dǎo)管，且控制線路342、342'提供從存儲(chǔ)緩沖器330、330‘ 到存儲(chǔ)裝置312、312'的控制信號(hào)導(dǎo)管。多條控制線路350、350'(為清晰起見，圖示為一條虛線)提供從存儲(chǔ)控制器320、320'到存儲(chǔ)緩沖器330、330'的數(shù)據(jù)信號(hào)導(dǎo)管，存儲(chǔ)模塊 310,310'上的數(shù)據(jù)線路(為清晰起見，未圖示)提供從存儲(chǔ)控制器320、320'到存儲(chǔ)裝置 312,312'的數(shù)據(jù)信號(hào)導(dǎo)管。圖2C和圖2D的配置意圖使數(shù)據(jù)信號(hào)和控制信號(hào)均進(jìn)入存儲(chǔ)緩沖器330、330 ‘。但是，此類配置的缺點(diǎn)較為明顯。要將數(shù)據(jù)信號(hào)發(fā)送到各個(gè)存儲(chǔ)裝置312、312'，則存儲(chǔ)模塊 310,310'要包括數(shù)量極為龐大的數(shù)據(jù)線路(為清晰起見，未圖示)，以使存儲(chǔ)緩沖器330、 330'華禹接到存儲(chǔ)裝置312、312'。例如，在特定環(huán)境下，LRDIMM的存儲(chǔ)緩沖器330、330‘ 是用于一種極大的擬8針腳裝置(6^_pin device) 0此外，對(duì)這些數(shù)據(jù)線路的時(shí)間延遲進(jìn)行調(diào)整的邏輯較為復(fù)雜或困難，因而無法提供數(shù)據(jù)信號(hào)從存儲(chǔ)緩沖器330、330'到存儲(chǔ)裝置312、312'所需的時(shí)序。另外，由于存儲(chǔ)緩沖器330、330'接管了傳統(tǒng)存儲(chǔ)控制器對(duì)數(shù)據(jù)信號(hào)時(shí)序的一部分控制權(quán)，因此存儲(chǔ)模塊310、310'會(huì)采用對(duì)存儲(chǔ)控制器320、320'進(jìn)行的大量調(diào)整。即便如此，圖2C和圖2D的存儲(chǔ)模塊310、310'只可通過異步模式而非同步模式操作，因?yàn)轱w越時(shí)間要比所需的時(shí)鐘頻率長。例如，在飛越延遲為1毫微秒的情況下，如果數(shù)據(jù)率是1( /秒，那么在讀取/寫入轉(zhuǎn)換期間，數(shù)據(jù)線路上可能會(huì)發(fā)生沖突。要解決此類沖突，可降低數(shù)據(jù)率或嵌入“死”循環(huán)。存儲(chǔ)模塊310、310'是單個(gè)單元，無法以同步模式進(jìn)行操作，但可以局部同步、全局(DIMM級(jí))異步模式進(jìn)行操作。圖3A圖示了根據(jù)本文中所述的某些實(shí)施例的具有減載存儲(chǔ)模塊402的示例性存儲(chǔ)子系統(tǒng)400。圖:3B圖示了根據(jù)本文中所述的某些實(shí)施例的具有減載存儲(chǔ)模塊402'的示例性存儲(chǔ)子系統(tǒng)400'。圖3C圖示了根據(jù)本文中所述的某些實(shí)施例的存儲(chǔ)模塊402'的存儲(chǔ)裝置412'、數(shù)據(jù)傳輸電路416'和控制電路430'的示例性布局。圖3D是根據(jù)本文中所述的某些實(shí)施例的示例性存儲(chǔ)子系統(tǒng)的圖。在圖3A到圖3C中，控制線路(例如，將系統(tǒng)存儲(chǔ)控制器420、420'耦接到存儲(chǔ)模塊410、410'的地址和控制線路440、440')用虛線表示，數(shù)據(jù)線路(例如，將系統(tǒng)存儲(chǔ)控制器420、420'耦接到存儲(chǔ)模塊410、410'的數(shù)據(jù)線路 450,450')用實(shí)線表示，且在圖3A和圖;3B中，輸入/輸出連接用黑點(diǎn)表示。在某些實(shí)施例中，如圖3A到圖3C所示，地址和控制線路440、440'，即將系統(tǒng)存儲(chǔ)控制器420、420'耦接到存儲(chǔ)模塊410、410'(例如，耦接到控制電路430、430')的線路；以及數(shù)據(jù)線路450、 450'，即將系統(tǒng)存儲(chǔ)控制器420、420'耦接到存儲(chǔ)模塊410、410‘(例如，耦接到數(shù)據(jù)傳輸電路416、416')的線路，彼此隔開。例如，在某些實(shí)施例中，與傳統(tǒng)存儲(chǔ)子系統(tǒng)相比，存儲(chǔ)子系統(tǒng)400、400'可提供更高的速度和更高的存儲(chǔ)密度，以及更低的熱耗散。下文中，示例性子系統(tǒng)400和對(duì)應(yīng)部件(例如，存儲(chǔ)模塊402、存儲(chǔ)裝置412A、412B、412C、412D、數(shù)據(jù)傳輸電路416、控制電路430)，以及示例性子系統(tǒng)400'和對(duì)應(yīng)部件(例如，存儲(chǔ)模塊402'、存儲(chǔ)裝置 412' A1,412' A2,412' B”412' B2,412' C”412' C2,412' D”412' D2、數(shù)據(jù)傳輸電路416'、控制電路430')的各方面應(yīng)理解為，同樣適用于某些其他實(shí)施例。如圖3A和圖;3B所示，示例性存儲(chǔ)模塊402、402'包括至少一個(gè)印刷電路板410、 410'，以及以機(jī)械方式耦接到所述至少一個(gè)印刷電路板410、410'的多個(gè)存儲(chǔ)裝置412、 412'。存儲(chǔ)模塊402、402'進(jìn)一步包括以機(jī)械方式耦接到所述至少一個(gè)印刷電路板410、410'的控制電路430、430'?？刂齐娐?30、430'可經(jīng)配置以從系統(tǒng)存儲(chǔ)控制器420、 420'接收控制信號(hào)，并將模塊控制信號(hào)傳輸?shù)剿龆鄠€(gè)存儲(chǔ)裝置412、412'。存儲(chǔ)模塊 402,402'進(jìn)一步包括多個(gè)數(shù)據(jù)傳輸電路416、416'，所述多個(gè)數(shù)據(jù)傳輸電路416、416‘以機(jī)械方式耦接到所述至少一個(gè)印刷電路板410、410'，并相對(duì)于所述至少一個(gè)印刷電路板 410,410'分布在對(duì)應(yīng)位置上。所述多個(gè)數(shù)據(jù)傳輸電路416、416'可經(jīng)配置以有效地耦接到系統(tǒng)存儲(chǔ)控制器420、420'，并可經(jīng)配置以從控制電路430、430'接收模塊控制信號(hào)。所述多個(gè)數(shù)據(jù)傳輸電路416、416'中的至少一個(gè)第一數(shù)據(jù)傳輸電路有效地耦接到所述多個(gè)存儲(chǔ)裝置412、412'中的至少兩個(gè)存儲(chǔ)裝置。所述多個(gè)數(shù)據(jù)傳輸電路416、416'中的至少一個(gè)第二數(shù)據(jù)傳輸電路有效地耦接到所述多個(gè)存儲(chǔ)裝置412、412'中的至少兩個(gè)存儲(chǔ)裝置。所述至少一個(gè)第一數(shù)據(jù)傳輸電路可經(jīng)配置以響應(yīng)模塊控制信號(hào)，從而選擇允許或禁止在系統(tǒng)存儲(chǔ)控制器420、420'與至少一個(gè)選定的存儲(chǔ)裝置之間發(fā)生數(shù)據(jù)傳輸，所述至少一個(gè)選定的存儲(chǔ)裝置為有效地耦接到所述至少一個(gè)第一數(shù)據(jù)傳輸電路的所述至少兩個(gè)存儲(chǔ)裝置中的至少一個(gè)選定的存儲(chǔ)裝置。所述至少一個(gè)第二數(shù)據(jù)傳輸電路可經(jīng)配置以響應(yīng)模塊控制信號(hào)，從而選擇允許或禁止在系統(tǒng)存儲(chǔ)控制器420、420'與至少一個(gè)選定的存儲(chǔ)裝置之間發(fā)生數(shù)據(jù)傳輸，所述至少一個(gè)選定的存儲(chǔ)裝置為有效地耦接到所述至少一個(gè)第二數(shù)據(jù)傳輸電路的所述至少兩個(gè)存儲(chǔ)裝置中的至少一個(gè)選定的存儲(chǔ)裝置。如圖3A和圖;3B所示，存儲(chǔ)子系統(tǒng)400、400'可經(jīng)配置以有效地耦接到系統(tǒng)存儲(chǔ)控制器420、420'，所述系統(tǒng)存儲(chǔ)控制器420、420'是所屬領(lǐng)域中已知的類型(例如，英特爾 Nehalem EP、EX芯片集、AMD皓龍(Opteron)芯片集)。存儲(chǔ)子系統(tǒng)400、400 ‘通常包括一個(gè)或多個(gè)存儲(chǔ)模塊402、402'，例如DIMM或RDIMM，為清晰起見，只圖示其中一個(gè)存儲(chǔ)模塊的額外詳情。多種類型的存儲(chǔ)模塊402、402'均適用于本文中所述的各實(shí)施例。例如，存儲(chǔ)容量為512MB、1GB、2GB、4GB、8GB或其他容量的存儲(chǔ)模塊均適用于本文中所述的各實(shí)施例。此外，位寬為4字節(jié)、8字節(jié)、9字節(jié)、16字節(jié)、32字節(jié)或32位、64位、72位、1 位、256 位以及其他位寬(以字節(jié)或位表示)的存儲(chǔ)模塊均適用于本文中所述的各實(shí)施例。另外， 適用于本文中所述的各實(shí)施例的存儲(chǔ)模塊402、402'包括，但不限于，單列直插式存儲(chǔ)模塊 (SIMM)、雙列直插式存儲(chǔ)模塊(DIMM)、小外形DIMM (SO-DIMM)、無緩沖DIMM (UDIMM)、寄存式 DIMM (RDIMM)、全緩沖 DIMM (FBDIMM)、極小型 DIMM 以及微型 DIMM。一個(gè)或多個(gè)存儲(chǔ)模塊402、402'包括一個(gè)或多個(gè)印刷電路板(PCB)410、410'，所述印刷電路板410、410'布置成垂直堆(如圖所示)，或背靠背陣列。在某些實(shí)施例中，每個(gè)存儲(chǔ)模塊402、402'包括單個(gè)PCB 410,410'，而在某些其他實(shí)施例中，所述一個(gè)或多個(gè)存儲(chǔ)模塊402中的每個(gè)存儲(chǔ)模塊包括多個(gè)PCB 410,410'。在一些實(shí)施例中，PCB 410,410' 可安裝在計(jì)算機(jī)系統(tǒng)的模塊插槽(未圖示)中。某些此類實(shí)施例中的PCB 410,410'具有至少一個(gè)邊緣連接器(未圖示)，所述邊緣連接器包括多個(gè)電觸點(diǎn)，所述電觸點(diǎn)位于PCB 410、 410'的邊緣上，且配置成以可拆除方式耦接到計(jì)算機(jī)系統(tǒng)插口的對(duì)應(yīng)觸點(diǎn)，從而使系統(tǒng)存儲(chǔ)控制器420、420'和PCB 410,410'上存儲(chǔ)模塊402、401 ‘的各部件之間導(dǎo)電。至少一個(gè)存儲(chǔ)模塊402、402 ‘包括多個(gè)存儲(chǔ)裝置412、412 ‘(例如DRAM或 SDRAM)。有利的是，存儲(chǔ)模塊402、402'的存儲(chǔ)裝置412、412 ‘可布置成多個(gè)行或排。適用于本文中所述的實(shí)施例的存儲(chǔ)裝置412、412'包括，但不限于，隨機(jī)存取存儲(chǔ)器(RAM)、動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(DRAM)、同步DRAM (SDRAM)，以及雙倍速率DRAM(例如，DDR、DDR2、DDR3等)。此外，位寬為4、8、16、32以及其他位寬的存儲(chǔ)裝置412、412'均適用于本文中所述的實(shí)施例。適用于本文中所述的實(shí)施例的存儲(chǔ)裝置412、412'可采用多種封裝，包括，但不限于，薄型小尺寸封裝(TSOP)、球柵陣列(BGA)、細(xì)間距BGA(FBGA)、微型BGA( μ BGA)、極小型 BGA(mBGA)以及芯片級(jí)封裝(CSP)。在某些實(shí)施例中，存儲(chǔ)模塊402、402'的存儲(chǔ)裝置412、412‘布置成四排，但是在一些實(shí)施例中，每個(gè)存儲(chǔ)模塊402、402'可采用小于四排(例如，一排、二排、三排)或大于四排(例如，6排、8排)。在某些實(shí)施例中，每排包括八個(gè)或九個(gè)存儲(chǔ)裝置，而在某些其他實(shí)施例中，每排也可包括其他數(shù)量的存儲(chǔ)裝置。在某些實(shí)施例中，如圖3A所示，存儲(chǔ)裝置412 布置成四排，分別標(biāo)記為A、B、C和D，且每排包括η個(gè)存儲(chǔ)裝置。就本發(fā)明而言，在圖3Α的
示例性存儲(chǔ)子系統(tǒng)400中，排A包括存儲(chǔ)裝置AUklAUk2.....412Αη ；排B包括存儲(chǔ)裝置
412Βρ412Β2.....412Bn ；排C包括存儲(chǔ)裝置412C”412C2.....412Cn ；以及排D包括存儲(chǔ)裝
置412Dp412D2.....412Dn。就本發(fā)明而言，在圖的示例性存儲(chǔ)子系統(tǒng)400‘中，排A包
括存儲(chǔ)裝置412' A”412' A2.....412' An ；排B包括存儲(chǔ)裝置412 ‘ B”412' B2.....
412' Bn;排C包括存儲(chǔ)裝置412' C1,412' C2.....412' Cn ；以及排D包括存儲(chǔ)裝置
412' D1,412' D2,. . . ,412' Dn。在某些實(shí)施例中，所述至少一個(gè)存儲(chǔ)模塊402、402'包括一個(gè)或多個(gè)電氣部件 (未圖示)，所述電氣部件可安裝在PCB 410,410'上、在PCB 410,410'內(nèi)、或在PCB 410、 410'上和內(nèi)，且彼此之間有效地耦接，并耦接到多個(gè)存儲(chǔ)裝置412、412'。例如，電氣部件可通過表面安裝、穿孔安裝、嵌入或埋入PCB 410,410'各層之間，或者以其他方式連接到 PCB 410,410'。這些電氣部件包括，但不限于，電纜、電阻器、電容器、電感器、晶體管、緩沖器、寄存器、邏輯元件或其他電路元件。在某些實(shí)施例中，這些電氣部件中的至少一些電氣部件是分立元件，而在其他某些實(shí)施例中，這些電氣部件的至少一些電氣部件構(gòu)成一個(gè)或多個(gè)集成電路。在某些實(shí)施例中，至少一個(gè)存儲(chǔ)模塊402、402'包括控制電路430、430‘，所述控制電路430、430'經(jīng)配置以有效地耦接到系統(tǒng)存儲(chǔ)控制器420、420'，并耦接到存儲(chǔ)模塊 402,402'的存儲(chǔ)裝置412、412'(例如，通過線路442、442 ‘)。在某些實(shí)施例中，控制電路430、430'可包括一個(gè)或多個(gè)功能器件，例如，可編程邏輯器件(PLD)、專用集成電路 (ASIC)、現(xiàn)場可編程門陣列(FPGA)、定制半導(dǎo)體器件或復(fù)雜可編程邏輯器件(CPLD)。在某些實(shí)施例，控制電路430、430'可包括一個(gè)或多個(gè)自定義裝置。在某些實(shí)施例中，控制電路 430,430'可包括多種離散電氣元件；而在其他實(shí)施例中，控制電路430、430'可包括一個(gè)或多個(gè)集成電路。某些實(shí)施例中的控制電路430、430'可經(jīng)配置以有效地耦接到控制線路440、 440'，以便從系統(tǒng)存儲(chǔ)控制器420、420'接收控制信號(hào)(例如，組地址信號(hào)、行地址信號(hào)、 列地址信號(hào)、地址選通信號(hào)以及排地址或芯片選擇信號(hào))。某些實(shí)施例中的控制電路430、 430'以特定的方式記錄來自控制線路440、440'的信號(hào)，這種記錄方式在功能上可與傳統(tǒng) RDMM的地址寄存器相當(dāng)。記錄后的控制線路440、440'還有效地耦接到存儲(chǔ)裝置412、 412'。此外，控制電路430、430'將控制信號(hào)供應(yīng)給數(shù)據(jù)傳輸電路416、416'(例如，通過線路432、432')，如下文詳細(xì)描述。例如，所述控制信號(hào)表示數(shù)據(jù)流的方向，即送往或來自存儲(chǔ)裝置412、412'。控制電路430、430'可基于地址解碼來產(chǎn)生額外的芯片選擇信號(hào)或輸出使能(enable)信號(hào)?？勺鳛榭刂齐娐?30、430 ‘的電路的實(shí)例在第7，觀9，386號(hào)和第7，532，537號(hào)美國專利中進(jìn)行了更詳細(xì)的描述，上述各專利的全文以引用的方式并入本文中。在某些實(shí)施例中，至少一個(gè)存儲(chǔ)模塊402、402'包括多個(gè)數(shù)據(jù)傳輸電路416、 416'，所述多個(gè)數(shù)據(jù)傳輸電路416、416'安裝在一個(gè)或多個(gè)PCB 410,410'上、一個(gè)或多個(gè)PCB410、410'內(nèi)或一個(gè)或多個(gè)PCB 410,410'上和內(nèi)。所述多個(gè)數(shù)據(jù)傳輸電路416、 416'有效地耦接到控制電路430、430'(例如，通過線路432、432 ‘)，并且配置成在將存儲(chǔ)模塊402、402 ’有效地耦接到計(jì)算機(jī)系統(tǒng)后，有效地耦接到系統(tǒng)存儲(chǔ)控制器420、 420'(例如，通過數(shù)據(jù)線路450、450')。在某些實(shí)施例中，這些數(shù)據(jù)傳輸電路416、416'可稱為“減載電路”或“減載交換電路”。本文中所使用的術(shù)語“減載”或“減載交換”是指，使用數(shù)據(jù)傳輸電路416、416'來減少系統(tǒng)存儲(chǔ)控制器420、420'在有效地耦接到存儲(chǔ)模塊402、 402'時(shí)所承受的負(fù)載。在某些實(shí)施例中，如圖3A所示，存儲(chǔ)模塊402包括η個(gè)數(shù)據(jù)傳輸電路416，其中η是存儲(chǔ)模塊410每排中存儲(chǔ)裝置的數(shù)量。例如，如圖3Α所示，存儲(chǔ)模塊410 的存儲(chǔ)裝置412布置成四排，每排有η個(gè)存儲(chǔ)裝置，且存儲(chǔ)模塊410包括至少一個(gè)第一數(shù)據(jù)傳輸電路416i和第二數(shù)據(jù)傳輸電路41 。某些此類實(shí)施例中的第一數(shù)據(jù)傳輸電路416i有效地耦接到每排中的至少一個(gè)存儲(chǔ)裝置412(例如，存儲(chǔ)裝置412~、41281、412(1、41201)。某些此類實(shí)施例中的第二數(shù)據(jù)傳輸電路41 有效地耦接到每排中的至少一個(gè)存儲(chǔ)裝置412 (例如，存儲(chǔ)裝置412A2、412 、412C2、412D2)。在某些實(shí)施例中，如圖;3B所示，存儲(chǔ)模塊402 ‘包括η/2個(gè)數(shù)據(jù)傳輸電路416'，其中η是存儲(chǔ)模塊410'每排中存儲(chǔ)裝置的數(shù)量。例如，如圖3Β所示，存儲(chǔ)模塊410'的存儲(chǔ)裝置412'布置成四排，每排有η個(gè)存儲(chǔ)裝置，且存儲(chǔ)模塊410'包括至少一個(gè)第一數(shù)據(jù)傳輸電路416'工和第二數(shù)據(jù)傳輸電路416' 2。某些此類實(shí)施例中的第一數(shù)據(jù)傳輸電路416' 1有效地耦接到每排中的至少兩個(gè)存儲(chǔ)裝置412'(例如，存儲(chǔ)裝置 412' A”412' A2 ；412' B”412' B2 ；412' C”412' C2 ；412' D”412' D2)。 某些此類實(shí)施例中的第二數(shù)據(jù)傳輸電路416' 2有效地耦接到每排中的至少兩個(gè)存儲(chǔ)裝置 412'(例如，存儲(chǔ)裝置 412' A3、412' A4 ；412' B3>412' B4 ；412' C3、412' C4 ；412' D3、 412' D4)。在某些實(shí)施例中，至少一個(gè)數(shù)據(jù)傳輸電路416、416'選擇性地在兩個(gè)或兩個(gè)以上存儲(chǔ)裝置412、412'之間進(jìn)行切換，從而將至少一個(gè)選定的存儲(chǔ)裝置412、412'有效地耦接到系統(tǒng)存儲(chǔ)控制器420、420'(例如，數(shù)據(jù)傳輸電路416、416'經(jīng)配置以響應(yīng)模塊控制信號(hào)，從而選擇允許或禁止系統(tǒng)存儲(chǔ)控制器420、420'與至少一個(gè)選定的存儲(chǔ)裝置412、 412'之間發(fā)生數(shù)據(jù)傳輸)。在某些此類實(shí)施例中，所述至少一個(gè)數(shù)據(jù)傳輸電路416、416' 選擇性地將兩個(gè)選定的存儲(chǔ)裝置有效地耦接到系統(tǒng)存儲(chǔ)控制器420、420'。例如，如圖3A 所示，第一數(shù)據(jù)傳輸電路416i可經(jīng)配置以響應(yīng)模塊控制信號(hào)，從而選擇允許或禁止系統(tǒng)存儲(chǔ)控制器420與選定的存儲(chǔ)裝置和412Q或選定的存儲(chǔ)裝置412Bi和412Di之間發(fā)生數(shù)據(jù)傳輸，且第二數(shù)據(jù)傳輸電路41 可經(jīng)配置以響應(yīng)模塊控制信號(hào)，從而選擇允許或禁止系統(tǒng)存儲(chǔ)控制器420與選定的存儲(chǔ)裝置412A2和412C2或選定的存儲(chǔ)裝置412 和412 之間發(fā)生數(shù)據(jù)傳輸。相反，在不具有數(shù)據(jù)傳輸電路416的傳統(tǒng)存儲(chǔ)模塊中，兩個(gè)或兩個(gè)以上存儲(chǔ)裝置412(例如，存儲(chǔ)裝置JUB1JUC1JUDi)同時(shí)有效地耦接到系統(tǒng)存儲(chǔ)控制器420。在某些實(shí)施例中，數(shù)據(jù)傳輸電路416雙向緩沖系統(tǒng)存儲(chǔ)控制器420與對(duì)應(yīng)于數(shù)據(jù)傳輸電路416的存儲(chǔ)裝置412之間的數(shù)據(jù)信號(hào)。又例如，如圖:3B所示，第一數(shù)據(jù)傳輸電路416'工可經(jīng)配置以響應(yīng)模塊控制信號(hào)，從而選擇允許或禁止系統(tǒng)存儲(chǔ)控制器420'與選定的存儲(chǔ)裝置412' A1和412' C1或選定的存儲(chǔ)裝置412' B1和412' Dii間，以及與選定的存儲(chǔ)裝置412' A2和412' C2或選定的存儲(chǔ)裝置412'化和412' D2之間，發(fā)生數(shù)據(jù)傳輸，且第二數(shù)據(jù)傳輸電路416' 2可經(jīng)配置以響應(yīng)模塊控制信號(hào)，從而選擇允許或禁止系統(tǒng)存儲(chǔ)控制器420'與選定的存儲(chǔ)裝置412' A3和412' C3或選定的存儲(chǔ)裝置412 ‘ 和 412' D3之間，以及與選定的存儲(chǔ)裝置412' A4和412' C4或選定的存儲(chǔ)裝置412‘ B4和 412'隊(duì)之間，發(fā)生數(shù)據(jù)傳輸。在某些實(shí)施例中，兩個(gè)或兩個(gè)以上數(shù)據(jù)傳輸電路416、416'在彼此隔開的對(duì)應(yīng)位置上以機(jī)械方式耦接到至少一個(gè)PCB 410,410'。例如，如圖3A所示，第一數(shù)據(jù)傳輸電路 416!和第二數(shù)據(jù)傳輸電路41 處于彼此隔開的對(duì)應(yīng)位置上(例如，含有第一數(shù)據(jù)傳輸電路 416!的封裝所處的位置與含有第二數(shù)據(jù)傳輸電路41 的封裝所處的位置隔開)。再例如， 如圖:3B所示，第一數(shù)據(jù)傳輸電路416'工和第二數(shù)據(jù)傳輸電路416' 2處于彼此隔開的對(duì)應(yīng)位置上(例如，含有第一數(shù)據(jù)傳輸電路416'工的封裝所處的位置與含有第二數(shù)據(jù)傳輸電路416' 2的封裝所處的位置隔開)。在某些此類實(shí)施例中，兩個(gè)或兩個(gè)以上數(shù)據(jù)傳輸電路 416,416'分布在存儲(chǔ)模塊402、402'的PCB 410,410'的表面上。在某些實(shí)施例中，兩個(gè)或兩個(gè)以上數(shù)據(jù)傳輸電路416、416'(例如，圖3A中的第一數(shù)據(jù)傳輸電路416i和第二數(shù)據(jù)傳輸電路4162，或圖;3B中的第一數(shù)據(jù)傳輸電路416' i和第二數(shù)據(jù)傳輸電路416‘ 2)的對(duì)應(yīng)位置為沿著至少一個(gè)PCB 410,410'的邊緣411、411'，從而使數(shù)據(jù)傳輸電路416、416‘ 實(shí)質(zhì)上位于邊緣411、411'與數(shù)據(jù)傳輸電路416、416'有效地耦接到的至少兩個(gè)存儲(chǔ)裝置 412,412'中的至少一些存儲(chǔ)裝置之間。例如，如圖3A所示，第一數(shù)據(jù)傳輸電路416i實(shí)質(zhì)上位于邊緣411與第一數(shù)據(jù)傳輸電路416i有效地耦接到的存儲(chǔ)裝置412^3128^412(^ 412Di之間，且第二數(shù)據(jù)傳輸電路41 實(shí)質(zhì)上位于邊緣411與第二數(shù)據(jù)傳輸電路^ei有效地耦接到的存儲(chǔ)裝置412A2、412&、412C2、412D2之間。又例如，如圖所示，第一數(shù)據(jù)傳輸電路416'工實(shí)質(zhì)上位于邊緣411'與第一數(shù)據(jù)傳輸電路416'工有效地耦接到的存儲(chǔ)裝置 412' A1,412' A2,412' B”412' B2,412' C”412' C2,412' D”412' D2 之間，且第二數(shù)據(jù)傳輸電路416' 2實(shí)質(zhì)上位于邊緣411'與第二數(shù)據(jù)傳輸電路416' 2有效地耦接到的存儲(chǔ)裝置 412' A3、412' A4,412' B3、412' B4,412' C3、412' C4,412' D3、412' D4 之間。圖3C和3D所示為根據(jù)本文中所述的某些實(shí)施例的數(shù)據(jù)傳輸電路416'的位置。在某些實(shí)施例中，數(shù)據(jù)傳輸電路416'中的至少一個(gè)數(shù)據(jù)傳輸電路的位置大體上與數(shù)據(jù)傳輸電路416'有效地耦接到的存儲(chǔ)裝置412'中的一個(gè)或多個(gè)存儲(chǔ)裝置對(duì)齊。例如，數(shù)據(jù)傳輸電路416'及其有效地耦接到的存儲(chǔ)裝置412'中的一個(gè)或多個(gè)可大體上沿著實(shí)質(zhì)上垂直于PCB 410'的邊緣411'的線路放置。在某些實(shí)施例中，數(shù)據(jù)傳輸電路416'中的至少一個(gè)數(shù)據(jù)傳輸電路的位置大體上偏離由數(shù)據(jù)傳輸電路416'有效地耦接到的存儲(chǔ)裝置412' 中的一個(gè)或多個(gè)存儲(chǔ)裝置的位置確定的線路。例如，如圖3C和圖3D所示，有效地耦接到數(shù)據(jù)傳輸電路416'的存儲(chǔ)裝置412'可沿著實(shí)質(zhì)上垂直于PCB 410'的邊緣411'的線路放置，且數(shù)據(jù)傳輸電路416'可在大體上沿著PCB 410'的邊緣411'的方向上大體偏離該線路。在某些此類實(shí)施例中，數(shù)據(jù)傳輸電路416'的寬度和幅度(breadth)足夠小(例如， 2. 5mmX7. 5mm)，以致于可安裝在邊緣41Γ和對(duì)應(yīng)的存儲(chǔ)裝置412'之間，同時(shí)維持存儲(chǔ)
16模塊400'所需的大小。分離的數(shù)據(jù)傳輸電路416'的其他位置和大小也適用于本文中所述的某些實(shí)施例。例如，在某些實(shí)施例中，數(shù)據(jù)傳輸電路416、416'中的一個(gè)或多個(gè)數(shù)據(jù)傳輸電路可位于兩個(gè)或兩個(gè)以上存儲(chǔ)裝置412、412'之間，或者可遠(yuǎn)離PCB 410,410'的邊緣411、411'，其中一個(gè)或多個(gè)存儲(chǔ)裝置412、412'位于邊緣411、411'和一個(gè)或多個(gè)數(shù)據(jù)傳輸電路416、416'之間。在某些實(shí)施例中，數(shù)據(jù)傳輸電路416包括或用作字節(jié)緩沖器。在某些此類實(shí)施例中，一個(gè)或多個(gè)數(shù)據(jù)傳輸電路416中的每個(gè)數(shù)據(jù)傳輸電路的位寬與數(shù)據(jù)傳輸電路416有效地耦接到的每排中相關(guān)的存儲(chǔ)裝置412的位寬相同。例如，如圖4A所示(大體上對(duì)應(yīng)圖 3A)，數(shù)據(jù)傳輸電路416可有效地耦接到每排中的單個(gè)存儲(chǔ)裝置412，數(shù)據(jù)傳輸電路416與數(shù)據(jù)傳輸電路416有效地耦接到的每排中的存儲(chǔ)裝置412的位寬相同(例如，4位、8位或16 位)。圖4A的數(shù)據(jù)傳輸電路416的位寬為8位，并從系統(tǒng)存儲(chǔ)控制器420接收數(shù)據(jù)位0到 7，且響應(yīng)于來自控制電路430的模塊控制信號(hào)，選擇性地將數(shù)據(jù)位0到7傳輸?shù)竭x定的存儲(chǔ)裝置412A、412B、412C、412D。類似地，某些實(shí)施例中的數(shù)據(jù)傳輸電路416‘可響應(yīng)于來自控制電路430'的模塊控制信號(hào)，作為數(shù)據(jù)傳輸電路416'有效地耦接到的相關(guān)存儲(chǔ)裝置 412' A、412' B,412' C,412' D 的字節(jié)緩沖器。在某些其他實(shí)施例中，一個(gè)或多個(gè)存儲(chǔ)裝置412的位寬可不同于其所連接到的一個(gè)或多個(gè)數(shù)據(jù)傳輸電路416的位寬。例如，如圖4B所示(大體上對(duì)應(yīng)圖:3B)，數(shù)據(jù)傳輸電路416可具有第一位寬(例如，8位的位寬)，且存儲(chǔ)裝置412可具有小于第一位寬的第二位寬(例如，第一位寬的一半，或4位的位寬)，其中每個(gè)數(shù)據(jù)傳輸電路416有效地耦接到每排中的多個(gè)存儲(chǔ)裝置412(例如，每排中的兩個(gè)存儲(chǔ)裝置412)。在某些此類實(shí)施例中，連接到電路416的每排中的多個(gè)存儲(chǔ)裝置412的總位寬等于電路416的位寬(例如，4位、8位或16位)。圖4B的數(shù)據(jù)傳輸電路416的總位寬為8位，而且從系統(tǒng)存儲(chǔ)控制器420接收數(shù)據(jù)位0到7，并響應(yīng)于來自控制電路430的模塊控制信號(hào)，選擇性地將數(shù)據(jù)位0到3傳輸?shù)降谝淮鎯?chǔ)裝置412、JUB1JUC1JUDi,而且將數(shù)據(jù)位4到7傳輸?shù)降诙鎯?chǔ)裝置412A2、 412&、412C2、412D2。類似地，某些實(shí)施例中的數(shù)據(jù)傳輸電路416‘可響應(yīng)于來自控制電路 430'的模塊控制信號(hào)，使用與數(shù)據(jù)傳輸電路416'有效地耦接到的相關(guān)存儲(chǔ)裝置412' A1, 412' A2,412' B”412' B2,412' 0^412' C2,412' D”412' D2 不同的位寬來運(yùn)行。在某些實(shí)施例中，數(shù)據(jù)傳輸電路416包括或用作“字節(jié)”緩沖器(例如，如圖4A和圖4B中的實(shí)例所示)，這樣，數(shù)據(jù)信號(hào)就可與同步時(shí)鐘同步。此外，在存儲(chǔ)模塊400的一個(gè)或多個(gè)特征(例如，溫度、電壓、制造參數(shù))發(fā)生變化的某些此類實(shí)施例中，與未使用字節(jié)緩沖的其他配置(例如，具有四排8位存儲(chǔ)裝置，以及具有兩個(gè)4位緩沖器)相比，存儲(chǔ)模塊 400可用于優(yōu)化部件數(shù)量較少的電路。在某些實(shí)施例中，數(shù)據(jù)傳輸電路416用于進(jìn)行位切片，其中數(shù)據(jù)會(huì)形成片段。例如，不是使數(shù)據(jù)形成為64位寬(例如，[63:0])，而是使數(shù)據(jù)形成或切片成16位寬的片段(例如，[15 0]、[31 16]、[47 32]、[63 48])。在某些此類實(shí)施例中，并非將所有位組合在一起，且并非所有位產(chǎn)生相同行為(例如，在邏輯和/或時(shí)間方面)°根據(jù)本發(fā)明的一項(xiàng)實(shí)施例，數(shù)據(jù)傳輸電路416中的一個(gè)或多個(gè)數(shù)據(jù)傳輸電路有效地耦接到數(shù)據(jù)線路452中對(duì)應(yīng)的一條或多條數(shù)據(jù)線路，所述一條或多條數(shù)據(jù)線路連接到排 A、B、C、D中的每排中的一個(gè)或多個(gè)存儲(chǔ)裝置412。例如，在某些實(shí)施例，每個(gè)數(shù)據(jù)傳輸電路416連接到一條或多條數(shù)據(jù)線路452，數(shù)據(jù)線路452連接到每排中的一個(gè)對(duì)應(yīng)的存儲(chǔ)裝置 (例如，存儲(chǔ)裝置204A、204B、204C和204D，如圖3A所示)。因此，每條數(shù)據(jù)線路450、452通過數(shù)據(jù)傳輸電路416將數(shù)據(jù)從系統(tǒng)存儲(chǔ)控制器420運(yùn)載到連接至數(shù)據(jù)傳輸電路416的存儲(chǔ)裝置204A、204B、204C、204D。在某些實(shí)施例中，數(shù)據(jù)傳輸電路416可用于在存儲(chǔ)控制器420 和存儲(chǔ)裝置412之間來回驅(qū)動(dòng)每個(gè)數(shù)據(jù)位，而不是由存儲(chǔ)控制器420和存儲(chǔ)裝置412直接在所述存儲(chǔ)控制器420和存儲(chǔ)裝置412之間驅(qū)動(dòng)每個(gè)數(shù)據(jù)位。具體而言，如下文詳細(xì)描述， 在某些實(shí)施例中，每個(gè)數(shù)據(jù)傳輸電路416的一側(cè)有效地耦接到每排中的存儲(chǔ)裝置412(例如，通過數(shù)據(jù)線路45 ，而所述數(shù)據(jù)傳輸電路416的另一側(cè)有效地耦接到存儲(chǔ)控制器420對(duì)應(yīng)的數(shù)據(jù)線路450。要減少系統(tǒng)存儲(chǔ)控制器420所承受的存儲(chǔ)裝置負(fù)載(例如，在寫入操作期間)，有利的是，某些實(shí)施例中的數(shù)據(jù)傳輸電路416經(jīng)配置以被系統(tǒng)存儲(chǔ)控制器420識(shí)別為單個(gè)存儲(chǔ)負(fù)載。在某些實(shí)施例中，實(shí)現(xiàn)這種有利結(jié)果的方法是，使用數(shù)據(jù)傳輸電路416只將啟用的存儲(chǔ)裝置412電耦接到存儲(chǔ)控制器420(例如，即將寫入數(shù)據(jù)的一個(gè)、兩個(gè)或多個(gè)存儲(chǔ)裝置 412)，并使其他存儲(chǔ)裝置412與存儲(chǔ)控制器420電氣隔離(例如，將不會(huì)寫入數(shù)據(jù)的一個(gè)、 兩個(gè)或多個(gè)存儲(chǔ)裝置41 。因此，在將數(shù)據(jù)寫入存儲(chǔ)模塊400的一排中的單個(gè)存儲(chǔ)裝置412 的寫入操作期間，來自系統(tǒng)存儲(chǔ)控制器420的每個(gè)數(shù)據(jù)位承受來自存儲(chǔ)模塊400的單個(gè)負(fù)載，即數(shù)據(jù)傳輸電路416中的一個(gè)數(shù)據(jù)傳輸電路，而不是同時(shí)承受數(shù)據(jù)傳輸電路416有效地耦接到的四個(gè)存儲(chǔ)裝置412A、412B、412C、412D的所有負(fù)載。在圖3A的實(shí)例中，在將數(shù)據(jù)寫入兩排中的兩個(gè)存儲(chǔ)裝置412 (例如，存儲(chǔ)裝置412A和412C，或存儲(chǔ)裝置412B和412D)的寫入操作期間，來自系統(tǒng)存儲(chǔ)控制器420的每個(gè)數(shù)據(jù)位承受來自存儲(chǔ)模塊402的單個(gè)負(fù)載， 即數(shù)據(jù)傳輸電路416中的一個(gè)數(shù)據(jù)傳輸電路，而不是同時(shí)承受數(shù)據(jù)傳輸電路416有效地耦接到的四個(gè)存儲(chǔ)裝置412A、412B、412C、412D的所有負(fù)載。與標(biāo)準(zhǔn)JEDEC四排DMM配置相比(見圖2A和圖2B)，某些實(shí)施例中的存儲(chǔ)系統(tǒng)402可使系統(tǒng)存儲(chǔ)控制器420上的負(fù)載減少四分之三。圖5圖示了適用于本文中所述的某些實(shí)施例的示例性數(shù)據(jù)傳輸電路416。在一項(xiàng)實(shí)施例中，數(shù)據(jù)傳輸電路416包括控制邏輯電路502，用于對(duì)數(shù)據(jù)傳輸電路416的多個(gè)部件進(jìn)行控制，所述部件可包括一個(gè)或多個(gè)緩沖器、一個(gè)或多個(gè)開關(guān)以及一個(gè)或多個(gè)多路復(fù)用器以及其他部件。圖5所示的實(shí)施例為1位位寬，并且在存儲(chǔ)控制器420和存儲(chǔ)裝置412 之間切換單條數(shù)據(jù)線路518。在其他實(shí)施例中，數(shù)據(jù)傳輸電路416的位寬可為多位位寬，例如8位，并且切換對(duì)應(yīng)數(shù)量的數(shù)據(jù)線路518。在多位位寬的實(shí)施例中，控制邏輯電路502可通過多個(gè)位被共享。作為將存儲(chǔ)裝置412與系統(tǒng)存儲(chǔ)控制器420隔離的一部分，在一項(xiàng)實(shí)施例中，數(shù)據(jù)傳輸電路416可“驅(qū)動(dòng)”寫入數(shù)據(jù)，并“合并”讀出數(shù)據(jù)。在圖5所示的操作實(shí)施例中，在寫入操作中，通過數(shù)據(jù)線路518進(jìn)入數(shù)據(jù)傳輸電路416的數(shù)據(jù)優(yōu)選在通過寫入緩沖器503后， 被驅(qū)動(dòng)到兩條數(shù)據(jù)路徑上，所述數(shù)據(jù)路徑標(biāo)記為路徑A和路徑B。存儲(chǔ)裝置412的各排同樣也分成兩組，其中一組與路徑A相關(guān)，且另一組與路徑B相關(guān)。如圖3A所示，排A和排C屬于第一組，且排B和排D屬于第二組。因此，排A和排C中的存儲(chǔ)裝置412A、412C通過兩條數(shù)據(jù)路徑中的第一條數(shù)據(jù)路徑連接到數(shù)據(jù)傳輸電路416，且排B和排D中的存儲(chǔ)裝置412B、 412D通過兩條數(shù)據(jù)路徑中的第二條數(shù)據(jù)路徑連接到數(shù)據(jù)傳輸電路416。在其他實(shí)施例中，可通過兩條以上數(shù)據(jù)路徑來驅(qū)動(dòng)寫入數(shù)據(jù)以及合并讀出數(shù)據(jù)。眾所周知，列地址選通(CAS)等待時(shí)間是存儲(chǔ)控制器420通知存儲(chǔ)模塊402訪問選定的排或行中的特定列的時(shí)間與用于或來自于特定列的數(shù)據(jù)位于選定的排或行的輸出針腳上的時(shí)間之間的延遲時(shí)間。存儲(chǔ)模塊可使用該等待時(shí)間來控制數(shù)據(jù)傳輸電路416的運(yùn)行。在等待時(shí)間內(nèi)，地址和控制信號(hào)從存儲(chǔ)控制器420傳送到控制電路430，從而產(chǎn)生控制， 該控制發(fā)送到控制邏輯電路502 (例如，通過線路43 ，隨后對(duì)數(shù)據(jù)傳輸電路416的部件的運(yùn)行進(jìn)行控制。對(duì)于寫入操作，在一項(xiàng)實(shí)施例中，控制電路430在CAS等待時(shí)間內(nèi)將使能控制信號(hào)提供給每個(gè)數(shù)據(jù)傳輸電路416的控制邏輯電路502，借此，控制邏輯電路502選擇路徑A或路徑B來引導(dǎo)數(shù)據(jù)。因此，例如，當(dāng)控制邏輯電路502接收“使能A”信號(hào)時(shí)，路徑A中的第一三態(tài)緩沖器504啟用，并在其輸出端上有效驅(qū)動(dòng)數(shù)據(jù)值，同時(shí)路徑B中的第二三態(tài)緩沖器 506停用，且其輸出端處于高阻抗?fàn)顟B(tài)。在此情況下，數(shù)據(jù)傳輸電路416可沿著路徑A將數(shù)據(jù)引導(dǎo)至第一終端Y1，所述第一終端Yl連接到第一組存儲(chǔ)裝置412，例如排A和排C中的存儲(chǔ)裝置，且只與所述第一組存儲(chǔ)裝置412通信。類似地，如果接收到“使能B”信號(hào)，那么第一三態(tài)緩沖器504打開路徑A，且第二三態(tài)緩沖器506關(guān)閉路徑B，從而將數(shù)據(jù)引導(dǎo)至第二終端Y2，所述第二終端Y2連接到第二組存儲(chǔ)裝置412，例如排B和排D中的存儲(chǔ)裝置，且只與所述第二組存儲(chǔ)裝置412通信。在讀取操作中，數(shù)據(jù)傳輸電路416用作多路復(fù)用電路。例如，在圖5所示的實(shí)施例中，從一排中的存儲(chǔ)裝置412中讀取的數(shù)據(jù)信號(hào)在數(shù)據(jù)傳輸電路416的第一終端Yl或第二終端Y2處接收。將數(shù)據(jù)信號(hào)饋送到多路復(fù)用器508，多路復(fù)用器508選擇一個(gè)數(shù)據(jù)信號(hào)， 并將其路由至其輸出端?？刂七壿嬰娐?02產(chǎn)生選擇信號(hào)以選擇適當(dāng)?shù)臄?shù)據(jù)信號(hào)，且所選擇的數(shù)據(jù)信號(hào)優(yōu)選在通過讀出緩沖器509之后，沿著單條數(shù)據(jù)線路518傳輸至系統(tǒng)存儲(chǔ)控制器420。讀出緩沖器509可為三態(tài)緩沖器，在讀取操作期間，其可由控制邏輯電路502啟用。在另一項(xiàng)實(shí)施例中，多路復(fù)用器508和讀出緩沖器509可組合成一個(gè)部件。在又一項(xiàng)實(shí)施例中，多路復(fù)用器508和讀出緩沖器509的操作被分在兩個(gè)三態(tài)緩沖器上，其中一個(gè)三態(tài)緩沖器用于啟用從Yl到數(shù)據(jù)線路518的值，另一個(gè)三態(tài)緩沖器用于啟用從Y2到數(shù)據(jù)線路518的值。數(shù)據(jù)傳輸電路416在數(shù)據(jù)線路518上呈現(xiàn)來自寫入緩沖器503和讀出緩沖器509 的負(fù)載。寫入緩沖器503相當(dāng)于存儲(chǔ)裝置412中的一個(gè)存儲(chǔ)裝置上的輸入緩沖器，且讀出緩沖器509相當(dāng)于存儲(chǔ)裝置412中的一個(gè)存儲(chǔ)裝置上的輸出緩沖器。因此，數(shù)據(jù)傳輸電路 416呈現(xiàn)給存儲(chǔ)控制器420的負(fù)載實(shí)質(zhì)上與存儲(chǔ)裝置412中的一個(gè)存儲(chǔ)裝置所呈現(xiàn)的負(fù)載相同。類似地，數(shù)據(jù)傳輸電路416在第一終端Yl和第二終端Y2呈現(xiàn)來自多路復(fù)用器508 的以及第一三態(tài)緩沖器504 (位于第一終端Yl上)和第二三態(tài)緩沖器506 (位于第二終端 Y2上)的負(fù)載。在負(fù)載方面，多路復(fù)用器508相當(dāng)于存儲(chǔ)控制器420上的輸入緩沖器，且第一三態(tài)緩沖器504和第二三態(tài)緩沖器506各自相當(dāng)于存儲(chǔ)控制器420上的輸出緩沖器。因此，數(shù)據(jù)傳輸電路416呈現(xiàn)給存儲(chǔ)裝置412的負(fù)載實(shí)質(zhì)上與存儲(chǔ)控制器420所呈現(xiàn)的負(fù)載相同。此外，數(shù)據(jù)傳輸電路416可改進(jìn)在存儲(chǔ)控制器420與存儲(chǔ)裝置412之間傳送的數(shù)據(jù)信號(hào)的質(zhì)量。在沒有數(shù)據(jù)傳輸電路416的情況下，數(shù)據(jù)信號(hào)的波形實(shí)質(zhì)上會(huì)降級(jí)或從來源與接收器(sink)之間所需的形狀失真。例如，信號(hào)質(zhì)量會(huì)因有損耗的傳輸線路特性、傳輸線路段的特性之間的失配、信號(hào)串?dāng)_或電噪聲而降級(jí)。但在讀取方向上，讀出緩沖器509 再生來自存儲(chǔ)裝置412的信號(hào)，從而恢復(fù)所需的信號(hào)波形形狀。類似地，在寫入方向上，第一三態(tài)緩沖器504和第二三態(tài)緩沖器506再生來自存儲(chǔ)控制器420的信號(hào)，從而恢復(fù)所需的信號(hào)波形形狀。再次參閱圖3A，當(dāng)存儲(chǔ)控制器420執(zhí)行讀取或?qū)懭氩僮鲿r(shí)，每個(gè)特定操作針對(duì)的是特定存儲(chǔ)模塊402的排A、B、C和D中的特定一個(gè)排。存儲(chǔ)模塊402中被專門針對(duì)的一個(gè)存儲(chǔ)模塊上的數(shù)據(jù)傳輸電路416用作雙向中繼器/多路復(fù)用器，從而在其從系統(tǒng)存儲(chǔ)控制器420連接到存儲(chǔ)裝置412時(shí)，驅(qū)動(dòng)數(shù)據(jù)信號(hào)。在特定操作中，剩余存儲(chǔ)模塊402上的其他數(shù)據(jù)傳輸電路416停用。例如，在數(shù)據(jù)線路518上進(jìn)入數(shù)據(jù)傳輸電路416的數(shù)據(jù)信號(hào)被驅(qū)動(dòng)到存儲(chǔ)裝置412A和412C或者412B和412C，具體取決于活動(dòng)且被啟用的存儲(chǔ)裝置。數(shù)據(jù)傳輸電路416隨后將信號(hào)從存儲(chǔ)裝置412A、412B、412C、412D多路復(fù)用至系統(tǒng)存儲(chǔ)控制器 420。例如，數(shù)據(jù)傳輸電路416可各自控制半字節(jié)寬的數(shù)據(jù)路徑或字節(jié)寬的數(shù)據(jù)路徑。如上所述，與每個(gè)模塊402相關(guān)的數(shù)據(jù)傳輸電路416可用于合并數(shù)據(jù)讀出信號(hào)并驅(qū)動(dòng)數(shù)據(jù)寫入信號(hào)，從而在系統(tǒng)存儲(chǔ)控制器420與所針對(duì)或選擇的存儲(chǔ)裝置412之間啟用適當(dāng)?shù)臄?shù)據(jù)路徑。這樣，當(dāng)存在四個(gè)四排存儲(chǔ)模塊時(shí)，存儲(chǔ)控制器420承受四個(gè)減載交換電路負(fù)載，而非十六個(gè)存儲(chǔ)裝置負(fù)載。例如，與上文參閱圖1A、圖IB以及圖2A到圖2D所述的傳統(tǒng)系統(tǒng)相比，存儲(chǔ)控制器420上所減少的負(fù)載增強(qiáng)了性能，并降低了存儲(chǔ)系統(tǒng)對(duì)功率的要求?？蓞㈤唸D6進(jìn)一步理解使用數(shù)據(jù)傳輸電路416的存儲(chǔ)模塊的操作，圖6是存儲(chǔ)模塊402的信號(hào)的示例性時(shí)序圖。此時(shí)序圖包括第一到第八時(shí)間周期601到608。如果存儲(chǔ)裝置404為同步存儲(chǔ)器，那么時(shí)間周期601到608中的每個(gè)時(shí)間周期可對(duì)應(yīng)存儲(chǔ)裝置404 的一個(gè)時(shí)鐘周期。第一、第二及第三時(shí)間周期601到603所示為數(shù)據(jù)從存儲(chǔ)控制器401傳送到存儲(chǔ)模塊402的寫入操作。第四時(shí)間周期604是寫入操作與隨后的讀取操作之間的過渡。該時(shí)序圖所示為對(duì)連接到數(shù)據(jù)傳輸電路416的第一終端Yl的第一組存儲(chǔ)裝置412A、412C進(jìn)行的寫入操作，以及對(duì)連接到數(shù)據(jù)傳輸電路416的第二終端Y2的第二組存儲(chǔ)裝置412B、412D 進(jìn)行的寫入操作?；叵肷衔乃龅腃AS等待時(shí)間，每個(gè)寫入操作以流水線方式延長超過兩個(gè)時(shí)間周期。對(duì)第一組存儲(chǔ)裝置412A、412C進(jìn)行的寫入發(fā)生在第一時(shí)間周期601，此時(shí)系統(tǒng)地址和控制信號(hào)440從存儲(chǔ)控制器420傳送到模塊控制器430?？刂齐娐?30對(duì)地址和控制信號(hào)440進(jìn)行評(píng)估，以確定數(shù)據(jù)即將寫入第一組中的存儲(chǔ)裝置412A、412C。在第二時(shí)間周期 602中，控制電路430將控制信號(hào)供應(yīng)給控制邏輯電路502，以啟用第一三態(tài)緩沖器504，并停用第二三態(tài)緩沖器506和讀出緩沖器509。因此，在第二時(shí)間周期602中，數(shù)據(jù)位從數(shù)據(jù)線路518傳送到第一終端Y1，并繼續(xù)傳送到存儲(chǔ)裝置412A、412C。類似地，對(duì)第二組存儲(chǔ)裝置412A、412C進(jìn)行的寫入發(fā)生在第二時(shí)間周期602，此時(shí)系統(tǒng)地址和控制信號(hào)440從存儲(chǔ)控制器420傳送到控制電路430。控制電路430對(duì)地址和控制信號(hào)440進(jìn)行評(píng)估，以確定數(shù)據(jù)即將寫入第二組中的存儲(chǔ)裝置412B、412D。在第三時(shí)間周期603中，控制電路430將控制信號(hào)供應(yīng)給控制邏輯電路502，以啟用第二三態(tài)緩沖器 506，并停用第一三態(tài)緩沖器504和讀出緩沖器509。因此，在第三時(shí)間周期603中，數(shù)據(jù)位從數(shù)據(jù)線路518傳送到第二終端Y2，并繼續(xù)傳送到存儲(chǔ)裝置412B、412D。第五、第六、第七和第八時(shí)間周期605到608說明數(shù)據(jù)從存儲(chǔ)模塊402傳送到存儲(chǔ)控制器420的讀取操作。時(shí)序圖所示為從連接到數(shù)據(jù)傳輸電路416的第一終端Yl的第一組存儲(chǔ)裝置412A、412C進(jìn)行的讀取操作，以及從連接到數(shù)據(jù)傳輸電路416的第二終端Y2的第二組存儲(chǔ)裝置412B、412D進(jìn)行的讀取操作。回想上文所述的CAS等待時(shí)間，每個(gè)讀取操作以流水線方式延長超過兩個(gè)時(shí)間周期。從第一組存儲(chǔ)裝置412A、412C進(jìn)行的讀取發(fā)生在第五時(shí)間周期605，此時(shí)系統(tǒng)地址和控制信號(hào)440從存儲(chǔ)控制器420傳送到控制電路430?？刂齐娐?30對(duì)地址和控制信號(hào)440進(jìn)行評(píng)估，以確定即將從第一組中的存儲(chǔ)裝置412A、412C讀取數(shù)據(jù)。在第六時(shí)間周期606中，控制電路430將控制信號(hào)供應(yīng)給控制邏輯電路502，從而使多路復(fù)用器58選擇來自第一終端Yl的數(shù)據(jù)；啟用讀出緩沖器509 ；以及停用第一三態(tài)緩沖器504和第二三態(tài)緩沖器506。因此，在第六時(shí)間周期606中，數(shù)據(jù)位通過第一終端Yl從存儲(chǔ)裝置412A、412C 傳送到數(shù)據(jù)線路518，并繼續(xù)傳送到存儲(chǔ)控制器420。從第二組存儲(chǔ)裝置412B、412D進(jìn)行的讀取發(fā)生在第七時(shí)間周期607，此時(shí)系統(tǒng)地址和控制信號(hào)440從存儲(chǔ)控制器420傳送到控制電路430?？刂齐娐?30對(duì)地址和控制信號(hào)440進(jìn)行評(píng)估，以確定即將從第二組中的存儲(chǔ)裝置412B、412D讀取數(shù)據(jù)。在第八時(shí)間周期608中，控制電路430將控制信號(hào)供應(yīng)給控制邏輯電路502，從而使多路復(fù)用器508選擇來自第二終端Y2的數(shù)據(jù)；啟用讀出緩沖器509 ；以及停用第一三態(tài)緩沖器504和第二三態(tài)緩沖器506。因此，在第八時(shí)間周期606中，數(shù)據(jù)位通過第二終端Y2從存儲(chǔ)裝置412B、412D 傳送到數(shù)據(jù)線路518，并繼續(xù)傳送到存儲(chǔ)控制器420。上文描述了多個(gè)實(shí)施例。盡管已參考這些具體實(shí)施例描述了本發(fā)明，但這些描述意在說明本發(fā)明，而非限定本發(fā)明。在不脫離所附權(quán)利要求書中所定義的本發(fā)明的真實(shí)范圍或精神的情況下，所屬領(lǐng)域的技術(shù)人員可對(duì)本發(fā)明進(jìn)行各種修改和應(yīng)用。
權(quán)利要求
1.一種存儲(chǔ)模塊，其包括至少一個(gè)印刷電路板；多個(gè)存儲(chǔ)裝置，其以機(jī)械方式耦接到所述至少一個(gè)印刷電路板；控制電路，其以機(jī)械方式耦接到所述至少一個(gè)印刷電路板，所述控制電路可經(jīng)配置以從系統(tǒng)存儲(chǔ)控制器接收控制信號(hào)，并將模塊控制信號(hào)傳輸至所述多個(gè)存儲(chǔ)裝置；以及多個(gè)數(shù)據(jù)傳輸電路，其以機(jī)械方式耦接到所述至少一個(gè)印刷電路板，并且分布在相對(duì)于所述至少一個(gè)印刷電路板的對(duì)應(yīng)位置上，所述多個(gè)數(shù)據(jù)傳輸電路可經(jīng)配置以有效地耦接到所述系統(tǒng)存儲(chǔ)控制器，并且可經(jīng)配置以從所述控制電路接收所述模塊控制信號(hào)，其中所述多個(gè)數(shù)據(jù)傳輸電路中的至少一個(gè)第一數(shù)據(jù)傳輸電路有效地耦接到所述多個(gè)存儲(chǔ)裝置中的至少兩個(gè)存儲(chǔ)裝置，所述多個(gè)數(shù)據(jù)傳輸電路中的至少一個(gè)第二數(shù)據(jù)傳輸電路有效地耦接到所述多個(gè)存儲(chǔ)裝置中的至少兩個(gè)存儲(chǔ)裝置，其中所述至少一個(gè)第一數(shù)據(jù)傳輸電路可經(jīng)配置以響應(yīng)所述模塊控制信號(hào)，從而選擇允許或禁止在所述系統(tǒng)存儲(chǔ)控制器和至少一個(gè)選定的存儲(chǔ)裝置之間進(jìn)行數(shù)據(jù)傳輸，所述至少一個(gè)選定的存儲(chǔ)裝置為有效地耦接到所述至少一個(gè)第一數(shù)據(jù)傳輸電路的所述至少兩個(gè)存儲(chǔ)裝置中的至少一個(gè)選定的存儲(chǔ)裝置，而且所述至少一個(gè)第二數(shù)據(jù)傳輸電路可經(jīng)配置以響應(yīng)所述模塊控制信號(hào)，從而選擇允許或禁止在所述系統(tǒng)存儲(chǔ)控制器和至少一個(gè)選定的存儲(chǔ)裝置之間進(jìn)行數(shù)據(jù)傳輸，所述至少一個(gè)選定的存儲(chǔ)裝置為有效地耦接到所述至少一個(gè)第二數(shù)據(jù)傳輸電路的所述至少兩個(gè)存儲(chǔ)裝置中的至少一個(gè)選定的存儲(chǔ)裝置。
2.根據(jù)權(quán)利要求1所述的存儲(chǔ)模塊，其中所述至少一個(gè)第一數(shù)據(jù)傳輸電路包括字節(jié)緩沖器。
3.根據(jù)權(quán)利要求2所述的存儲(chǔ)模塊，其中所述至少一個(gè)第二數(shù)據(jù)傳輸電路包括字節(jié)緩沖器。
4.根據(jù)權(quán)利要求1所述的存儲(chǔ)模塊，其中所述至少一個(gè)第一數(shù)據(jù)傳輸電路具有與所述至少一個(gè)第一數(shù)據(jù)傳輸電路有效地耦接到的所述至少兩個(gè)存儲(chǔ)裝置中的每個(gè)存儲(chǔ)裝置相同的位寬。
5.根據(jù)權(quán)利要求4所述的存儲(chǔ)模塊，其中所述至少一個(gè)第二數(shù)據(jù)傳輸電路具有與所述至少一個(gè)第二數(shù)據(jù)傳輸電路有效地耦接到的所述至少兩個(gè)存儲(chǔ)裝置中的每個(gè)存儲(chǔ)裝置相同的位寬。
6.根據(jù)權(quán)利要求1所述的存儲(chǔ)模塊，其中所述至少一個(gè)第一數(shù)據(jù)傳輸電路具有第一位寬，且有效地耦接到所述至少一個(gè)第一數(shù)據(jù)傳輸電路的所述至少兩個(gè)存儲(chǔ)裝置中的每個(gè)存儲(chǔ)裝置具有第二位寬，所述第二位寬小于所述第一位寬。
7.根據(jù)權(quán)利要求6所述的存儲(chǔ)模塊，其中所述至少一個(gè)第一數(shù)據(jù)傳輸電路有效地耦接到每排(rank)的兩個(gè)存儲(chǔ)裝置，且所述第一位寬是所述第二位寬的兩倍。
8.根據(jù)權(quán)利要求6所述的存儲(chǔ)模塊，其中所述至少一個(gè)第二數(shù)據(jù)傳輸電路具有第三位寬，且有效地耦接到所述至少一個(gè)第二數(shù)據(jù)傳輸電路的所述至少兩個(gè)存儲(chǔ)裝置的每個(gè)存儲(chǔ)裝置具有第四位寬，所述第四位寬小于所述第三位寬。
9.根據(jù)權(quán)利要求8所述的存儲(chǔ)模塊，其中所述至少一個(gè)第二數(shù)據(jù)傳輸電路有效地耦接到每排的兩個(gè)存儲(chǔ)裝置，且所述第三位寬是所述第四位寬的兩倍。
10.根據(jù)權(quán)利要求1所述的存儲(chǔ)模塊，其中所述至少一個(gè)第一數(shù)據(jù)傳輸電路和所述至少一個(gè)第二數(shù)據(jù)傳輸電路的對(duì)應(yīng)位置彼此隔開。
11.根據(jù)權(quán)利要求10所述的存儲(chǔ)模塊，其中所述至少一個(gè)第一數(shù)據(jù)傳輸電路和所述至少一個(gè)第二數(shù)據(jù)傳輸電路的所述對(duì)應(yīng)位置為沿著所述至少一個(gè)印刷電路板的邊緣，這樣， 所述至少一個(gè)第一數(shù)據(jù)傳輸電路實(shí)質(zhì)上位于所述邊緣和有效地耦接到所述至少一個(gè)第一數(shù)據(jù)傳輸電路的所述至少兩個(gè)存儲(chǔ)裝置中的至少一些存儲(chǔ)裝置之間，且所述至少一個(gè)第二數(shù)據(jù)傳輸電路實(shí)質(zhì)上位于所述邊緣和有效地耦接到所述至少一個(gè)第二數(shù)據(jù)傳輸電路的所述至少兩個(gè)存儲(chǔ)裝置中的至少一些存儲(chǔ)裝置之間。
12.根據(jù)權(quán)利要求11所述的存儲(chǔ)模塊，其中所述至少一個(gè)印刷電路板包括連接器，所述連接器包括多個(gè)電觸點(diǎn)，所述多個(gè)電觸點(diǎn)位于所述至少一個(gè)印刷電路板的所述邊緣上， 且配置成以可拆除方式耦接到計(jì)算機(jī)系統(tǒng)插口的對(duì)應(yīng)觸點(diǎn)。
13.根據(jù)權(quán)利要求1所述的存儲(chǔ)模塊，其中含有所述至少一個(gè)第一數(shù)據(jù)傳輸電路的封裝所處的位置與含有所述至少一個(gè)第二數(shù)據(jù)傳輸電路的封裝所處的位置隔開。
14.根據(jù)權(quán)利要求13所述的存儲(chǔ)模塊，其中所述至少一個(gè)第一數(shù)據(jù)傳輸電路的位置大體上與有效地耦接到所述至少一個(gè)第一數(shù)據(jù)傳輸電路的所述至少兩個(gè)存儲(chǔ)裝置中的一個(gè)或多個(gè)存儲(chǔ)裝置對(duì)齊。
15.根據(jù)權(quán)利要求1所述的存儲(chǔ)模塊，其中所述至少一個(gè)第一數(shù)據(jù)傳輸電路和有效地耦接到所述至少一個(gè)第一數(shù)據(jù)傳輸電路的所述至少兩個(gè)存儲(chǔ)裝置大體上沿著實(shí)質(zhì)上垂直于所述至少一個(gè)印刷電路板的邊緣的線路放置。
16.根據(jù)權(quán)利要求13所述的存儲(chǔ)模塊，其中所述至少一個(gè)第一數(shù)據(jù)傳輸電路的位置大體上偏離由有效地耦接到所述至少一個(gè)第一數(shù)據(jù)傳輸電路的所述至少兩個(gè)存儲(chǔ)裝置的位置確定的線路。
17.根據(jù)權(quán)利要求16所述的存儲(chǔ)模塊，其中所述線路實(shí)質(zhì)上垂直于所述至少一個(gè)印刷電路板的邊緣，且所述至少一個(gè)第一數(shù)據(jù)傳輸電路在大體上沿著所述邊緣的方向上偏離所述線路。
18.一種存儲(chǔ)模塊，其包括多個(gè)存儲(chǔ)裝置；控制器，其經(jīng)配置以從系統(tǒng)存儲(chǔ)控制器接收控制信息，并產(chǎn)生模塊控制信號(hào)；以及多個(gè)電路，其經(jīng)配置以選擇性地將所述多個(gè)存儲(chǔ)裝置與所述系統(tǒng)存儲(chǔ)控制器隔離，其中所述電路響應(yīng)于所述模塊控制信號(hào)而運(yùn)行，從而將寫入數(shù)據(jù)從所述系統(tǒng)存儲(chǔ)控制器驅(qū)動(dòng)到所述多個(gè)存儲(chǔ)裝置，且將來自所述多個(gè)存儲(chǔ)裝置的讀出數(shù)據(jù)合并到所述系統(tǒng)存儲(chǔ)控制器，其中所述電路分布在彼此隔開的對(duì)應(yīng)位置上。
19.根據(jù)權(quán)利要求18所述的存儲(chǔ)模塊，其中所述多個(gè)電路包含在多個(gè)封裝中，所述多個(gè)封裝處于彼此隔開的位置上。
20.根據(jù)權(quán)利要求19所述的存儲(chǔ)模塊，其中所述多個(gè)存儲(chǔ)裝置、所述控制器以及所述多個(gè)電路以機(jī)械方式耦接到具有邊緣的印刷電路板，其中所述封裝沿著所述邊緣放置，且位于所述邊緣和所述多個(gè)存儲(chǔ)裝置之間。
21.根據(jù)權(quán)利要求18所述的存儲(chǔ)模塊，其中所述電路包括字節(jié)緩沖器。
22.根據(jù)權(quán)利要求18所述的存儲(chǔ)模塊，其中所述多個(gè)電路中的每個(gè)電路包括數(shù)據(jù)終端，其經(jīng)配置以有效地耦接到所述系統(tǒng)存儲(chǔ)控制器；第一存儲(chǔ)終端，其經(jīng)配置以有效地耦接到所述多個(gè)存儲(chǔ)裝置中的第一組存儲(chǔ)裝置；以及第二存儲(chǔ)終端，其經(jīng)配置以有效地耦接到所述多個(gè)存儲(chǔ)裝置中的第二組存儲(chǔ)裝置； 其中，當(dāng)所述電路驅(qū)動(dòng)寫入數(shù)據(jù)時(shí)，所述數(shù)據(jù)終端有效地耦接到所述第一存儲(chǔ)終端和所述第二存儲(chǔ)終端中的一個(gè)存儲(chǔ)終端；以及其中，當(dāng)所述電路合并讀出數(shù)據(jù)時(shí)，所述第一存儲(chǔ)終端和所述第二存儲(chǔ)終端中的一個(gè)存儲(chǔ)終端有效地耦接到所述數(shù)據(jù)終端。
23.根據(jù)權(quán)利要求18所述的存儲(chǔ)模塊，其中所述存儲(chǔ)模塊是雙列直插式存儲(chǔ)模塊。
24.根據(jù)權(quán)利要求18所述的存儲(chǔ)模塊，其中所述多個(gè)存儲(chǔ)裝置包括一個(gè)或多個(gè)同步動(dòng)態(tài)隨機(jī)存取存儲(chǔ)裝置。
25.一種操作包括多個(gè)存儲(chǔ)裝置的存儲(chǔ)模塊的方法，所述方法包括在計(jì)算機(jī)系統(tǒng)存儲(chǔ)控制器與所述存儲(chǔ)模塊的所述多個(gè)存儲(chǔ)裝置之間的數(shù)據(jù)線路上提供數(shù)據(jù)傳輸電路，所述數(shù)據(jù)傳輸電路包括字節(jié)緩沖器；在寫入操作期間，使所述數(shù)據(jù)傳輸電路通過多條路徑中的一條路徑將數(shù)據(jù)信號(hào)從所述計(jì)算機(jī)系統(tǒng)存儲(chǔ)控制器驅(qū)動(dòng)到所述存儲(chǔ)模塊的所述存儲(chǔ)裝置；以及在讀取操作期間，使所述數(shù)據(jù)傳輸電路合并來自所述存儲(chǔ)模塊的所述存儲(chǔ)裝置的多個(gè)數(shù)據(jù)信號(hào)，并將所合并的數(shù)據(jù)信號(hào)驅(qū)動(dòng)到所述計(jì)算機(jī)系統(tǒng)存儲(chǔ)控制器。
26.根據(jù)權(quán)利要求25所述的方法，進(jìn)一步包括提供控制器，所述控制器經(jīng)配置以從所述計(jì)算機(jī)系統(tǒng)存儲(chǔ)控制器接收控制信息，并響應(yīng)于所述控制信息，產(chǎn)生至少一個(gè)模塊控制信號(hào)，其中使所述數(shù)據(jù)傳輸電路驅(qū)動(dòng)數(shù)據(jù)信號(hào)包括將所述至少一個(gè)模塊控制信號(hào)從所述控制器傳輸?shù)剿鰯?shù)據(jù)傳輸電路。
27.根據(jù)權(quán)利要求25所述的方法，進(jìn)一步包括提供控制器，所述控制器經(jīng)配置以從所述計(jì)算機(jī)系統(tǒng)存儲(chǔ)控制器接收控制信息，并響應(yīng)于所述控制信息，產(chǎn)生至少一個(gè)模塊控制信號(hào)，其中使所述數(shù)據(jù)傳輸電路合并多個(gè)數(shù)據(jù)信號(hào)包括將所述至少一個(gè)模塊控制信號(hào)從所述控制器傳輸?shù)剿鰯?shù)據(jù)傳輸電路。
28.一種存儲(chǔ)模塊，其包括 多個(gè)存儲(chǔ)裝置；控制器，其經(jīng)配置以從系統(tǒng)存儲(chǔ)控制器接收控制信息，并產(chǎn)生模塊控制信號(hào)；以及交換電路，其經(jīng)配置以使所述多個(gè)存儲(chǔ)裝置與所述系統(tǒng)存儲(chǔ)控制器隔離，其中所述交換電路響應(yīng)于所述模塊控制信號(hào)而運(yùn)行，從而將寫入數(shù)據(jù)從所述系統(tǒng)存儲(chǔ)控制器驅(qū)動(dòng)到所述多個(gè)存儲(chǔ)裝置，且將來自所述多個(gè)存儲(chǔ)裝置的讀出數(shù)據(jù)合并到所述系統(tǒng)存儲(chǔ)控制器。
29.根據(jù)權(quán)利要求觀所述的存儲(chǔ)模塊，其中所述多個(gè)存儲(chǔ)裝置包括第一排中所述多個(gè)存儲(chǔ)裝置中的第一組存儲(chǔ)裝置，以及第二排中所述多個(gè)存儲(chǔ)裝置中的第二組存儲(chǔ)裝置。
30.根據(jù)權(quán)利要求四所述的存儲(chǔ)模塊，其中所述多個(gè)存儲(chǔ)裝置進(jìn)一步包括第三排中所述多個(gè)存儲(chǔ)裝置中的第三組存儲(chǔ)裝置，以及第四排中所述多個(gè)存儲(chǔ)裝置中的第四組存儲(chǔ)裝置，且其中所述第一排的數(shù)據(jù)線路連接到所述第一排的數(shù)據(jù)線路以及所述交換電路，且所述第二排的數(shù)據(jù)線路連接到所述第四排的數(shù)據(jù)線路以及所述交換電路。
31.根據(jù)權(quán)利要求四所述的存儲(chǔ)模塊，其中所述交換電路包括 數(shù)據(jù)終端，其用于耦接到所述系統(tǒng)存儲(chǔ)控制器；第一存儲(chǔ)終端，其耦接到所述多個(gè)存儲(chǔ)裝置中的所述第一組存儲(chǔ)裝置；以及第二存儲(chǔ)終端，其耦接到所述多個(gè)存儲(chǔ)裝置中的所述第二組存儲(chǔ)裝置； 其中，當(dāng)所述交換電路驅(qū)動(dòng)寫入數(shù)據(jù)時(shí)，所述數(shù)據(jù)終端耦接到所述第一存儲(chǔ)終端和所述第二存儲(chǔ)終端中的一個(gè)存儲(chǔ)終端；以及其中，當(dāng)所述交換電路合并讀出數(shù)據(jù)時(shí)，所述第一存儲(chǔ)終端和所述第二存儲(chǔ)終端中的一個(gè)存儲(chǔ)終端耦接到所述數(shù)據(jù)終端。
32.根據(jù)權(quán)利要求31所述的存儲(chǔ)模塊，其中所述交換電路進(jìn)一步包括 讀出緩沖器，其經(jīng)配置以有條件地驅(qū)動(dòng)所述數(shù)據(jù)終端；第一三態(tài)緩沖器，其經(jīng)配置以有條件地驅(qū)動(dòng)所述第一存儲(chǔ)終端；以及第二三態(tài)緩沖器，其經(jīng)配置以有條件地驅(qū)動(dòng)所述第二存儲(chǔ)終端。
33.根據(jù)權(quán)利要求32所述的存儲(chǔ)模塊，其中所述交換電路進(jìn)一步包括寫入緩沖器，其經(jīng)配置以從所述數(shù)據(jù)終端接收數(shù)據(jù)信號(hào)，并將所接收的數(shù)據(jù)信號(hào)供應(yīng)給所述第一三態(tài)緩沖器和所述第二三態(tài)緩沖器；多路復(fù)用器，其經(jīng)配置以從所述第一存儲(chǔ)終端接收數(shù)據(jù)信號(hào)，并從所述第二存儲(chǔ)終端接收數(shù)據(jù)信號(hào)，然后將所選擇的數(shù)據(jù)信號(hào)供應(yīng)給所述讀出緩沖器，所述所選擇的數(shù)據(jù)信號(hào)是在從所述第一存儲(chǔ)終端接收的所述數(shù)據(jù)信號(hào)和從所述第二存儲(chǔ)終端接收的所述數(shù)據(jù)信號(hào)中選擇的。
34.根據(jù)權(quán)利要求四所述的存儲(chǔ)模塊，其中所述存儲(chǔ)模塊經(jīng)配置以將所述第一排和所述第二排組合成一個(gè)邏輯存儲(chǔ)排。
35.根據(jù)權(quán)利要求觀所述的存儲(chǔ)模塊，其中所述存儲(chǔ)模塊是雙列直插式存儲(chǔ)模塊。
36.根據(jù)權(quán)利要求觀所述的存儲(chǔ)模塊，其中所述存儲(chǔ)裝置包括同步動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器。
37.根據(jù)權(quán)利要求觀所述的存儲(chǔ)模塊，其中所述交換電路經(jīng)配置以重塑信號(hào)波形。
38.根據(jù)權(quán)利要求觀所述的存儲(chǔ)模塊，其中所述控制器包括寄存器，用于鎖存來自所述存儲(chǔ)控制器的地址和控制信號(hào)。
39.一種操作包括多個(gè)存儲(chǔ)裝置的存儲(chǔ)模塊的方法，所述方法包括在計(jì)算機(jī)系統(tǒng)存儲(chǔ)控制器與所述存儲(chǔ)模塊的所述多個(gè)存儲(chǔ)裝置之間的數(shù)據(jù)線路上提供減載交換電路；在寫入操作期間，使所述減載交換電路通過多條路徑中的一條路徑將數(shù)據(jù)信號(hào)從所述計(jì)算機(jī)系統(tǒng)存儲(chǔ)控制器驅(qū)動(dòng)到所述存儲(chǔ)模塊的所述存儲(chǔ)裝置；以及在讀取操作期間，使所述減載交換電路合并來自所述存儲(chǔ)模塊的所述存儲(chǔ)裝置的多個(gè)數(shù)據(jù)信號(hào)，并將所合并的數(shù)據(jù)信號(hào)驅(qū)動(dòng)到所述計(jì)算機(jī)系統(tǒng)存儲(chǔ)控制器。
40.根據(jù)權(quán)利要求39所述的方法，其中所述減載交換電路的啟用包括從所述計(jì)算機(jī)系統(tǒng)存儲(chǔ)控制器提取控制信息，以將使能(enable)控制信號(hào)提供給所述減載交換電路。
41.根據(jù)權(quán)利要求39所述的方法，其中在寫入操作期間，使所述減載交換電路通過多條路徑中的一條路徑將數(shù)據(jù)信號(hào)從所述計(jì)算機(jī)系統(tǒng)存儲(chǔ)控制器驅(qū)動(dòng)到所述存儲(chǔ)模塊的所述存儲(chǔ)裝置包括，在所述數(shù)據(jù)信號(hào)上執(zhí)行再生緩沖功能。
42.根據(jù)權(quán)利要求39所述的方法，其中在讀取操作期間，使所述減載交換電路合并來自所述存儲(chǔ)模塊的所述存儲(chǔ)裝置的多個(gè)數(shù)據(jù)信號(hào)并將所合并的數(shù)據(jù)信號(hào)驅(qū)動(dòng)到所述計(jì)算機(jī)系統(tǒng)存儲(chǔ)控制器包括，對(duì)來自所述存儲(chǔ)模塊的所述存儲(chǔ)裝置的數(shù)據(jù)信號(hào)執(zhí)行多路復(fù)用功能。
43.根據(jù)權(quán)利要求39所述的方法，進(jìn)一步包括將兩個(gè)或兩個(gè)以上物理存儲(chǔ)排組合成一個(gè)邏輯存儲(chǔ)排。
44.根據(jù)權(quán)利要求43所述的方法，其中可使用來自所述計(jì)算機(jī)系統(tǒng)存儲(chǔ)控制器的單芯片選擇信號(hào)訪問所述兩個(gè)或兩個(gè)以上物理存儲(chǔ)排。
全文摘要
本發(fā)明提供一種使用一個(gè)或多個(gè)存儲(chǔ)模塊的存儲(chǔ)系統(tǒng)和方法。存儲(chǔ)模塊(400)包括多個(gè)存儲(chǔ)裝置(412)以及一個(gè)控制器(430)，所述控制器(430)經(jīng)配置以從系統(tǒng)存儲(chǔ)控制器(420)接收控制信息(440)，并產(chǎn)生模塊控制信號(hào)(442)。所述存儲(chǔ)模塊進(jìn)一步包括多個(gè)電路，例如字節(jié)緩沖器(416)，所述電路經(jīng)配置以選擇性地將所述多個(gè)存儲(chǔ)裝置與所述系統(tǒng)控制器隔離。所述電路可響應(yīng)于所述模塊控制信號(hào)而運(yùn)行，以便將寫入數(shù)據(jù)從所述系統(tǒng)存儲(chǔ)控制器驅(qū)動(dòng)到所述多個(gè)存儲(chǔ)裝置，并將來自所述多個(gè)存儲(chǔ)裝置的讀出數(shù)據(jù)合并到所述系統(tǒng)存儲(chǔ)控制器中。所述電路分布在彼此隔開的對(duì)應(yīng)位置上。
文檔編號(hào)G11C5/06GK102576565SQ201080039043
公開日2012年7月11日 申請(qǐng)日期2010年7月1日 優(yōu)先權(quán)日2009年7月16日
發(fā)明者李 鉉, 雅耶斯·R·巴克塔 申請(qǐng)人:奈特力斯股份有限公司