專利名稱：存儲(chǔ)裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種存儲(chǔ)裝置，非易失地存儲(chǔ)從計(jì)算機(jī)等傳輸?shù)臄?shù)據(jù)。
背景技術(shù)：
以往，作為與計(jì)算機(jī)連接的存儲(chǔ)裝置，內(nèi)置快閃存儲(chǔ)器的存儲(chǔ)卡被用于各種各樣的用途(例如參照專利文獻(xiàn)1)。另外，近年來(lái)，利用被稱為SSD(Solid State Drive:固態(tài)驅(qū)動(dòng)器)的具備大容量的快閃存儲(chǔ)器的存儲(chǔ)裝置來(lái)代替以往的硬盤裝置的情況增多。 通常利用 USB(Universal Serial Bus 通用串行總線)、SATA(Serial ATA 串行 ΑΤΑ)、 PATA (Parallel ΑΤΑ:并行ΑΤΑ)這樣的接口將SSD連接在計(jì)算機(jī)上。在SSD中，也存在具備多種這些接口的SSD。在上述接口中、例如在USB (USB2. 0)中，能夠通過(guò)USB線纜提供給SSD等周邊設(shè)備的電流值被定為小于等于500mA(在USB3. 0中為900mA)。與此相對(duì)地，在SATA、PATA之間， 沒有特別地設(shè)定限制。這樣，在將計(jì)算機(jī)與SSD進(jìn)行連接的接口中，各自的供電能力存在差異，因此，在過(guò)去，具備多種接口的SSD需要配合供電能力最低的接口來(lái)進(jìn)行功耗的設(shè)計(jì)。因此，例如， 雖然以快閃存儲(chǔ)器、控制器的規(guī)格來(lái)說(shuō)能夠進(jìn)行高速動(dòng)作，但是有時(shí)為了降低功耗，不得不使它們低速動(dòng)作。這種問(wèn)題不限于SSD，而是能夠連接供電能力不同的多個(gè)接口的全部裝置所共有的問(wèn)題。專利文獻(xiàn)1 日本特開2008-33379號(hào)公報(bào)

發(fā)明內(nèi)容
發(fā)明要解決的問(wèn)題考慮到這種問(wèn)題，本發(fā)明要解決的課題是提供一種能夠根據(jù)所連接的接口的供電能力來(lái)使存儲(chǔ)裝置進(jìn)行動(dòng)作的技術(shù)。用于解決問(wèn)題的方案本發(fā)明是為了解決上述課題的至少一部分而完成的，能夠?qū)崿F(xiàn)為下面的方式或應(yīng)用例。[應(yīng)用例1]一種存儲(chǔ)裝置，具備存儲(chǔ)部，其能夠非易失地存儲(chǔ)數(shù)據(jù)；第一連接部， 其能夠連接具有第一供電能力的第一接口并能夠從該第一接口接受使該存儲(chǔ)裝置進(jìn)行動(dòng)作的電力；第二連接部，其能夠連接具有第二供電能力的第二接口并能夠從該第二接口接受使該存儲(chǔ)裝置進(jìn)行動(dòng)作的電力；辨別部，其辨別經(jīng)由上述第一連接部或上述第二連接部而被連接的接口的種類；以及控制部，其根據(jù)所辨別出的上述接口的種類來(lái)調(diào)整上述存儲(chǔ)部的功耗。在這種結(jié)構(gòu)的存儲(chǔ)裝置中，辨別通過(guò)第一連接部或第二連接部進(jìn)行連接的接口的種類，根據(jù)所辨別出的接口的種類來(lái)調(diào)整上述存儲(chǔ)部的功耗。因此，能夠根據(jù)所連接的接口的供電能力來(lái)使存儲(chǔ)裝置進(jìn)行動(dòng)作。此外，第一連接部和第二連接部可以物理上相分離，也可以以能夠連接第一連接部和第二連接部這兩者的方式而在物理上共用。[應(yīng)用例2]根據(jù)應(yīng)用例1所述的存儲(chǔ)裝置，具備多個(gè)上述存儲(chǔ)部，上述控制部能夠同時(shí)訪問(wèn)上述多個(gè)存儲(chǔ)部中的兩個(gè)以上的存儲(chǔ)部來(lái)讀寫數(shù)據(jù)，該控制部根據(jù)所辨別出的上述接口的種類來(lái)變更對(duì)上述多個(gè)存儲(chǔ)部同時(shí)進(jìn)行訪問(wèn)的同時(shí)訪問(wèn)數(shù)量，由此調(diào)整上述功
^^ ο如果是這種結(jié)構(gòu)，則能夠通過(guò)增減對(duì)多個(gè)存儲(chǔ)部的同時(shí)訪問(wèn)數(shù)量來(lái)調(diào)整功耗。此外，“同時(shí)訪問(wèn)”不僅指在完全相同的定時(shí)進(jìn)行訪問(wèn)，也包括以能夠?qū)Χ鄠€(gè)存儲(chǔ)部并行地讀寫數(shù)據(jù)的方式在連續(xù)的定時(shí)進(jìn)行訪問(wèn)。[應(yīng)用例3]根據(jù)應(yīng)用例2所述的存儲(chǔ)裝置，其特征在于，上述第一供電能力高于上述第二供電能力，在所辨別出的上述接口的種類為上述第一接口的情況下，上述控制部使上述同時(shí)訪問(wèn)數(shù)量多于連接第二接口的情況下的同時(shí)訪問(wèn)數(shù)量。如果是這種結(jié)構(gòu)，則能夠?qū)τ诠╇娔芰υ礁叩慕涌谑箤?duì)多個(gè)存儲(chǔ)部的同時(shí)訪問(wèn)數(shù)量越多，因此能夠提高數(shù)據(jù)的讀寫速度。[應(yīng)用例4]根據(jù)應(yīng)用例2或3所述的存儲(chǔ)裝置，其特征在于，上述控制部將數(shù)據(jù)分散并按順序?qū)懭氲缴鲜龆鄠€(gè)存儲(chǔ)部，不論所辨別出的上述接口的種類是哪一個(gè)種類，該控制部都不變更上述順序而對(duì)上述多個(gè)存儲(chǔ)部寫入被分散的數(shù)據(jù)。如果是這種結(jié)構(gòu)，則不論連接第一接口和第二接口中的哪一個(gè)接口，控制部都能夠以相同的順序?qū)Χ鄠€(gè)存儲(chǔ)部進(jìn)行數(shù)據(jù)的讀寫。因此，在已將數(shù)據(jù)分散寫入到多個(gè)存儲(chǔ)部的狀態(tài)下，即使變更所連接的接口，也不必進(jìn)行特別的地址轉(zhuǎn)換等處理就能夠正常地進(jìn)行數(shù)據(jù)的讀寫。[應(yīng)用例5]根據(jù)應(yīng)用例2至4中的任一項(xiàng)所述的存儲(chǔ)裝置，其特征在于，上述控制部使不進(jìn)行數(shù)據(jù)的讀寫的存儲(chǔ)部處于待機(jī)狀態(tài)。如果是這種結(jié)構(gòu)，則不進(jìn)行數(shù)據(jù)讀寫的存儲(chǔ)部處于待機(jī)狀態(tài)，因此在連接同時(shí)訪問(wèn)數(shù)量變少的接口時(shí)，尤其能夠有效降低功耗。[應(yīng)用例6]根據(jù)應(yīng)用例1至5中的任一項(xiàng)所述的存儲(chǔ)裝置，其特征在于，上述辨別部通過(guò)檢測(cè)上述第一連接部所具備的電源輸入端子和上述第二連接部所具備的電源輸入端子中的至少一方電源輸入端子的電壓來(lái)進(jìn)行上述辨別。如果是這種結(jié)構(gòu)，則通過(guò)檢測(cè)提供給第一連接部或第二連接部的電源電壓就能夠直接辨別所連接的接口的種類。[應(yīng)用例7]根據(jù)應(yīng)用例1至5中的任一項(xiàng)所述的存儲(chǔ)裝置，其特征在于，上述辨別部通過(guò)分析從經(jīng)由上述第一連接部或上述第二連接部而被連接的接口接收到的信號(hào)的協(xié)議來(lái)進(jìn)行上述辨別。如果是這種結(jié)構(gòu)，則例如在物理上共用第一連接部和第二連接部的電源端子的情況下等，不根據(jù)電源電壓就能夠辨別所連接的接口的種類。[應(yīng)用例8]根據(jù)應(yīng)用例7所述的存儲(chǔ)裝置，其特征在于，上述控制部在上述辨別部的辨別結(jié)束之前限制對(duì)上述多個(gè)存儲(chǔ)部同時(shí)進(jìn)行訪問(wèn)的同時(shí)訪問(wèn)數(shù)量。如果是這種結(jié)構(gòu)，在連接供電能力較低的接口時(shí)，能夠抑制該協(xié)議分析過(guò)程中功
耗較高。本發(fā)明除了作為上述存儲(chǔ)裝置的結(jié)構(gòu)以外，還能夠構(gòu)成為存儲(chǔ)裝置的控制方法、用于控制存儲(chǔ)裝置的計(jì)算機(jī)程序。計(jì)算機(jī)程序也可以記錄于計(jì)算機(jī)所能夠讀取的記錄介質(zhì)中。作為記錄介質(zhì)，例如能夠利用磁盤、光盤、存儲(chǔ)卡、硬盤等各種介質(zhì)。


圖1是表示作為本發(fā)明的第一實(shí)施例的SSD的概要結(jié)構(gòu)的說(shuō)明圖。圖2是表示通過(guò)交錯(cuò)控制對(duì)多個(gè)快閃存儲(chǔ)器同時(shí)寫入數(shù)據(jù)的動(dòng)作概要的說(shuō)明圖。圖3是管理表的一例的圖。圖4是表示快閃存儲(chǔ)器的訪問(wèn)順序的圖。圖5是表示SSD的啟動(dòng)序列的流程圖。圖6是表示與動(dòng)作模式相應(yīng)的快閃存儲(chǔ)器的動(dòng)作狀態(tài)的例的時(shí)序圖。圖7是表示管理表的其它例的圖。圖8是表示快閃存儲(chǔ)器的其它訪問(wèn)順序的圖。圖9是表示作為本發(fā)明的第二實(shí)施例的SSD的概要結(jié)構(gòu)的說(shuō)明圖。圖10是表示第二實(shí)施例中的SSD的啟動(dòng)序列的流程圖。圖11是表示第一變形例中的SSD的概要結(jié)構(gòu)的說(shuō)明圖。附圖標(biāo)記說(shuō)明10 主控制器；12 =CPU ；14 =ROM ； 16 =RAM ；18 :USB 控制電路；20 :SATA 控制電路； 22 接口辨別電路；24 緩沖控制電路；26 閃存控制電路；28 內(nèi)部總線；30 快閃存儲(chǔ)器； 40 、40b =USB連接器；41、41b、51 數(shù)據(jù)信號(hào)線；42 肖特基勢(shì)壘二極管；43、53 電源線； 44、54 電阻器；50 :SATA 連接器；60 緩沖存儲(chǔ)器；100、100b、100c =SSD ；FffU Ffflb =USBffi 固件；MT、MT2 管理表；Vcc 電源線。
具體實(shí)施例方式下面，基于實(shí)施例來(lái)說(shuō)明本發(fā)明的實(shí)施方式。A.第一實(shí)施例圖1是表示作為本發(fā)明的第一實(shí)施例的SSD的概要結(jié)構(gòu)的說(shuō)明圖。本實(shí)施例的 SSD 100是與個(gè)人計(jì)算機(jī)等的主機(jī)裝置(未圖示)連接來(lái)進(jìn)行使用的輔助存儲(chǔ)裝置，具備主控制器10、多個(gè)快閃存儲(chǔ)器30、USB連接器40、SATA連接器50以及緩沖存儲(chǔ)器60。主控制器10在內(nèi)部具備CPU 12、ROM 14、RAM 16、USB控制電路18、SATA控制電路20、接口辨別電路22以及緩沖控制電路24，還具備八個(gè)閃存控制電路沈(第一至第八閃存控制電路)。它們通過(guò)內(nèi)部總線觀而相互連接。在USB控制電路18上，通過(guò)一組(D+、D_)數(shù)據(jù)信號(hào)線41連接USB連接器40。USB 控制電路18與通過(guò)USB連接器40而連接的主機(jī)裝置之間進(jìn)行基于USB2. 0標(biāo)準(zhǔn)的數(shù)據(jù)的輸入輸出。在USB2. 0標(biāo)準(zhǔn)下，能夠以最大480Mbps的通信速度與主機(jī)裝置進(jìn)行數(shù)據(jù)的輸入輸出。此外，在本實(shí)施例中，設(shè)為USB控制電路18基于USB2. 0標(biāo)準(zhǔn)來(lái)進(jìn)行與主機(jī)的通信， 但是也可以設(shè)為利用其它版本的USB標(biāo)準(zhǔn)來(lái)進(jìn)行通信。在SATA控制電路20上，通過(guò)兩組(A+、A_、B+、B_)數(shù)據(jù)信號(hào)線41連接SATA連接器50。SATA控制電路20與通過(guò)SATA連接器50而連接的主機(jī)裝置之間進(jìn)行基于SATA2標(biāo)準(zhǔn)的數(shù)據(jù)的輸入輸出。在SATA2標(biāo)準(zhǔn)下，能夠以最大3. OGbps的通信速度與主機(jī)裝置進(jìn)行數(shù)據(jù)的輸入輸出。此外，在本實(shí)施例中，設(shè)為SATA控制電路20基于SATA2標(biāo)準(zhǔn)來(lái)進(jìn)行與主機(jī)的通信，但是也可以設(shè)為利用其它版本的SATA標(biāo)準(zhǔn)來(lái)進(jìn)行通信。另外，在本申請(qǐng)中，設(shè)為 SATA標(biāo)準(zhǔn)中也包括eSATA標(biāo)準(zhǔn)。USB連接器40和SATA連接器50上分別包含用于從主機(jī)裝置接受電力供給的電源輸入端子。對(duì)USB連接器40提供電壓5V、最大電流500mA的電力，對(duì)SATA連接器50提供電壓5V的電力(對(duì)電流沒有限制)。與USB連接器40的電源輸入端子相連接的電源線 43和與SATA連接器50的電源輸入端子相連接的電源線53分別通過(guò)用于防止電流相互入侵的肖特基勢(shì)壘二極管42、52而連接在SSD 100的電源線Vcc上。該電源線Vcc上連接有主控制器10、快閃存儲(chǔ)器30、緩沖存儲(chǔ)器60的電源輸入端子。接口辨別電路22是用于辨別將SSD 100與主機(jī)裝置之間進(jìn)行連接的接口的種類的電路。接口辨別電路22上分別連接有電源線43和電源線53，該電源線43與USB連接器40的電源輸入端子相連接，該電源線53與SATA連接器50的電源輸入端子相連接。在通過(guò)USB的電源線43輸入了規(guī)定的電壓值(例如3V)以上的電壓的情況下，接口辨別電路 22辨別為SSD 100與主機(jī)裝置的連接接口為USB。另外，在通過(guò)SATA的電源線53輸入了規(guī)定的電壓值以上的電壓的情況下，接口辨別電路22辨別為連接接口為SATA。接口辨別電路22將表示辨別結(jié)果的辨別信號(hào)通知到CPU 12。此外，為了防止接口辨別電路22在端子釋放時(shí)產(chǎn)生誤動(dòng)作，各個(gè)電源線43、53通過(guò)電阻器4454接地。八個(gè)閃存控制電路沈上通過(guò)數(shù)據(jù)總線、芯片使能(Chip Enable)信號(hào)線、就緒/忙 (Ready/Busy)信號(hào)線而各連接有四個(gè)NAND型快閃存儲(chǔ)器30。其中數(shù)據(jù)總線為四個(gè)快閃存儲(chǔ)器30所共同使用的共用總線。將這樣對(duì)數(shù)據(jù)總線進(jìn)行共用的閃存控制電路沈與多個(gè)快閃存儲(chǔ)器30的組稱為“信道(Channel) ”。閃存控制電路沈通過(guò)芯片使能信號(hào)線對(duì)訪問(wèn)對(duì)象的快閃存儲(chǔ)器30輸出芯片使能信號(hào)，由此選擇要進(jìn)行訪問(wèn)的快閃存儲(chǔ)器30。然后，通過(guò)就緒/忙信號(hào)線從快閃存儲(chǔ)器30獲取就緒信號(hào)或忙信號(hào)，由此辨別各快閃存儲(chǔ)器30的動(dòng)作狀態(tài)，從而進(jìn)行實(shí)際的數(shù)據(jù)寫入控制、數(shù)據(jù)讀出控制。本實(shí)施例的閃存控制電路26能夠進(jìn)行對(duì)各自所連接的四個(gè)快閃存儲(chǔ)器30并行地進(jìn)行數(shù)據(jù)寫入的交錯(cuò)(Interleave)控制。 因而，本實(shí)施例的主控制器10能夠利用八個(gè)信道的每一個(gè)對(duì)四個(gè)快閃存儲(chǔ)器30進(jìn)行交錯(cuò)控制，因此最多能夠使32個(gè)快閃存儲(chǔ)器30同時(shí)并行地進(jìn)行動(dòng)作。圖2是表示通過(guò)交錯(cuò)控制對(duì)多個(gè)快閃存儲(chǔ)器30同時(shí)寫入數(shù)據(jù)的動(dòng)作概要的說(shuō)明圖。在該圖2中，輸出了對(duì)連接在兩個(gè)信道(信道1、幻上的計(jì)八個(gè)快閃存儲(chǔ)器30 (快閃存儲(chǔ)器Al A4、B1 B4)同時(shí)寫入數(shù)據(jù)的例。信道1和信道2是由相互獨(dú)立的閃存控制電路沈驅(qū)動(dòng)的，因此如圖2所示，能夠使信道1和信道2完全同時(shí)地進(jìn)行動(dòng)作。與此相對(duì)，一個(gè)信道內(nèi)的四個(gè)快閃存儲(chǔ)器30共用數(shù)據(jù)總線，因此閃存控制電路沈?qū)r(shí)間一點(diǎn)點(diǎn)地錯(cuò)開來(lái)順序地將寫入數(shù)據(jù)加載到快閃存儲(chǔ)器30內(nèi)的頁(yè)寄存器電路中。當(dāng)數(shù)據(jù)被加載到快閃存儲(chǔ)器30內(nèi)的頁(yè)寄存器電路中時(shí)，各快閃存儲(chǔ)器30分別進(jìn)行從頁(yè)寄存器電路向存儲(chǔ)器單元陣列的實(shí)際的數(shù)據(jù)寫入。一般來(lái)說(shuō)，向快閃存儲(chǔ)器30加載數(shù)據(jù)時(shí)間比快閃存儲(chǔ)器30內(nèi)的實(shí)際的寫入時(shí)間短。因此，在交錯(cuò)控制下，通過(guò)使對(duì)各快閃存儲(chǔ)器30的數(shù)據(jù)加載時(shí)間不重復(fù)而使物理的數(shù)據(jù)寫入時(shí)間重復(fù)，從而能夠?qū)Χ鄠€(gè)快閃存儲(chǔ)器30同時(shí)并行地寫入數(shù)據(jù)。緩沖控制電路圖1)是控制對(duì)由DRAM等構(gòu)成的緩沖存儲(chǔ)器60的數(shù)據(jù)讀出和數(shù)據(jù)寫入的電路。眾所周知，對(duì)快閃存儲(chǔ)器30的數(shù)據(jù)寫入和數(shù)據(jù)讀出是以由多位(例如2112字節(jié))組成的頁(yè)為單位進(jìn)行的，而刪除是以由多頁(yè)(例如64頁(yè))組成的塊為單位進(jìn)行的。另外，對(duì)于快閃存儲(chǔ)器30來(lái)說(shuō)，無(wú)法直接進(jìn)行數(shù)據(jù)的覆蓋，而需要先暫且刪除然后進(jìn)行寫入。因此，在要將數(shù)據(jù)覆蓋到快閃存儲(chǔ)器30時(shí)，CPU 12將包含寫入對(duì)象的區(qū)域的塊暫時(shí)讀出并轉(zhuǎn)存到緩沖存儲(chǔ)器60內(nèi)，之后進(jìn)行該塊的刪除。然后，在緩沖存儲(chǔ)器60內(nèi)進(jìn)行所需的重寫處理，重新寫回到已刪除的塊。ROM 14中存儲(chǔ)有USB用固件FWl和SATA用固件FW2。在啟動(dòng)SSD 100時(shí)，CPU 12 根據(jù)由接口辨別電路22辨別出的連接接口來(lái)選擇從ROM 14加載到RAM 16的固件。具體地說(shuō)，如果接口辨另U電路22辨別出連接接口是USB，則CPU 12從ROM 14加載USB固件Fffl, 如果辨別出連接接口是SATA，則從ROM 14加載SATA固件FW2。CPU 12按照加載到RAM 16 的這些固件來(lái)通過(guò)USB控制電路18、SATA控制電路20控制與主機(jī)裝置之間進(jìn)行的通信、通過(guò)各閃存控制電路沈控制對(duì)快閃存儲(chǔ)器30的數(shù)據(jù)讀寫。USB用固件FWl和SATA用固件 FW2之間的功能差異在后面詳細(xì)說(shuō)明。在啟動(dòng)SSD 100時(shí)，將管理表MT從快閃存儲(chǔ)器30內(nèi)的規(guī)定區(qū)域讀出到RAM 16中， 該管理表MT用于將對(duì)主機(jī)裝置公開的邏輯地址與快閃存儲(chǔ)器30內(nèi)的物理地址進(jìn)行轉(zhuǎn)換。 CPU 12通過(guò)參照該管理表MT來(lái)進(jìn)行邏輯地址與物理地址的轉(zhuǎn)換，從而使各閃存控制電路 26進(jìn)行對(duì)快閃存儲(chǔ)器30的數(shù)據(jù)寫入、數(shù)據(jù)讀出。圖3是表示管理表MT的一例的圖，圖4是表示利用該管理表MT實(shí)現(xiàn)的快閃存儲(chǔ)器的訪問(wèn)順序的圖。為了簡(jiǎn)化說(shuō)明，在圖3中示出了對(duì)1信道的快閃存儲(chǔ)器Al A4進(jìn)行訪問(wèn)時(shí)所參照的管理表MT。如圖3所示，在管理表MT中，以順序地分配四個(gè)快閃存儲(chǔ)器Al A4內(nèi)的塊的方式將物理地址與連續(xù)的邏輯地址相對(duì)應(yīng)。在圖3、圖4中，將一個(gè)塊的大小表示為“M字節(jié)”。根據(jù)這種管理表MT，如圖4所示，能夠?qū)?shù)據(jù)以塊為單位進(jìn)行分散并順序地寫入四個(gè)快閃存儲(chǔ)器Al A4。如果以這種順序進(jìn)行寫入，則在交錯(cuò)控制時(shí)，能夠?qū)λ膫€(gè)快閃存儲(chǔ)器30同時(shí)寫入數(shù)據(jù)，在不進(jìn)行交錯(cuò)控制的情況下，能夠順序地訪問(wèn)四個(gè)快閃存儲(chǔ)器來(lái)寫入數(shù)據(jù)。即，不管在交錯(cuò)控制時(shí)還是在非交錯(cuò)控制時(shí)，都能夠以相同的寫入順序?qū)?shù)據(jù)寫入到多個(gè)快閃存儲(chǔ)器30中。此外，本實(shí)施例的SSD 100能夠同時(shí)訪問(wèn)八個(gè)信道。因此， 實(shí)際上，當(dāng)從主機(jī)裝置接收到寫入數(shù)據(jù)時(shí)，CPU 12將所接收到的數(shù)據(jù)分散到八個(gè)信道，參照按每個(gè)信道準(zhǔn)備的管理表MT來(lái)對(duì)各快閃存儲(chǔ)器進(jìn)行數(shù)據(jù)的寫入。接著，說(shuō)明SSD 100啟動(dòng)時(shí)所執(zhí)行的處理。圖5是表示SSD 100的啟動(dòng)時(shí)序的流程圖。當(dāng)通過(guò)USB線或SATA線將SSD 100 連接在主機(jī)裝置上時(shí)，通過(guò)這些線纜從主機(jī)裝置向SSD 100提供電力。當(dāng)利用該電力供給啟動(dòng)SSD 100時(shí)，首先，CPU 12根據(jù)從接口辨別電路22接收到的辨別信號(hào)來(lái)辨別與主機(jī)裝置進(jìn)行連接的連接接口是USB還是SATA (步驟S10)。當(dāng)辨別為連接接口是USB時(shí)，CPU 12將USB用固件FWl從ROM 14加載到RAM 16 并執(zhí)行該USB用固件FWl (步驟S12)。通過(guò)該USB用固件FWl的執(zhí)行，CPU 12將動(dòng)作模式設(shè)定為省電模式。在該省電模式下，CPU 12對(duì)八個(gè)信道的快閃存儲(chǔ)器30進(jìn)行同時(shí)訪問(wèn)，另一方面，不使各閃存控制電路26中進(jìn)行交錯(cuò)控制，而積極地使不動(dòng)作的快閃存儲(chǔ)器30處于待機(jī)狀態(tài)，由此降低功耗。另一方面，當(dāng)辨別為連接接口是SATA時(shí)，CPU 12將SATA用固件FW2從ROM 14加載到RAM 16并執(zhí)行該SATA用固件FW2 (步驟S14)。通過(guò)該SATA用固件FW2的執(zhí)行，CPU
712將動(dòng)作模式設(shè)定為速度優(yōu)先模式。在該速度優(yōu)先模式下，CPU 12對(duì)八個(gè)信道的快閃存儲(chǔ)器30進(jìn)行同時(shí)訪問(wèn)，同時(shí)使各閃存控制電路沈進(jìn)行交錯(cuò)控制，由此對(duì)32個(gè)快閃存儲(chǔ)器進(jìn)行同時(shí)訪問(wèn)，從而提高數(shù)據(jù)的讀寫速度。當(dāng)如上那樣根據(jù)連接接口來(lái)設(shè)定動(dòng)作模式時(shí)，CPU 12將快閃存儲(chǔ)器30的規(guī)定區(qū)域內(nèi)所存儲(chǔ)的管理表MT(參照?qǐng)D3)加載到RAM 16中(步驟S16)。當(dāng)通過(guò)以上的一系列處理而啟動(dòng)時(shí)序結(jié)束時(shí)，CPU 12按照步驟S12或步驟S14中設(shè)定的動(dòng)作模式來(lái)控制對(duì)各快閃存儲(chǔ)器30的數(shù)據(jù)讀寫。圖6的(A)是表示速度優(yōu)先模式下的快閃存儲(chǔ)器的動(dòng)作狀態(tài)的例的時(shí)序圖。圖6 的⑶是省電模式下的快閃存儲(chǔ)器的動(dòng)作狀態(tài)的例的時(shí)序圖。為了簡(jiǎn)化說(shuō)明，在圖6的㈧ 和圖6的(B)中，示出了將兩個(gè)快閃存儲(chǔ)器Al、A2連接于一個(gè)信道的情況下的時(shí)序圖。此外，在本實(shí)施例中，設(shè)芯片使能信號(hào)CE和就緒/忙信號(hào)R/B在活動(dòng)狀態(tài)下為低電平。如圖6 的(A)所示，當(dāng)將脈沖狀的芯片使能信號(hào)CE輸入到快閃存儲(chǔ)器Al時(shí)，快閃存儲(chǔ)器Al為忙狀態(tài)(Low:低電位)，能夠進(jìn)行數(shù)據(jù)寫入、數(shù)據(jù)讀入。當(dāng)數(shù)據(jù)寫入、數(shù)據(jù)讀入結(jié)束時(shí)，快閃存儲(chǔ)器Al就緒狀態(tài)(High:高電位)，再次接受芯片使能信號(hào)CE的輸入。當(dāng)再次輸入芯片使能信號(hào)CE時(shí)，快閃存儲(chǔ)器Al再次變?yōu)槊顟B(tài)。在速度優(yōu)先模式下，由于進(jìn)行交錯(cuò)控制，因此當(dāng)芯片使能信號(hào)CE對(duì)快閃存儲(chǔ)器Al的輸入結(jié)束時(shí)，立即向快閃存儲(chǔ)器A2中輸入芯片使能信號(hào)CE。因此，在快閃存儲(chǔ)器Al變?yōu)槊顟B(tài)后，稍后快閃存儲(chǔ)器A2也變?yōu)槊顟B(tài)。一般來(lái)說(shuō)，當(dāng)芯片使能信號(hào)和忙信號(hào)這兩者都變?yōu)榉腔顒?dòng)狀態(tài)(High)時(shí)，NAND型快閃存儲(chǔ)器的動(dòng)作狀態(tài)變?yōu)榇龣C(jī)狀態(tài)來(lái)抑制功耗。但是，在速度優(yōu)先模式下，雖然在開始數(shù)據(jù)讀寫的最初的定時(shí)除快閃存儲(chǔ)器Al以外的快閃存儲(chǔ)器為待機(jī)狀態(tài)，但是一旦開始讀寫，信道內(nèi)的快閃存儲(chǔ)器接連地變?yōu)槊顟B(tài)，因此在讀寫結(jié)束之前，各快閃存儲(chǔ)器幾乎不停地消耗電力。因而，當(dāng)在圖1所示的結(jié)構(gòu)下將動(dòng)作模式設(shè)定為速度優(yōu)先模式時(shí)，處于最多八個(gè)信道、即32個(gè)快閃存儲(chǔ)器全部同時(shí)消耗電力的狀態(tài)。另一方面，在省電模式下，由于不進(jìn)行交錯(cuò)控制，因此如圖6的⑶所示，在快閃存儲(chǔ)器Al為忙狀態(tài)(Low)的定時(shí)下，快閃存儲(chǔ)器A2為就緒狀態(tài)(High)，在快閃存儲(chǔ)器Al為就緒狀態(tài)(High)的定時(shí)下，快閃存儲(chǔ)器A2為忙狀態(tài)(Low)。因此，快閃存儲(chǔ)器Al和快閃存儲(chǔ)器A2的動(dòng)作狀態(tài)交替轉(zhuǎn)變?yōu)榇龣C(jī)狀態(tài)。因而，當(dāng)在圖1所示的結(jié)構(gòu)下將動(dòng)作模式設(shè)定為省電模式時(shí)，各信道中一個(gè)快閃存儲(chǔ)器30成為數(shù)據(jù)的讀寫對(duì)象，因此不會(huì)發(fā)生最多八個(gè)快閃存儲(chǔ)器同時(shí)消耗電力。即，在省電模式下，雖然訪問(wèn)速度劣于速度優(yōu)先模式，但是快閃存儲(chǔ)器整體的功耗能夠抑制為速度優(yōu)先模式時(shí)的四分之一左右。根據(jù)以上說(shuō)明的第一實(shí)施例的SSD 100，自動(dòng)辨別將主機(jī)裝置和SSD 100進(jìn)行連接的接口，在辨別出的連接接口為USB的情況下，將該動(dòng)作模式設(shè)為不進(jìn)行交錯(cuò)控制的省電模式，在為SATA的情況下，設(shè)為進(jìn)行交錯(cuò)控制的速度優(yōu)先模式。因此，根據(jù)進(jìn)行連接的接口的種類，能夠在最優(yōu)的動(dòng)作模式下使SSDD100進(jìn)行動(dòng)作。另外，根據(jù)本實(shí)施例，能夠使SSD 100支持多種接口，因此能夠提高與各種主機(jī)裝置之間的連接的兼容性。另外，在本實(shí)施例中，在進(jìn)行USB連接時(shí)，與SATA連接時(shí)相比，同時(shí)驅(qū)動(dòng)的快閃存儲(chǔ)器30的數(shù)量減少至四分之一，而如圖6的(B)所示，使各信道的快閃存儲(chǔ)器30隨時(shí)轉(zhuǎn)變?yōu)榇龣C(jī)狀態(tài)，因此能夠大幅降低功耗。因此，能夠以USB的最大供電量(5V、500mA)以下的功耗使SSD 100可靠地進(jìn)行動(dòng)作。其結(jié)果，例如能夠抑制由于超過(guò)功耗而無(wú)法從主機(jī)裝置對(duì)SSD 100進(jìn)行識(shí)別、或產(chǎn)生數(shù)據(jù)的丟失。并且，在本實(shí)施例中，設(shè)在進(jìn)行USB連接時(shí)不進(jìn)行交錯(cuò)控制，但是在這種情況下， 也能夠同時(shí)訪問(wèn)八個(gè)信道。因此，完全能夠以滿足USB的標(biāo)準(zhǔn)上的最大通信速度080Mbps) 的速度使SSD 100進(jìn)行動(dòng)作。另外，在速度優(yōu)先模式下，使32個(gè)快閃存儲(chǔ)器30全部同時(shí)并行動(dòng)作，因此能夠充分發(fā)揮標(biāo)準(zhǔn)上的訪問(wèn)速度為3. OGbps這樣的非常高速的SATA性能。另外，在SATA中，沒有關(guān)于最大功耗的標(biāo)準(zhǔn)上的限制，因此不受制于功耗而能夠發(fā)揮快閃存儲(chǔ)器30、主控制器10的性能。另外，在本實(shí)施例中，在進(jìn)行SATA連接時(shí)(速度優(yōu)先模式時(shí))、進(jìn)行USB連接時(shí)(省電模式時(shí))都利用圖3所示的同一管理表MT來(lái)進(jìn)行邏輯地址與物理地址之間的轉(zhuǎn)換。因此，不管利用哪一個(gè)接口進(jìn)行連接，都以圖4所示的順序?qū)Ω骺扉W存儲(chǔ)器30寫入數(shù)據(jù)。因而，即使將連接接口從SATA切換為USB、或從USB切換為SATA，也不必進(jìn)行特別的地址轉(zhuǎn)換處理就能夠使用共同的管理表MT來(lái)正常地進(jìn)行數(shù)據(jù)讀寫。此外，如上所述，在本實(shí)施例中，在進(jìn)行SATA連接時(shí)(速度優(yōu)先模式時(shí))、進(jìn)行USB 連接時(shí)(省電模式時(shí))都使用共同的管理表MT，由此以相同的順序?qū)Ω骺扉W存儲(chǔ)器進(jìn)行數(shù)據(jù)的讀寫。與此相對(duì)，也能夠在進(jìn)行SATA連接時(shí)和進(jìn)行USB連接時(shí)使用不同的管理表MT 來(lái)以不同的順序進(jìn)行數(shù)據(jù)的讀寫。例如，設(shè)在進(jìn)行SATA連接時(shí)，使用圖3所示的管理表MT 來(lái)以圖4所示的順序進(jìn)行數(shù)據(jù)寫入，而在進(jìn)行USB連接時(shí)，通過(guò)使用圖7所示的管理表MT2， 來(lái)如圖8所示那樣，在結(jié)束對(duì)一個(gè)快閃存儲(chǔ)器30內(nèi)的所有塊的數(shù)據(jù)寫入之后，進(jìn)行對(duì)下一個(gè)快閃存儲(chǔ)器30的數(shù)據(jù)寫入。如果設(shè)為在進(jìn)行USB連接時(shí)以這種順序進(jìn)行數(shù)據(jù)寫入，就能夠在對(duì)一個(gè)快閃存儲(chǔ)器30進(jìn)行數(shù)據(jù)寫入期間內(nèi)，使其它快閃存儲(chǔ)器30連續(xù)地處于待機(jī)狀態(tài)。因此，能夠高效地降低功耗。B.第二實(shí)施例圖9是表示作為本發(fā)明的第二實(shí)施例的SSD的概要結(jié)構(gòu)的說(shuō)明圖。對(duì)在圖1中示出的第一實(shí)施例的SSD 100和圖9所示的第二實(shí)施例的SSD IOOb中相同的結(jié)構(gòu)要素附加相同的附圖標(biāo)記。如圖9所示，本實(shí)施例的SSD IOOb與圖1中示出的第一實(shí)施例的SSD 100相比存在如下不同點(diǎn)，本實(shí)施例的SSD IOOb不具備SATA連接器50、SATA控制電路20、 接口辨別電路22、SATA用固件FW2。本實(shí)施例的SSD IOOb具備基于USB3. 0標(biāo)準(zhǔn)的USB連接器40b。在USB3. 0中，增設(shè)兩組數(shù)據(jù)信號(hào)線41b，從而能夠以最大5. OGbps的通信速度與主機(jī)裝置進(jìn)行數(shù)據(jù)的輸入輸出。另外，在USB3. 0中，能夠進(jìn)行小于等于5V、900mA的電源供給，與USB2. 0相比能夠進(jìn)行小于兩倍的電力供給。在USB3.0中，雖然數(shù)據(jù)信號(hào)線的規(guī)格與USB2.0不同，但是連接器的物理規(guī)格具有向下兼容性，因此以USB2. 0為準(zhǔn)的USB線纜也能夠連接在以USB3. 0為準(zhǔn)的USB連接器40b上。但是，在USB2. 0和USB3. 0中，雖然信號(hào)線的規(guī)格是不同的，但是電源輸入端子的規(guī)格是共同的，因此無(wú)法如第一實(shí)施例那樣根據(jù)是否輸入電源來(lái)辨別連接接口是USB2. 0還是USB3. 0。因此在本實(shí)施例中，按下面的過(guò)程來(lái)進(jìn)行連接接口的辨別。圖10是表示第二實(shí)施例中的SSD IOOb的啟動(dòng)時(shí)序的流程圖。當(dāng)通過(guò)USB線將 SSD IOOb連接在主機(jī)裝置上時(shí)，通過(guò)該線纜從主機(jī)裝置向SSD IOOb提供電力。當(dāng)利用該電力供給啟動(dòng)SSD IOOb時(shí)，首先，CPU 12將USB用固件FWlb從ROM 14加載到RAM 16中并執(zhí)行該USB用固件FWlb (步驟S20)。通過(guò)該USB用固件FWlb的執(zhí)行，CPU 12暫且將動(dòng)作模式設(shè)定為省電模式。接著，CPU 12分析在主機(jī)裝置與SSD IOOb之間進(jìn)行交換的USB命令的協(xié)議(步驟S24)，來(lái)辨別主機(jī)裝置與SSD IOOb之間是否通過(guò)USB3.0進(jìn)行連接(步驟S26)。如果其結(jié)果是通過(guò)USB3.0進(jìn)行連接，則CPU 12將SSD IOOb的動(dòng)作模式設(shè)定為速度優(yōu)先模式(步驟S28)。另一方面，如果連接接口不是USB3. 0，則仍將動(dòng)作模式維持為步驟S22中設(shè)定的省電模式。當(dāng)如上那樣根據(jù)連接接口來(lái)設(shè)定動(dòng)作模式時(shí)，CPU 12將快閃存儲(chǔ)器30的規(guī)定區(qū)域內(nèi)所存儲(chǔ)的管理表MT加載到RAM 16中(步驟S30)。當(dāng)通過(guò)以上的一系列處理而啟動(dòng)時(shí)序結(jié)束時(shí)，CPU12按照步驟S22或步驟S28中設(shè)定的動(dòng)作模式來(lái)控制對(duì)各快閃存儲(chǔ)器30的
數(shù)據(jù)讀寫。根據(jù)以上說(shuō)明的第二實(shí)施例的SSD 100b,即使在同一連接器上連接不同電力規(guī)格的接口，也能夠通過(guò)分析器通信協(xié)議來(lái)準(zhǔn)確地辨別進(jìn)行連接的接口。此外，在本實(shí)施例中， 設(shè)為省略SATA連接器50、SATA控制電路20、接口辨別電路22，但是也可以與第一實(shí)施例同樣地將它們實(shí)際安裝于SSD 100b,從SATA、USB2. 0、USB3. 0中辨別連接接口。C.變形例以上對(duì)本發(fā)明的各種實(shí)施例進(jìn)行了說(shuō)明，但是本發(fā)明并不限定于這些實(shí)施例，能夠在不脫離其要旨的范圍內(nèi)采用各種結(jié)構(gòu)。例如，也可以利用硬件來(lái)實(shí)現(xiàn)通過(guò)軟件實(shí)現(xiàn)的功能。另外，除此以外，還能夠進(jìn)行以下的變形。·變形例1 圖11是表示第一變形例中的SSD的概要結(jié)構(gòu)的說(shuō)明圖。本變形例的SSD IOOc相對(duì)于圖1所示的第一實(shí)施例的SSD 100的不同點(diǎn)在于，SATA連接器50與主控制器10的連接方式不同。具體地說(shuō)，在第一實(shí)施例中，USB連接器40的電源線43和SATA連接器50的電源線53這兩者都與接口辨別電路22相連接，但是在本變形例中，僅連接了 USB連接器40 的電源線43。在這種連接方式下，如果沒有通過(guò)USB連接器40提供電源，則接口辨別電路 22能夠判斷為通過(guò)SATA連接器50提供電源，因此能夠與第一實(shí)施例同樣地辨別連接接口。 此外，根據(jù)與本變形例相同的思考方法，如果存在N種連接接口，則只要將(N-I)條電源線連接在接口辨別電路22上就能夠辨別N種連接接口。·變形例2 在上述實(shí)施例中，設(shè)為根據(jù)USB、SATA這樣的連接接口來(lái)變更SSD的動(dòng)作狀態(tài)，但是連接接口的種類并不限于它們。例如，能夠應(yīng)用PATA、IEEE1394、支持PoE(Power over Khernet:以太網(wǎng)供電(注冊(cè)商標(biāo)))的LAN(局域網(wǎng))接口等能夠?qū)SD等存儲(chǔ)裝置進(jìn)行供電的各種連接接口。·變形例3 在上述實(shí)施例中，設(shè)為將本發(fā)明應(yīng)用于SSD，但是本發(fā)明也能夠于以硬盤、光盤、磁盤等為記錄介質(zhì)的存儲(chǔ)裝置。在這種情況下，例如能夠通過(guò)增減硬盤、光盤、磁盤等的轉(zhuǎn)數(shù)來(lái)根據(jù)連接接口調(diào)整功耗。另外，如果在內(nèi)部具備多個(gè)這些記錄介質(zhì)，則通過(guò)增減對(duì)它們的同時(shí)訪問(wèn)數(shù)量也能夠根據(jù)連接接口調(diào)整功耗。 變形例4:在上述實(shí)施例中，將能夠同時(shí)訪問(wèn)的信道數(shù)設(shè)為八個(gè)，每個(gè)信道連接四個(gè)快閃存儲(chǔ)器，但是它們的數(shù)量并沒有特別限定。另外，也可以不將多個(gè)快閃存儲(chǔ)器匯總到共用總線 (信道)，而將所有的快閃存儲(chǔ)器30并行地連接在主控制器10上?！ぷ冃卫? 在上述實(shí)施例中，通過(guò)切換進(jìn)行還是不進(jìn)行交錯(cuò)控制來(lái)變更實(shí)際動(dòng)作的快閃存儲(chǔ)器30的數(shù)量。但是，也可以設(shè)為通過(guò)變更同時(shí)進(jìn)行訪問(wèn)的信道的數(shù)量來(lái)變更實(shí)際動(dòng)作的快閃存儲(chǔ)器30的數(shù)量。通過(guò)這樣，也能夠根據(jù)連接接口來(lái)調(diào)整功耗。
權(quán)利要求
1.一種存儲(chǔ)裝置，具備存儲(chǔ)部，其能夠非易失地存儲(chǔ)數(shù)據(jù)；第一連接部，其能夠連接具有第一供電能力的第一接口并能夠從該第一接口接受使該存儲(chǔ)裝置進(jìn)行動(dòng)作的電力；第二連接部，其能夠連接具有第二供電能力的第二接口并能夠從該第二接口接受使該存儲(chǔ)裝置進(jìn)行動(dòng)作的電力；辨別部，其辨別經(jīng)由上述第一連接部或上述第二連接部而被連接的接口的種類；以及控制部，其根據(jù)所辨別出的上述接口的種類來(lái)調(diào)整上述存儲(chǔ)部的功耗。
2.根據(jù)權(quán)利要求1所述的存儲(chǔ)裝置，其特征在于， 具備多個(gè)上述存儲(chǔ)部，上述控制部能夠同時(shí)訪問(wèn)上述多個(gè)存儲(chǔ)部中的兩個(gè)以上的存儲(chǔ)部來(lái)讀寫數(shù)據(jù)， 該控制部根據(jù)所辨別出的上述接口的種類來(lái)變更對(duì)上述多個(gè)存儲(chǔ)部同時(shí)進(jìn)行訪問(wèn)的同時(shí)訪問(wèn)數(shù)量，由此調(diào)整上述功耗。
3.根據(jù)權(quán)利要求2所述的存儲(chǔ)裝置，其特征在于， 上述第一供電能力高于上述第二供電能力，上述控制部使在所辨別出的上述接口的種類為上述第一接口的情況下的同時(shí)訪問(wèn)數(shù)量多于在連接第二接口的情況下的同時(shí)訪問(wèn)數(shù)量。
4.根據(jù)權(quán)利要求2或3所述的存儲(chǔ)裝置，其特征在于，上述控制部將數(shù)據(jù)分散并按順序?qū)懭氲缴鲜龆鄠€(gè)存儲(chǔ)部，不論所辨別出的上述接口的種類是哪一個(gè)種類，該控制部都不變更上述順序而對(duì)上述多個(gè)存儲(chǔ)部寫入被分散的數(shù)據(jù)。
5.根據(jù)權(quán)利要求2至4中的任一項(xiàng)所述的存儲(chǔ)裝置，其特征在于， 上述控制部使不進(jìn)行數(shù)據(jù)的讀寫的存儲(chǔ)部處于待機(jī)狀態(tài)。
6.根據(jù)權(quán)利要求1至5中的任一項(xiàng)所述的存儲(chǔ)裝置，其特征在于，上述辨別部通過(guò)檢測(cè)上述第一連接部所具備的電源輸入端子和上述第二連接部所具備的電源輸入端子中的至少一方電源輸入端子的電壓來(lái)進(jìn)行上述辨別。
7.根據(jù)權(quán)利要求1至5中的任一項(xiàng)所述的存儲(chǔ)裝置，其特征在于，上述辨別部通過(guò)分析從經(jīng)由上述第一連接部或上述第二連接部而被連接的接口接收到的信號(hào)的協(xié)議來(lái)進(jìn)行上述辨別。
8.根據(jù)權(quán)利要求7所述的存儲(chǔ)裝置，其特征在于，上述控制部在上述辨別部的辨別結(jié)束之前限制對(duì)上述多個(gè)存儲(chǔ)部同時(shí)進(jìn)行訪問(wèn)的同時(shí)訪問(wèn)數(shù)量。
全文摘要
本發(fā)明提供了一種存儲(chǔ)裝置，其目的在于能夠根據(jù)所連接的接口的供電能力來(lái)調(diào)整存儲(chǔ)裝置的動(dòng)作狀態(tài)。該存儲(chǔ)裝置具備存儲(chǔ)部，其能夠非易失地存儲(chǔ)數(shù)據(jù)；第一連接部，其能夠連接具有第一供電能力的第一接口并能夠從該第一接口接受使該存儲(chǔ)裝置進(jìn)行動(dòng)作的電力；第二連接部，其能夠連接具有第二供電能力的第二接口并能夠從該第二接口接受使該存儲(chǔ)裝置進(jìn)行動(dòng)作的電力；辨別部，其辨別通過(guò)第一連接部或第二連接部進(jìn)行連接的接口的種類；以及控制部，其根據(jù)所辨別出的接口的種類來(lái)調(diào)整存儲(chǔ)部的功耗。
文檔編號(hào)G11C16/10GK102201262SQ20111007488
公開日2011年9月28日 申請(qǐng)日期2011年3月24日 優(yōu)先權(quán)日2010年3月26日
發(fā)明者野田崇博 申請(qǐng)人:巴比祿股份有限公司