專利名稱：一種位級雙口非易失性靜態(tài)隨機存取存儲器及其實現(xiàn)方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種靜態(tài)存儲器，尤其是涉及一種位級非易失性靜態(tài)隨機存取存儲器及其實現(xiàn)方法。
背景技術(shù)：
存儲器是半導(dǎo)體產(chǎn)業(yè)的重要組成部分，近幾年來隨著消費電子市場的快速增長， 存儲器的市場越來越大。目前，市場上主流的存儲器包括靜態(tài)隨機存取存儲器(SRAM)、動態(tài)隨機存取存儲器(DRAM)和閃存(FLASH)等，這些存儲器在各個方面起著重要的作用。眾所周知，在非易失性存儲器領(lǐng)域，市場熱度節(jié)節(jié)攀升。近日，靜態(tài)隨機存取存儲器(SRAM)家族又增加了新的成員非易失性SRAM( Non-volatile SRAM)兼具SRAM和FLASH 的優(yōu)點，主要用于掉電時保存不能丟失的重要的數(shù)據(jù)，應(yīng)用領(lǐng)域廣泛。例如網(wǎng)絡(luò)通訊類有路由器，高端交換機，防火墻等；打印設(shè)備類有打印機，傳真機，掃描儀等；工業(yè)控制類有工控板，鐵路信號控制系統(tǒng)，高壓電繼電器等；汽車電子類有行駛記錄儀等?，F(xiàn)有的非易失性靜態(tài)隨機存取存儲器(NVSRAM)主要采用Flash/EEPROM+SRAM的方式來實現(xiàn)。NVSRAM不僅僅是提供了一個快速的SRAM (快速地讀寫操作)，而且還包含了一個電可擦可編程只讀存儲器(EEPROM:Electrically Erasable Programmable Read-Only Memory)或Flash，同樣容量的SRAM會配置同樣容量的EEPROM或Flash，但大多數(shù)產(chǎn)品都不是位級實現(xiàn)的。NVSRAM同時包括了復(fù)雜的邏輯控制電路，提供給用戶便利的功能，并使他們得到安全的數(shù)據(jù)保護。在系統(tǒng)下電或者上電時，自動開始存儲(STORE)或者恢復(fù)(RECALL)操作。也可以通過軟件或者硬件信號，由用戶控制開始存儲或者恢復(fù)操作。一旦存儲和恢復(fù)周期開始后，SRAM的進一步輸入輸出便被禁止，直至周期結(jié)束，片上的存儲和恢復(fù)控制單元控制數(shù)據(jù)在SRAM與EEPROM/Flash之間轉(zhuǎn)移在任何時間，幾毫秒之內(nèi)SRAM中的數(shù)據(jù)就可以被存儲于 EEPROM/Flash中，數(shù)據(jù)可以寫進EEPROM/Flash中至少10萬次，從EETOOM/Flash中讀出數(shù)據(jù)至SRAM中的次數(shù)是沒有限制的，NVSRAM保證數(shù)據(jù)從上一次保存周期結(jié)束后可以至少保存十年以上，它保證在芯片調(diào)換時或者未來電壓突然中斷時，數(shù)據(jù)不會丟失。本發(fā)明克服了現(xiàn)有技術(shù)中NVSRAM無法通過位級實現(xiàn)的缺陷，提出了一種位級雙口非易失性靜態(tài)隨機存取存儲器及其實現(xiàn)方法。與傳統(tǒng)的SRAM陣列與EEPROM/FLASH存儲陣列分離的NVSRAM相比，本發(fā)明的位級雙口非易失性靜態(tài)隨機存取存儲器具有位級恢復(fù)數(shù)據(jù)的能力，控制電路簡單且數(shù)據(jù)可瞬間恢復(fù)使系統(tǒng)掉電后恢復(fù)時間大大縮短。

發(fā)明內(nèi)容
本發(fā)明提出了一種位級雙口非易失性靜態(tài)隨機存取存儲器，包括雙口非易失性靜態(tài)存儲單元陣列、字線譯碼器、位線譯碼器、預(yù)充電電路、兩個多路選擇器、兩個讀電路與寫電路；所述雙口非易失性靜態(tài)存儲單元陣列通過通常讀寫字線、存儲和恢復(fù)控制字線與所述字線譯碼器連接，所述雙口非易失性靜態(tài)存儲單元陣列通過兩條位線、兩條反位線與所述位線譯碼器、預(yù)充電電路連接；所述多路選擇器通過兩條數(shù)據(jù)總線與所述位線譯碼器連接，所述讀電路、寫電路分別與所述多路選擇器連接；所述雙口非易失性靜態(tài)存儲單元陣列包括雙口非易失性靜態(tài)存儲單元。其中，所述雙口非易失性靜態(tài)存儲單元包括靜態(tài)存儲單元和相變存儲單元，所述雙口靜態(tài)存儲單元分別與所述相變存儲單元串聯(lián)連接。其中，所述雙口靜態(tài)存儲單元包括PMOS晶體管、NMOS晶體管；所述第一 PMOS晶體管的源極與電源連接，所述第一 PMOS晶體管的柵極與所述第二 PMOS晶體管的漏極連接，所述第一 PMOS晶體管的漏極與所述第二 PMOS晶體管的柵極連接；所述第二 PMOS晶體管的源極與電源連接，所述第二 PMOS晶體管的柵極與所述第一 PMOS晶體管的漏極連接，所述第二 PMOS晶體管的漏極與所述第一 PMOS晶體管的柵極連接；所述第一 NMOS晶體管的漏極與所述第一 PMOS晶體管的漏極連接，所述第一 NMOS晶體管的柵極與所述第二 PMOS晶體管的漏極連接，所述第一 NMOS晶體管的源極接地；所述第二 NMOS晶體管的漏極與所述第二 PMOS 晶體管的漏極連接，所述第二 NMOS晶體管的柵極與所述第一 PMOS晶體管的漏極連接，所述第二NMOS晶體管的源極接地；所述第四NMOS晶體管的源極與所述第一PMOS晶體管的漏極連接，漏極與所述第一位線連接，柵極與所述第一通常讀寫字線連接。所述第三NMOS晶體管的源極與所述第二 PMOS晶體管的漏極連接，漏極與所述第一反位線連接，柵極與所述第一通常讀寫字線連接；所述第六NMOS晶體管的源極與第一所述PMOS晶體管的漏極連接，漏極與所述第二位線連接，柵極與所述第二通常讀寫字線連接。所述第五NMOS晶體管的源極與所述第二 PMOS晶體管的漏極連接，漏極與所述第二反位線連接，柵極與所述第二通常讀寫字線連接。其中，所述相變存儲單元、包括相變電阻、NMOS晶體管；
所述第一相變電阻的一端連接所雙口述靜態(tài)存儲單元，另一端與所述第七NMOS晶體管的漏極連接，所述第七NMOS晶體管的源極與所述第一位線連接，柵極通過所述存儲和恢復(fù)控制字線與所述字線譯碼器連接；
所述第二相變電阻的一端連接所述雙口靜態(tài)存儲單元，另一端與所述第八NMOS晶體管的漏極連接，所述第八NMOS晶體管的源極與所述第一反位線連接，柵極通過所述存儲和恢復(fù)控制字線與所述字線譯碼器連接。其中，所述相變存儲單元的電阻值的編程是通過對NMOS晶體管的柵極的控制來實現(xiàn)的，通過施加一個脈沖信號來控制通過相變存儲單元的編程電流，進而控制其編程電阻值的大小。其中，所述相變存儲單元也可以用快速閃存、電可擦只讀存儲器存儲單元。其中，所述相變存儲單元的材料包括鍺銻碲、硅銻碲、鋁銻碲。其中，所述NMOS晶體管也可以用PMOS晶體管。本發(fā)明還提出了一種所述位級雙口非易失性靜態(tài)隨機存取存儲器的實現(xiàn)方法。其中，當(dāng)輸入數(shù)據(jù)時
步驟Al 將預(yù)輸入數(shù)據(jù)的地址值輸入到所述字線譯碼器與位線譯碼器中，選定雙口非易失性靜態(tài)存儲單元；
步驟A2:將數(shù)據(jù)通過所述寫電路和多路選擇器經(jīng)過數(shù)據(jù)總線輸入到所述選定的雙口非易失性靜態(tài)存儲單元的所述位線和反位線上；步驟A3 選通所述選定的雙口非易失性靜態(tài)存儲單元，位線將數(shù)據(jù)輸入至靜態(tài)存儲單元內(nèi)并鎖存。其中，當(dāng)讀取數(shù)據(jù)時
步驟Bl 將預(yù)讀出數(shù)據(jù)的地址值輸入到所述字線譯碼器與位線譯碼器中，選定雙口非易失性靜態(tài)存儲單元，并關(guān)閉所述預(yù)充電電路；
步驟B2 選通所述選定的雙口非易失性靜態(tài)存儲單元，雙口非易失性靜態(tài)存儲單元將內(nèi)部的鎖存數(shù)據(jù)傳輸?shù)剿鑫痪€和反位線上；
步驟B3 傳輸?shù)剿鑫痪€和反位線上的數(shù)據(jù)經(jīng)過所述多路選擇器由所述讀電路識別后輸出到數(shù)據(jù)輸出總線上。其中，當(dāng)保存數(shù)據(jù)時
步驟Cl 關(guān)閉所述預(yù)充電電路對位線和反位線的充電，通過所述字線譯碼器關(guān)閉通常讀寫字線并選定雙口非易失性靜態(tài)存儲單元；
步驟C2 通過所述寫電路和所述多路選擇器分別對所述位線和反位線寫“0”和“ 1” ； 步驟C3 通過控制存儲和恢復(fù)控制字線對所述相變存儲單元進行編程，所述靜態(tài)存儲單元中的數(shù)據(jù)保存在所述相變存儲電阻中。其中，當(dāng)恢復(fù)數(shù)據(jù)時
步驟Dl 打開所述預(yù)充電電路對位線和反位線的充電，通過所述字線譯碼器關(guān)閉通常讀寫字線并選定雙口非易失性靜態(tài)存儲單元；
步驟D2 將控制存儲和恢復(fù)控制字線置為“1”，所述相變存儲電阻中存儲的數(shù)據(jù)恢復(fù)到所述靜態(tài)存儲單元中并鎖存；
步驟D3 通過所述字線譯碼器將控制存儲和恢復(fù)控制字線置為“0”。與EEPR0M/FLASH存儲陣列分離的NVSRAM相比，本發(fā)明的位級雙口非易失性靜態(tài)隨機存取存儲器具有位級存儲的能力，控制電路簡單且存儲時間大大縮短。


圖1為本發(fā)明位級雙口非易失性靜態(tài)隨機存取存儲器的示意圖。圖2為本發(fā)明實施例中雙口非易失性靜態(tài)存儲單元的示意圖。
具體實施例方式結(jié)合以下具體實施例和附圖，對本發(fā)明作進一步的詳細說明，本發(fā)明的保護內(nèi)容不局限于以下實施例。在不背離發(fā)明構(gòu)思的精神和范圍下，本領(lǐng)域技術(shù)人員能夠想到的變化和優(yōu)點都被包括在本發(fā)明中，并且以所附的權(quán)利要求書為保護范圍。如圖1 -2，1-PMOS晶體管，2-PM0S晶體管，3-NM0S晶體管，4_匪OS晶體管，5-NM0S 晶體管，6-NM0S晶體管，7-NM0S晶體管，8-NM0S晶體管，9-NM0S晶體管，10-NMOS晶體管， 11-相變電阻，12-相變電阻，13-雙口靜態(tài)存儲單元，14-相變存儲單元，15-相變存儲單元，16-雙口非易失性靜態(tài)存儲單元，20-雙口非易失性靜態(tài)存儲單元陣列，21-字線譯碼器，22-位線譯碼器，23-預(yù)充電電路，24-多路選擇器，25-讀電路，沈-寫電路，27-多路選擇器，28-讀電路，29-寫電路，30-位線BITl，31-反位線BITBl，32-位線BIT2，33_反位線 BITB2, 34-通常讀寫字線WfLRDl，35-通常讀寫字線mi 2。
如圖1所示，本實施例提供了一種位級雙口非易失性靜態(tài)隨機存取存儲器，包括雙口非易失性靜態(tài)存儲單元陣列20、字線譯碼器21、位線譯碼器22、預(yù)充電電路23、兩個多路選擇器對、27、兩個讀電路25、28與兩個寫電路沈、29 ；雙口非易失性靜態(tài)存儲單元陣列 20通過兩條通常讀寫字線WjRDI 34、通常讀寫字線35、存儲和恢復(fù)控制字線與字線譯碼器21連接，雙口非易失性靜態(tài)存儲單元陣列20通過位線BITl 30、位線BIT2 32、反位線BITBl 31、反位線BITB2 33與位線譯碼器22、預(yù)充電電路23連接；兩個多路選擇器對、 27分別通過兩條數(shù)據(jù)總線與位線譯碼器22連接，讀電路25、28、寫電路沈、四分別與多路選擇器M、27連接；雙口非易失性靜態(tài)存儲單元陣列20包括雙口非易失性靜態(tài)存儲單元 16。數(shù)據(jù)通過寫電路沈、四和讀電路25J8與多路選擇器M、27連接到數(shù)據(jù)總線并接到位線譯碼器22上。從外面看像是兩個相同容量的獨立的存儲器，但是內(nèi)部的數(shù)據(jù)存儲單元是共用的。這樣的存儲器可以實現(xiàn)同時的讀寫操作。本實施例中，當(dāng)系統(tǒng)向位級雙口非易失性靜態(tài)隨機存取存儲器中某一雙口靜態(tài)存儲單元輸入數(shù)據(jù)“1”時，首先將預(yù)輸入數(shù)據(jù)“1”的地址值輸入到字線譯碼器21與位線譯碼器22中，選定雙口非易失性靜態(tài)存儲單元16。再將數(shù)據(jù)“1”通過寫電路沈和多路選擇器M經(jīng)過數(shù)據(jù)總線輸入到選定的雙口非易失性靜態(tài)存儲單元16的位線BITl 30和反位線BITBl 31上，此時選中單元的通常讀寫字線WLRDl= “1”，NMOS晶體管5、6打開，把BITl 30,BITBl 31上的信號分別送到BITINT、 BITBINT 點，從而使 BITINT= BITBINT= “0，，。最后，選通選定的雙口非易失性靜態(tài)存儲單元16，位線BITl 30將數(shù)據(jù)輸入至雙口靜態(tài)存儲單元13內(nèi)，這樣數(shù)據(jù)“1”就被鎖存在PMOS晶體管1、2、NM0S晶體管3、4構(gòu)成的鎖存器中。在系統(tǒng)向位級雙口非易失性靜態(tài)隨機存取存儲器輸入數(shù)據(jù)時，系統(tǒng)還可以從位級雙口非易失性靜態(tài)隨機存取存儲器讀取數(shù)據(jù)。首先將預(yù)讀出數(shù)據(jù)的地址值輸入到字線譯碼器21與位線譯碼器22中，選定雙口非易失性靜態(tài)存儲單元16，并關(guān)閉預(yù)充電電路23對位線BIT2 32和反位線BITB2 33的充電。再選通選定的雙口非易失性靜態(tài)存儲單元16，雙口非易失性靜態(tài)存儲單元16內(nèi)部的鎖存數(shù)據(jù)會傳輸?shù)轿痪€BIT2 32和反位線BITB2 33上。最后，NMOS晶體管4、9導(dǎo)通，有電流經(jīng)NMOS晶體管4、9到地，從而使反位線BITB2 32電位下降，位線BIT2 32、反位線BITB2 33間電位產(chǎn)生電壓差，讀出數(shù)據(jù)傳輸?shù)轿痪€BIT2 32和反位線BITB2 33上的數(shù)據(jù)，當(dāng)電壓差達到一定值后打開讀電路靈敏放大器，對電壓進行放大，經(jīng)過多路選擇器27由讀電路識別后輸出到數(shù)據(jù)輸出總線上。本發(fā)明位級雙口非易失性靜態(tài)隨機存取存儲器也可以在多路選擇器M讀取數(shù)據(jù)的同時多路選擇器27輸入數(shù)據(jù)，實現(xiàn)步驟與上述步驟類似，因此不再贅述。當(dāng)系統(tǒng)向位級雙口非易失性靜態(tài)隨機存取存儲器保存數(shù)據(jù)“1”時，
首先關(guān)閉預(yù)充電電路23對位線BITl 30、位線BIT2 32和反位線BITBl 31、反位線 BITB2 33的充電，通過字線譯碼器21關(guān)閉通常讀寫字線WjRDI 34, WLRD2 35并選定雙口非易失性靜態(tài)存儲單元16。再通過寫電路沈、四和多路選擇器M、27分別對位線BITl 30、BIT2 32和反位線 BITBl 3UBITB2 33 寫 “0” 禾口 “1”；最后，通過控制存儲和恢復(fù)控制字線WLWR，對相變存儲單元14、15進行編程，通常讀寫字線WjRD置為低“0”，將NMOS晶體管5、6、9、10關(guān)閉。通常讀寫字線WLWR的控制電壓置為高“1”將相變存儲單元14、15的NMOS晶體管7、8打開。將位線BITl 30、BIT2 31和反位線BITBl 3UBITB2 33端接地，由于BITINT上的電位為高電位，所以在相變電阻11上會形成編程電流，電流從BITINT經(jīng)過相變電阻11，NM0S晶體管7流到位線BITl 30，通過控制存儲和恢復(fù)控制字線WLWR的電壓，可以控制通過相變電阻11的電流脈沖波形。由于相變材料的特性，相變電阻11會被合適編程電流置成低阻態(tài)。結(jié)束后相變電阻11變成低阻態(tài)，由于沒有編程電流，相變電阻12保持不變。此時給反位線BITBl 31端施加一個合適的電壓， 而在相變電阻12上產(chǎn)生一個合適的編程電流脈沖，將相變電阻12置成高阻態(tài)。編程電流由反位線BITBl 31經(jīng)過NMOS晶體管8，相變電阻12流到BITBINT，方向與相變電阻11編程電流相反。雙口靜態(tài)存儲單元13中的數(shù)據(jù)會被保存在相變存儲電阻11、12中。當(dāng)位級雙口非易失性靜態(tài)隨機存取存儲器恢復(fù)數(shù)據(jù)時，首先打開預(yù)充電電路23 對位線BITl 30、BIT2 32和反位線BITBl 3UBITB2 33的充電，通過字線譯碼器21關(guān)閉通常讀寫字線MjRD并選定雙口非易失性靜態(tài)存儲單元16。再將控制存儲和恢復(fù)控制字線WLWR置為“1”，即打開兩個NMOS晶體管7、8，于此同時通常讀寫字線WJ 的控制電壓置“0”關(guān)閉NVSRAM的NMOS晶體管5、6、9、10。相變存儲電阻11、12中存儲的數(shù)據(jù)會被恢復(fù)到雙口靜態(tài)存儲單元13中并鎖存。由于存儲的過程結(jié)束后，相變電阻11已被置成低阻態(tài)的電阻，相變電阻12被置成高阻態(tài)的電阻，位線BITl 30和反位線BITBl 31被預(yù)充電到了 VDD，當(dāng)存儲和恢復(fù)控制字線WLWR打開，相變電阻9 的低阻態(tài)，就會初始化BITINT，并把BITINT寫成“1”，相變電阻10的高阻態(tài)，就會初始化 BITBINT,并把 BITBINT 寫成 “0”。最后，通過字線譯碼器21將控制存儲和恢復(fù)控制字線WLWR置為“0”，關(guān)閉NMOS 晶體管7、8，NVSRAM的此前狀態(tài)被恢復(fù)后，NVSRAM便可進入正常的讀寫操作。如圖2所示，本實施例還提供了一種雙口非易失性靜態(tài)存儲單元NVSRAM的實現(xiàn)電路。如圖2所示，雙口非易失性靜態(tài)存儲單元16包括靜態(tài)存儲單元13和兩個相變存儲單元14、15，靜態(tài)存儲單元13分別與相變存儲單元14、15串聯(lián)連接。雙口靜態(tài)存儲單元13包括PMOS晶體管1、2、NM0S晶體管3、4、5、6、9、10，PMOS晶體管1的源極與電源連接，PMOS晶體管1的柵極與PMOS晶體管2的漏極連接，PMOS晶體管1的漏極與PMOS晶體管2的柵極連接，PMOS晶體管2的源極與電源連接，PMOS晶體管2的柵極與PMOS晶體管1的漏極連接，PMOS晶體管2的漏極與PMOS晶體管1的柵極連接，NMOS晶體管3的漏極與PMOS晶體管1的漏極連接，NMOS晶體管3的柵極與PMOS晶體管2的漏極連接，NMOS晶體管3的源極接地，NMOS晶體管4的漏極與PMOS晶體管2的漏極連接，NMOS晶體管4的柵極與PMOS晶體管1的漏極連接，NMOS晶體管4的源極接地，NMOS晶體管6的源極與PMOS晶體管1的漏極連接，漏極與位線BITl 30連接，柵極與通常讀寫字線WjRDI 34連接。NMOS晶體管5的源極與所說PMOS晶體管2的漏極連接，漏極與反位線BITBl 31連接，柵極與通常讀寫字線 WLRDl 34連接。NMOS晶體管10的源極與PMOS晶體管1的漏極連接，漏極與位線BIT2 32 連接，柵極與通常讀寫字線35連接。NMOS晶體管9的源極與所說PMOS晶體管2的漏極連接，漏極與反位線BITB2 32連接，柵極與通常讀寫字線35連接。相變存儲單元14、15包括相變電阻11、12、NM0S晶體管7、8，相變電阻11的一端連接雙口靜態(tài)存儲單元13，另一端與NMOS晶體管7的漏極連接，NMOS晶體管7的源極與位線 BITl 30連接，柵極與存儲和恢復(fù)控制字線WLWR連接，相變電阻12的一端連接雙口靜態(tài)存儲單元13，另一端與NMOS晶體管8的漏極連接，NMOS晶體管8的源極與反位線BITBl 31 連接，柵極與存儲和恢復(fù)控制字線WLWR連接。 相變存儲單元14、15的電阻值的編程是通過對NMOS晶體管7、8的柵極的控制來實現(xiàn)的，即施加一個脈沖信號來控制通過相變存儲單元的編程電流，進而控制其編程電阻值的大小。相變存儲單元14、15也可以用快速閃存、電可擦只讀存儲器存儲單元。相變存儲單元14、15的材料包括鍺銻碲、硅銻碲、鋁銻碲。其中，NMOS晶體管7、8也可以用PMOS晶
體管替代。
權(quán)利要求
1.一種位級雙口非易失性靜態(tài)隨機存取存儲器，其特征在于，包括雙口非易失性靜態(tài)存儲單元陣列(20)、字線譯碼器(21)、位線譯碼器(22)、預(yù)充電電路(23)、多路選擇器(24、 27)、讀電路(25J8)與兩個寫電路(26J9)；所述雙口非易失性靜態(tài)存儲單元陣列(20)通過通常讀寫字線(34、35)、存儲和恢復(fù)控制字線與所述字線譯碼器(21)連接，所述雙口非易失性靜態(tài)存儲單元陣列(20)通過位線(30、32)、反位線(31、33)與所述位線譯碼器(22)、 預(yù)充電電路(23)連接；所述多路選擇器(24、27)分別通過數(shù)據(jù)總線與所述位線譯碼器(22) 連接，所述讀電路(25、觀)、寫電路(26、29)分別與所述多路選擇器(24、27)連接；其中，所述雙口非易失性靜態(tài)存儲單元陣列(20)包括雙口非易失性靜態(tài)存儲單元(16)。
2.如權(quán)利要求1所述位級雙口非易失性靜態(tài)隨機存取存儲器，其特征在于，所述雙口非易失性靜態(tài)存儲單元(16)包括雙口靜態(tài)存儲單元(13)和相變存儲單元(14、15)，所述雙口靜態(tài)存儲單元(13 )分別與所述相變存儲單元(14、15 )串聯(lián)連接。
3.如權(quán)利要求2所述位級雙口非易失性靜態(tài)隨機存取存儲器，其特征在于，所述雙口靜態(tài)存儲單元(13 )包括PMOS晶體管(1、2 )、匪OS晶體管(3、4、5、6、9、10 )；所述第一 PMOS晶體管(1)的源極與電源連接，所述第一 PMOS晶體管(1)的柵極與所述第二 PMOS晶體管(2) 的漏極連接，所述第一 PMOS晶體管(1)的漏極與所述第二 PMOS晶體管(2)的柵極連接；所述第二 PMOS晶體管(2)的源極與電源連接，所述第二 PMOS晶體管(2)的柵極與所述第一 PMOS晶體管(1)的漏極連接，所述第二 PMOS晶體管(2)的漏極與所述第一 PMOS晶體管(1) 的柵極連接；所述第一 NMOS晶體管(3)的漏極與所述第一 PMOS晶體管(1)的漏極連接，所述第一 NMOS晶體管(3)的柵極與所述第二 PMOS晶體管(2)的漏極連接，所述第一 NMOS晶體管(3)的源極接地；所述第二 NMOS晶體管(4)的漏極與所述第二 PMOS晶體管(2)的漏極連接，所述第二 NMOS晶體管(4)的柵極與所述第一 PMOS晶體管(1)的漏極連接，所述第二 NMOS晶體管(4)的源極接地；所述第四NMOS晶體管(6)的源極與所述第一 PMOS晶體管(1)的漏極連接，漏極與所述第一位線(30)連接，柵極與所述第一通常讀寫字線(34)連接； 所述第三NMOS晶體管(5)的源極與所述第二 PMOS晶體管(2)的漏極連接，漏極與所述第一反位線(31)連接，柵極與所述第一通常讀寫字線(34)連接；所述第六NMOS晶體管(10) 的源極與第一所述PMOS晶體管(1)的漏極連接，漏極與所述第二位線(32)連接，柵極與所述第二通常讀寫字線(35)連接；所述第五NMOS晶體管(9)的源極與所述第二 PMOS晶體管(2)的漏極連接，漏極與所述第二反位線(33)連接，柵極與所述第二通常讀寫字線(35)連接。
4.如權(quán)利要求2所述位級雙口非易失性靜態(tài)隨機存取存儲器，其特征在于，所述相變存儲單元(14、15)包括相變電阻(11、12)、NM0S晶體管(7、8)；所述第一相變電阻(11)的一端連接所雙口述靜態(tài)存儲單元(13)，另一端與所述第七 NMOS晶體管(7)的漏極連接，所述第七NMOS晶體管(7)的源極與所述第一位線(30)連接， 柵極通過所述存儲和恢復(fù)控制字線與所述字線譯碼器(21)連接；所述第二相變電阻(12)的一端連接所述雙口靜態(tài)存儲單元(13)，另一端與所述第八 NMOS晶體管(8)的漏極連接，所述第八NMOS晶體管(8)的源極與所述第一反位線(31)連接，柵極通過所述存儲和恢復(fù)控制字線與所述字線譯碼器(21)連接。
5.如權(quán)利要求4所述位級雙口非易失性靜態(tài)隨機存取存儲器，其特征在于，所述相變存儲單元(14、15)的電阻值的編程是通過對所述NMOS晶體管(7、8)的柵極的控制來實現(xiàn)的，通過施加一個脈沖信號來控制通過相變存儲單元的編程電流，進而控制其編程電阻值的大小。
6.如權(quán)利要求4所述位級雙口非易失性靜態(tài)隨機存取存儲器，其特征在于，所述相變存儲單元(14、15)也可以用快速閃存、電可擦只讀存儲器存儲單元。
7.如權(quán)利要求4所述位級雙口非易失性靜態(tài)隨機存取存儲器，其特征在于，所述相變存儲單元(14、15)的材料包括鍺銻碲、硅銻碲、鋁銻碲。
8.如權(quán)利要求4所述位級雙口非易失性靜態(tài)隨機存取存儲器，其特征在于，所述NMOS 晶體管(7、8)也可以用PMOS晶體管。
9.如權(quán)利要求1所述位級雙口非易失性靜態(tài)隨機存取存儲器的實現(xiàn)方法，其特征在于，當(dāng)輸入數(shù)據(jù)時步驟Al 將預(yù)輸入數(shù)據(jù)的地址值輸入到所述字線譯碼器(21)與位線譯碼器(22)中，選定雙口非易失性靜態(tài)存儲單元(16)；步驟A2 將數(shù)據(jù)通過所述寫電路(26、29)傳輸至所述多路選擇器(24、27)，再經(jīng)過數(shù)據(jù)總線輸入到所述選定的雙口非易失性靜態(tài)存儲單元(16)的所述位線(30、32)和反位線 (31,33)上；步驟A3:選通所述選定的雙口非易失性靜態(tài)存儲單元(16)，位線(30、32)將數(shù)據(jù)輸入至雙口靜態(tài)存儲單元(13)內(nèi)并鎖存。
10.如權(quán)利要求9所述位級雙口非易失性靜態(tài)隨機存取存儲器的實現(xiàn)方法，其特征在于，當(dāng)讀取數(shù)據(jù)時步驟Bl 將預(yù)讀出數(shù)據(jù)的地址值輸入到所述字線譯碼器(21)與位線譯碼器(22)中，選定雙口非易失性靜態(tài)存儲單元(16 )，關(guān)閉所述預(yù)充電電路(23 )；步驟B2 選通所述選定的雙口非易失性靜態(tài)存儲單元(16)，雙口非易失性靜態(tài)存儲單元(16)將內(nèi)部的鎖存數(shù)據(jù)傳輸?shù)剿鑫痪€(30、32)和反位線(31、33)上；步驟B3 傳輸?shù)剿鑫痪€(30、32)和反位線(31、33)上的數(shù)據(jù)經(jīng)過所述多路選擇器 (24)由所述讀電路識別后輸出到數(shù)據(jù)輸出總線上。
11.如權(quán)利要求9所述位級雙口非易失性靜態(tài)隨機存取存儲器的實現(xiàn)方法，其特征在于，當(dāng)保存數(shù)據(jù)時步驟Cl 關(guān)閉所述預(yù)充電電路(23)對位線(30、32)和反位線(31、33)的充電，通過所述字線譯碼器(21)關(guān)閉通常讀寫字線并選定雙口非易失性靜態(tài)存儲單元(16)；步驟C2 通過所述寫電路(26、39 )和所述多路選擇器(24、27 )分別對所述位線(30、32 ) 和反位線(31、33)寫“0”和“1”；步驟C3 通過控制存儲和恢復(fù)控制字線對所述相變存儲單元(14、15)進行編程，所述雙口靜態(tài)存儲單元(13)中的數(shù)據(jù)保存在所述相變存儲電阻(11、12)中。
12.如權(quán)利要求9所述位級雙口非易失性靜態(tài)隨機存取存儲器的實現(xiàn)方法，其特征在于，當(dāng)恢復(fù)數(shù)據(jù)時步驟Dl 打開所述預(yù)充電電路(23)對位線(30、32)和反位線(31、33)的充電，通過所述字線譯碼器(21)關(guān)閉通常讀寫字線(34、35)并選定雙口非易失性靜態(tài)存儲單元(13);步驟D2:將控制存儲和恢復(fù)控制字線置為“1”，所述相變存儲電阻(11、12)中存儲的數(shù)據(jù)恢復(fù)到所述靜態(tài)存儲單元(13)中并鎖存；步驟D3 通過所述字線譯碼器(21)將控制存儲和恢復(fù)控制字線置為“0”。
全文摘要
本發(fā)明公開了一種位級雙口非易失性靜態(tài)隨機存取存儲器，包括雙口非易失性靜態(tài)存儲單元陣列、字線譯碼器、位線譯碼器、預(yù)充電電路、多路選擇器、讀電路與寫電路；雙口非易失性靜態(tài)存儲單元陣列通過通常讀寫字線、存儲和恢復(fù)控制字線與字線譯碼器連接，雙口非易失性靜態(tài)存儲單元陣列通過位線、反位線與位線譯碼器、預(yù)充電電路連接；多路選擇器通過數(shù)據(jù)總線與位線譯碼器連接，讀電路、寫電路分別與多路選擇器連接；雙口非易失性靜態(tài)存儲單元陣列包括雙口非易失性靜態(tài)存儲單元。本發(fā)明位級雙口非易失性靜態(tài)隨機存取存儲器具有位級存儲和恢復(fù)數(shù)據(jù)的能力，控制電路簡單且使系統(tǒng)掉電后恢復(fù)時間大大縮短。
文檔編號G11C16/06GK102411990SQ20111035704
公開日2012年4月11日 申請日期2011年11月11日 優(yōu)先權(quán)日2011年11月11日
發(fā)明者亢勇, 陳邦明 申請人:上海新儲集成電路有限公司